DE2851186A1 - Transistor vom mesatyp und verfahren zur herstellung dieses transistors - Google Patents
Transistor vom mesatyp und verfahren zur herstellung dieses transistorsInfo
- Publication number
- DE2851186A1 DE2851186A1 DE19782851186 DE2851186A DE2851186A1 DE 2851186 A1 DE2851186 A1 DE 2851186A1 DE 19782851186 DE19782851186 DE 19782851186 DE 2851186 A DE2851186 A DE 2851186A DE 2851186 A1 DE2851186 A1 DE 2851186A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- semiconductor
- area
- conductivity type
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 7
- 230000008569 process Effects 0.000 title claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 45
- 230000007704 transition Effects 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 241001233037 catfish Species 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
kV. Philips' Gic-cilsr^oninbrife, Eindhoven
24-10-1978 /f PHF 77-585
"Transistor vom Mesatyp und Verfahren zur Herstellung dieses
Transistors"
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit mindestens einem Bipolartransistor mit
einem Halbleiterkörper, der mindestens ein an die untere Fläche grenzendes schichtförmiges erstes Gebiet vom ersten
Leitungstyp enthält, auf dem ein schichtförmiges zweites Gebiet liegt, das ebenfalls den ersten Leitungstyp, aber
eine niedrigere Dotierungskonzentration als das erste Gebiet aufweist, wobei das erste und das zweite Gebiet die
Kollektorzone des Transistors bilden, während weiter ein darauf liegendes schichtförmiges an die obere Fläche grenzendes
drittes Gebiet vom zweiten entgegengesetzten Leitungstyp, das wenigstens einen Teil der Basiszone bildet,
und eine an die Basiszone und an die obere Fläche grenzende Emitterzone vom ersten Leitungstyp vorhanden sind,
wobei in der oberen Fläche eine sich durch das zweite und das dritte Gebiet hindurch bis in das erste Gebiet erstreckende
Vertiefung vorgesehen ist.
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung einer derartigen Halbleiteran-
2D Ordnung.
Insbesondere bezieht sich die Erfindung auf die Herstellung von Hochspannungsleistungstransistoren.
Eine Halbleiteranordnung mit einem Transistor der beschriebenen Art ist aus der französischen Patentan-
909823/0671
24-10-1978 -2·" — PHF 77-585
meldung 2.309.980 bekannt.
Bei dieser bekannten Anordnung ist der Mesatransistor seitlich von einer Nut begrenzt, die von der
oberen Fläche der Anordnung her angebracht ist und sich bis in das erste (durch ein hochdotiertes Substrat gebildete)
Gebiet fortsetzt.
Die Herstellung dieses bekannten Transistors bereitet jedoch manchmal Schwierigkeiten, z.B. wenn es
sich um Hochspannungstransistoren handelt, bei denen die
schwach dotierte Kollektorschicht (das zweite Gebiet), die das Substrat bedeckt, eine grosse Dicke aufweist (z.B.
60/um bis 100/um). Unter Berücksichtigung der Dicke (etwa
25 /um) der das Basisgebiet des Transistors bildenden Schicht
ist es dann erforderlich, eine Nut anzubringen, deren Tiefe mindestens 90/um bis 130yum beträgt, damit die genannte Nut
bis in das unterliegende Substrat eindringt. Ausserdem ergeben sich bei der Herstellung einer derartigen tiefen Nut
durch chemisches Aetzen bestimmte Probleme:
- an erster Stelle in bezug auf die Aetzung selbst, denn je tiefer die Nut ist, je langer ist die Aetzzeit und je
schwieriger ist die Aetzung selbst, und
- an zweiter Stelle ist eine derartige tiefe Nut notwendigerweise an der oberen Fläche breit, so dass die Nut
eine verhältnismässig grosse Oberfläche (25 °/o bis 3Q^ der
Gesamtoberfläche) im Vergleich zu der von dem Transistor
selber beanspruchten Oberfläche in Anspruch nimmt.
Ueberdies ist es verhältnismässig schwierig, mit einer Nut zu arbeiten, die eine grosse Breite an der
Oberfläche aufweist. Wenn z.B. Kontaktzonen auf der oberen Fläche des Transistors gebildet werden sollen, soll der
übrige Teil der Oberfläche mit Hilfe eines photoempfindlichen
Lackes geschützt werden. Es hat sich jedoch als besonders schwierig erwiesen, den photoempfindlichen Lack
auf den Aussenrändern der Nut zu fixieren; wenn die Nut breit ist, wird der photoempfindliche Lack beim Anbringen
durch den Zentrifuge-effekt die Neigung haben, die genannten
Ränder zu verlassen, so dass diese nicht mit Lack versehen werden.
24-10-1978 y, PHF 77-585
Die Erfindung bezweckt u.a., einen Mesatransistor in Form eines diskreten Elements herzustellen, das
seitlich von einer Vertiefung mit einer verhältnismässig
kleinen Breite in bezug auf die in bekannten Transistoren erhaltenen Nutenbreiten begrenzt ist, wobei aber der
Transistor nach der Erfindung alle elektrischen Vorteile dieser bekannten Transistoren beibehält.
Eine Halbleiteranordnung der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet,
dass die genannte Vertiefung aus einem ersten Teil, der sich von der oberen Fläche her durch das dritte Gebiet und
durch einen Teil des zweiten Gebietes hindurch erstreckt und eine die Basiszone völlig- enthaltende Mesastruktur
bildet, und aus einer Nut besteht, die sich von dem Boden des ersten Teiles der Vertiefung bis in das erste Gebiet
erstreckt.
Im Vergleich zu den nach der bekannten Technik ausgeführten Transistoren, die seitlich von einer tiefen
Nut begrenzt sind, weist die Anordnung nach der Erfindung u.a. den Vorteil auf, dass sie sich viel leichter
herstellen lass*. In dem Transistor nach der Erfindung ist die Vertiefung in zwei Stufen angebracht. An erster
Stelle wird eine Vertiefung von der oberen Fläche des Kristalls bis zu einigen Mikrons über dem Basis-Kollektor-TJebergang
geätzt, wodurch ein senkrechter Abstand erhalten wird, der praktisch auf die Dicke des Basisgebietes beschränkt
ist. An zweiter Stelle wird eine ebenfalls untiefe Nut angebracht, die z.B. durch mechanische Mittel erhalten
werden kann. Im Falle des gewählten Beispiels eines Hochspannungsmesatransistors
beträgt die Tiefe der durch Aetzen erhaltenen Vertiefung nicht mehr als 30/um. Es ist einleuchtend,
dass das Anbringen einer Vertiefung mit einer Tiefe von 30/um leichter als das Anbringen einer Vertiefung
mit einer Tiefe von mehr als 100 /um ist, die für den bekannten Transistor erforderlich war.
Es leuchtet ein, dass eine Vertiefung mit einer Tiefe von 30/um an der Oberfläche der Struktur eine
Nutenbreite gestattet, die kleiner als die Breite ist,- die
"~"~ " *"" 809823/067Ϊ~
24-10-1978 X"}- PHF 77-585
für eine Nut mit einer Tiefe von 100 /um erforderlich ist.
Auf der Oberfläche der Struktur ist auf diese Weise Platzraum
eingespart.
Weiter hat die Erfindung gezeigt, dass es sehr gut möglich ist, mit Hilfe eines photoempfindlichen
Lackes die Ränder einer Nut zu überziehen, deren Tiefe etwa 30/um beträgt, was, wie bereits erwähnt, bei einer Nut,
deren Breite und Tiefe erheblieh grosser sind, sehr schwierig
ist...■■" ·
Venn die in zweiter Linie angebrachten Nuten, die sich bis in das erste Gebiet erstrecken, mechanisch,
z.B. durch Sägen, erhalten sind, wird an dem Boden und den Wänden dieser Nuten die Kristallstruktur erheblich gestört
sein. Daher grenzen die Wand und der Boden dieser Nut vorzugsweise
überall an eine sehichtförmige dünne Halbleiterzone
vom ersten Leitungstyp mit einer die des zweiten Gebietes überschreitenden Dotierung. Dadurch kann die Erschöpfungszone
des Kollektor-Basis-TJebergangs nicht bis zu der gestörten Oberfläche vordringen.
Wenn sich die Erschöpfungszone entweder gemäss
der Tiefe des Kristalls oder in dessen seitlicher Richtung ausdehnt, wird die genannte Erschöpfungszone stets
ein Halbleitergebiet treffen, das als Sperre dient: Wenn es sich um eine Ausdehnung in der Tiefe handelt, ist das
genannte Gebiet das erste Gebiet, während falls es sich um eine seitliche Ausdehnung handelt, das genannte Gebiet
durch die Halbleiterzone gebildet wird, die die untiefe Nut umgibt, wobei sowohl das erste Gebiet als auch die genannte
Zone verhältnismässig hoch im Vergleich zu dem zweiten Gebiet
dotiert sind. Wenn die untiefe Nut bis in das erste Gebiet eindringt, besteht eine elektrische Kontinuität
zwischen der genannten Zone und dem ersten. Gebiet; auf
diese Welse kann die Erschöpfungszone unmöglich diese untiefe
Nut umgeben.
Eine bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass der Abstand der Schnittlinie des pn-TJebergangs
zwischen dem zweiten und dem dritten Gebiet mit der_Qberflache bis zum Rand der Nut, längs der Seitenwand _
24-10-1978 y O PHF 77-585
der Mesastruktur gemessen, mindestens gleich dem Abstand
dieses pn-XJebergangs von der Trennfläche zwischen dem
ersten und dem zweiten Gebiet ist. In diesem Falle ist die Ausdehnung der Erschöpfungszone auf gleiche Weise in allen "
Richtungen begrenzt.
Nach einer vorteilhaften Ausführungsform eines
Hochspannungsmesatransistors nach der Erfindung wird die genannte Halbleiterzone vom ersten Leitungstyp zugleich
mit der Emitterzone durch Diffusion erhalten. Dadurch erfordert die Erzeugung dieser Halbleiterzone keinen zusätzlichen
Verfahrensschritt. Es ist vorteilhaft, wenn die Dicke der genannten Halbleiterzone h,5 /um bis 5>5/um beträgt;
die Dicke soll jedenfalls mehr als 1 /um betragen.
Um zu erzielen, dass die genannte Halbleiterzone eine zweckmässige Sperre gegen die seitliche Ausdehnung
der Erschöpfungszone bildet, muss vorzugsweise das
Verhältnis zwischen der Dotierungskonzentration der genannten Halbleiterzone und der Dotierungskonzentration des
zweiten Gebietes oder des Kollektorgebietes, in dem sich die Nut befindet, mindestens gleich 10 sein; vorzugsweise
3 7 beträgt dieses Verhältnis 10 bis 10 . Andererseits ist die
mittlere Dotierungskonzentration der genannten Halbleiterzone vorzugsweise etwa gleich der mittleren Dotierungskonzentration
des ersten Gebietes.
Weiterhin bezieht sich die Erfindung auf ein besonders geeignetes Verfahren zur Herstellung der beschriebenen
Halbleiteranordnung. Dieses Verfahren ist dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen
wird, der mindestens ein an die untere Fläche grenzendes schichtförmiges erstes Gebiet von einem ersten
Leitungstyp, ein darauf liegendes schichtförmiges zweites
Gebiet vom ersten Leitungstyp mit einer niedrigeren Dotierungskonzentration als das erste Gebiet und ein darauf
liegendes schichtförmiges drittes Gebiet vom zweiten entgegengesetzten
Leitungstyp enthält, das an die obere Flä:che grenzt; dass in die obere Fläche mindestens zwei unter einem
Winkel miteinander verlaufende Gruppen von zueinander
parallelen breiten Nuten geätzt werden, die sich bis in,
24-10-1978 . y Oj PHF 77-585
aber nicht über die ganze Dicke des zweiten Gebietes erstrecken, wodurch miteinander zusammenhängende Mesastrukturen
entstehen; dass dann in dem Boden jeder Nut auf mechanischem Wege zwei zueinander parallele schmale Nuten
. angebracht werden, die sich bis in das erste Gebiet erstrecken; dass anschliessend in den Boden und die Wände
der schmalen Nuten zur Erzeugung der genannten Halbleiterzonen ein Dotierungsstoff vom ersten Leitungstyp eindiffundiert
wird; dass die Emitterzonen und die Metallisierung angebracht werden, und dass dann die Halbleiteranordnungen
an Linien zwischen den beiden schmalen Nuten entlang voneinander getrennt werden.
Die Erfindung wird nunmehr beispielsweise an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen Mesatransistor nach der Erfindung,
Figuren 2a bis 2f aufeinanderfolgende Stufen
der Herstellung des Transistors nach Fig. 1, und
Figuren J>a. und Jb im gleichen Massstab Quer—
schnitte durch die Randteile zweier elektrisch äquivalenter Transistoren, wobei der Transistor nach Fig. 3a ein Transistor
nach.der Erfindung und der Transistor nach Fig. ya
ein bekannter Transistor ist.
In bezug auf die genannten Figuren sei 'bemerkt,
dass der Deutlichkeit halber die Figuren schematisch und nicht niasss tablich gezeichnet sind, ·
Der in Fig. 1 dargestellte Transistor ist zusammen
mit vielen identischen Transistoren in einer und derselben Halbleiterscheibe hergestellt.
Nach Fig. 1 enthält die Halbleiteranordnung einen Bipolartransistor mit einem Halbleiterkörper, der ein
an die untere Fläche 10Ob grenzendes schichtförmiges erstes
Gebiet 11 von einem ersten Leitungstyp enthält, auf dem ein schichtförmiges zweites Gebiet 12 vom gleichen Leitungstyp,
aber mit niedrigerer Dotierungskonzentration, liegt. Im vorliegenden Beispiel besteht der Halbleiterkörper aus
Silizium. Es können jedoch für diesen Körper auch andere Materialien, z.B. Germanium oder Galliumarsenid, verwendet
"""" ""■■■"■ Β0 981Τ/06 7Ϊ ~"
24-10-1978 /Γ ^HF 77-585
/10
werden. Die Gebiete 11 und 12 bilden die Kollektorzone. Auf dem Gebiet 12 liegt ein schichtförmiges an die obere
Fläche 100a grenzendes drittes Gebiet 13 vom zweiten entgegengesetzten
Leitungstyp, das die Basiszone bildet. An die Basiszone grenzt die Emitterzone 14 vom ersten Leitungstyp. In der oberen Fläche 100a ist eine sich durch das
zweite Gebiet 12 und das dritte Gebiet 13 hindurch bis in
das erste Gebiet 11 erstreckende Vertiefung angebracht. Nach der Erfindung besteht diese Vertiefung
aus einem ersten Teil, der sich von der oberen Fläche 100a her durch das dritte Gebiet 13 und durch einen Teil des
zweiten Gebietes 12 hindurch erstreckt und eine die Basiszone völlig enthaltende Mesastruktur I5 bildet, und einer
Nut 17» die sich von dem Boden 16 des ersten Teiles der
Vertiefung bis in das erste Gebiet 11 erstreckt. Die ¥and
17a und der Boden 17c der Nut 17 grenzen ausserdem in diesem
Beispiel überall an eine dünne Halbleiterzone 18 vom ersten Leitungstyp mit einer die des zweiten Gebietes 12
überschreitenden Dotierung.
Vom elektrischen Standpunkt gesehen beeinflusst nur der Teil I8a der Zone 18 die Wirkung des Transistors.
Der genannte Teil 18a verhindert, dass die Erschöpfungszone,
die sich zu beiden Seiten des pn-Uebergangs J und insbesondere im Kollektorgebiet 12 des Transistors
erstreckt, sich seitlich bis zu der ¥and 17a der untiefen
Nut 17 ausdehnen könnte. Das Kristallgitter ist nämlich längs der Nut 17 über eine Dicke von 1 /um bis 3/um von der
Oberfläche her erheblich gestört, was auf die mechanische Bearbeitung zurückzuführen ist, mit der die untiefe Nut I7
erhalten wurde. Beim Fehlen der verhältnismässig schwach
dotierten Zone 18a würde in diesem Falle eine unerwünschte Rekombination auftreten, die insbesondere zu einer sehr
starken Abnahme der Durchschlagspannung des pn-Uebergangs
J führen würde.
Infolge der Tatsache, dass die Nut 17 bis in
das Gebiet 12 eindringt, begrenzt diese Nut seitlich das Gebiet 12 der Kollektorzone des Transistors T. Zu gleicher
. Zeit definiert die genannte Nut im Gebiet 12 einen Umfangs-
909823/0671
24-10-1978 >^^ PHF 77-585
teil in Form einer kleinen Wand 19>
die die seitliche 'Grenze der Scheibe 100 markiert.
Zur näheren Erläuterung werden nachstehend
einige Daten erwähnt, die für die Konstruktion eines Hochspannungsmesatransistors
zutreffen können, der einer Kollektor-Basis-Spannung von mindestens 800 Vunterworfen werden
können soll, ohne dass er dabei beschädigt wird.
Das Gebiet 11, dessen Dicke etwa 300 /um beträgt
und das n+-leitend ist, ist mit Hilfe von Antimon bis zu
18 ^?
etwa 3 · 10 Atomen/cm und im allgemeinen zwischen
5 . IQ17 und 1.T021 Atomen/cm3 dotiert.
Das Kollektorgebiet 12, dessen Dicke etwa 60/um
beträgt und das η-leitend ist, ist mit Hilfe von Arsen bis
14 / 3
zu etwa 1,2 . 10 Atomen/cm und im allgemeinen zwischen
zu etwa 1,2 . 10 Atomen/cm und im allgemeinen zwischen
in 1 Zi *3
9 . 10 und 1,5 · 10 Atomen/cm dotiert, wodurch das
genannte Kollektorgebiet 12 einen spezifischen Widerstand von 40-Ω.. cm erhält.
• Das Basisgebiet 13> dessen Dicke 25/um beträgt,
/ -j Z). ist p-leitend und weist eine Bordotierung von 5 · 10
Atornen/cm auf; der spezifische Widerstand, des genannten
Gebietes I3 beträgt 25 jn..cm. Die Oberflächenkontaktschicht
13a des Gebietes I3 ist p-leitend; der spezifische Widerstand
(etwa 30' m . cm) ist klein im Vergleich zu dem des Gebietes I3; die Dicke der genannten Kontaktschicht " 13a
beträgt 3 /um und liegt im allgemeinen zwischen 1 mm und
6 yum.
--■ Das Emittergebiet i4j dessen Tiefe 5/um be-
/ 20 trägt, ist n+-leitend mit einer Dotierung von 5 .10
Atomen/cm an der Oberfläche und im allgemeinen zwischen
17 P1 T
5 . TO und 1 . 10 Atomen/cm ; der spezifische Widerstand
des genannten Gebietes 14 beträgt etwa 1 m-Q,.cm.
Dieselbe Tiefe, dieselbe Verunreinigungskonzentration und
derselbe spezifische Widerstand treffen für die Zone 18
zu, die mit Vorteil zugleich mit dem Emittergebiet 14 gebildet wird.
Die Nut 17 weist eine mittlere Breite von z.B. 40yUffi (30/um bis 60 /um) auf und dringt über einen
Abstand von mindestens 10 /um in das erste Gebiet ein. Die
9 8"2'37Ö"6 7T"~"~ -"
24-10-1978 sf,- PHF 77-585
Breite der kleinen Wand 19 beträgt ^5/um t>is 50/um.
Wie bereits oben erwähnt wurde, ist es vorteilhaft wenn längs der Seitenwand I5 der Mesastruktur
gemessen, der Abstand zwischen der Schnittlinie des pn-Uebergangs J mit der Oberfläche und dem Rand 16 der untiefen
Nut 17 mindestens gleich dem Abstand zwischen dem genannten Uebergang J und der Trennfläche 20 zwischen dem
ersten Gebiet 11 und dem zweiten Gebiet 12 ist.
Aufeinanderfolgende Stufen der Herstellung
eines Transistors nach Fig. 1 sind in den nachstehend zu beschreibenden Figuren 2a bis 2f veranschaulicht.
Fig. 2a zeigt einen Teil einer Siliziumscheibe 10 mit einem n+-leitenden ersten Gebiet' 11, einem n-leitenden
zweiten Gebiet 12 und einem p-leitenden dritten Gebiet 13· Vorzugsweise werden die Gebiete 12 und I3 durch einen
ununterbrochenen epitaktischen Anwachsvorgang erhalten. Ein pn-Uebergang J bildet die Grenzfläche zwischen den Gebieten
12 und 13.
Ueber die ganze Oberfläche 10a der Scheibe wird in erster Linie ein Dotierungsstoff vom p-Leitungstyp
diffundiert, damit auf diese ¥eise die Oberflächenschicht 13a gebildet wird, die stärker als das unterliegende
Gebiet I3 dotiert ist. Dann wird die Scheibe einer Photoätzbehandlung unterworfen, durch die Nuten 2 gebildet
werden, deren Boden das Gebiet 12 auf dem Pegel erreicht, der 4/Um bis 5 /um niedriger als der Pegel des pn-T7ebergangs
J ist. Diese Nuten, die in zwei Gruppen unterteilt sind, wobei die erste Gruppe unter einem Winkel, in diesem
Beispiel 90 , mit der zweiten Gruppe verlauft, definieren in der Scheibe 10 mehrere Scheibenteile, die je einem noch
zu bildenden Transistor T entsprechen. Nach dem Anbringen der Nuten 2 wird die Scheibe 10 einer Oxidationsbehandlung
zur Bildung der Schicht 3 unterworfen, die als die passivierende Schicht dienen wird (siehe Fig. 2b).
Anschliessend werden durch Photoätzen in der Schicht 3 die nötigen Fenster h für die Emitterzone angebracht
(siehe Fig. 2c). In der auf diese Weise vorbereiteten Scheibe 10 werden auf mechanischem Wege untiefe Nuten 17
909823/0671
24-10-1978 IPV^ PHF 77-585
angebracht (zwei parallele Nuten 17 in jeder Nut 2), die
sich bis in das Gebiet 11 erstrecken, so dass die Scheibenteile
100 nun mehr oder weniger voneinander getrennt, aber zum Durchführen weiterer Bearbeitungen nach wie vor mechanisch
miteinander verbunden sind (siehe Fig. 2d) .-
Nach Reinigung der Scheibe 10 wird diese einer Diffusionsbehandlung zur Bildung der n+-Emittergebiete
und der Zonen 18 entlang der Wand und des Bodens der Nuten
17 unterworfen (siehe Fig. 2e). Während dieser Diffusion
bildet sich eine dünne Oxidschicht 21 an der Oberfläche der
Emitterzone und innerhalb der Nuten.
Nach der Metallisierung zum Anbringen der Kontakte22,
23 und 24 werden die Scheibenteile 10 völlig ζ .,B.
mit Hilfe eines Lasers voneinander getrennt, der die Trennspalte 101 erzeugt (siehe Fig. 2f) .
In bezug auf die obenbeschriebene Herstellung sei bemerkt, dass die Erzeugung der hochdotierten Zonen
18 entlang der Wand und des Bodens der untiefen Nuten 17
keinen zusätzlichen Verfahrensschritt erfordert, weil die
genannten Zonen zugleich mit den Emitterzonen 14 erhalten
werden.
Das obenbeschriebene Beispiel bezieht sich
auf die Herstellung von npn-Transistoren, aber auf gleiche
Weise können pnp-Transistoren hergestellt werden.
Figuren 2>a. und Jb sind dargestellt, um zu
zeigen, dass ein nach der Erfindung (Fig. 3a) hergestellter Mesatransistor T weniger Platzraum als ein elektrisch
identischer Transistor T1 erfordert, der von einer tiefen
Nut begrenzt wird (Fig. 3b).
.""."■ Als Beispiel bezieht sich der Vergleich auf
zwei Transistoren, deren Kollektorgebiete eine Dicke von
60 /um aufweisen, während die Dicke der Basisgebiete 25/um
beträgt.
In Fig. 3a beträgt der waagerechte Abstand
AD zwischen dem Oberrand der Mesastruktur und der Schnittlinie 101 zwischen zwei benachbarten Transistoren T etwa
170/um und dieser Abstand ist wie folgt zusammengesetzt:
..Abstand AB - 80 /um von dem Oberrand bis zu dem Innenrand
-9 0 9 8-2 37 0 67 t
24-10-1978 y( PHF 77-585
16 der untiefen Nut 17, Abstand BC = 40/uni entsprechend
der Breite der untiefen Nut 17 und schliesslich Abstand CD = 50/um zwischen dem Aussenrand der Nut 17 und der
Schnittlinie 101.
In Fig. yo ist der entsprechende waagerechte
Abstand LQ zwischen dem Oberrand der Mesastruktur und der
Schnittlinie zwischen zwei Transistoren TE wesentlich
grosser und liegt in der Grössenordnung von 3OO /um, von
dem 25O /um (Abstand LP) für die Breite der einfachen tiefen
Nut und 50/um (Abstand PQ) für den Abstand zwischen dem
Aussenrand der genannten Nut und der Schnittlinie erforderlich sind. Was die Xut selbst anbelangt, ist es nämlich
erforderlich, ein Aetzfenster mit einer Breite von mindestens
70/um (MN) zu verwenden. Hinzu kommen noch die Abstände LM = 90/um und NP = 90 /um infolge der auftretenden
Unterätzung.
Es ist einleuchtend, dass die Bildung einer Nut, deren Breite jhO/um (Abstand zwischen, den Oberrippen
A und A. zweier benachbarter Mesastrukturen) und deren
Tiefe 30/Un1 beträgt, leichter als die Bildung einer Nut ist,
deren Breite 300/um und deren Tiefe 90/um beträgt, wie bei
der bekannten Ausführungsform nach Fig. Jh erforderlich ist.
Äusserdem wird bei der Ausfülxrungsform nach
Fig. 3a- eine gedrängtere Struktur erhalten, die weniger
Platzraum als bei der Ausführungsform nach Fig. 3b erfordert:
der Abstand zwischen den Oberrändern der Mesastrukturen zweier benachbarter Transistoren T beträgt 34O/um
(Abstand AA ) im Falle der Fig. 3^-, während, dieser Abstand
6OO/um (Abstand LL1) im Falle der Fig. 3b beträgt.
Es dürfte einleuchten, dass die Erfindung nicht auf das beschriebene Ausführungsbeispiel beschränkt
ist, sondern dassim Rahmen der Erfindung viele Abwandlungen möglich sind. Insbesondere kann der Transistor nach der
Erfindung nicht nur als diskretes Element, sondern auch in integrierter Form verwendet werden. Ueberdies kann, wenn
die Nut 17 nicht auf mechanischem Wege, sondern durch eine
Bearbeitung angebracht wird, die keine grosse Gitterstörungen herbeiführt, die Zone 18 unter Umständen fortgelassen
2^-10-1978 y^jCT PHF
werden.
9W813 7W7T
Leerseite
Claims (1)
- 24-10-1978 γ PHF 77-585PATENT ANSPRUECHE ;■MJ Halbleiteranordnung mit mindestens einem Bipolartransistor mit einem Halbleiterkörper, der mindestens ein an die untere Fläche grenzendes schichtförmiges erstes Gebiet vom ersten Leitungstyp enthält, auf dem ein schichtförmiges zweites Gebiet liegt, das ebenfalls den ersten Leitungstyp, aber eine niedrigere Dotierungskonzentration als das erste Gebiet aufweist, wobei das erste und das zweite Gebiet die Kollektorzone des Transistors bilden, während weiter ein darauf liegendes schichtförmiges an die obere Fläche grenzendes drittes Gebiet vom zweiten entgegengesetzten Leitungstyp, das wenigstens einen Teil der Basiszone bildet, und eine an die Basiszone und an die obere Fläche grenzende Emitterzone vom ersten Leitungstyp vorhanden sind, wobei in der oberen Fläche eine sich durch das zweite und das dritte Gebiet hindurch bis in das erste Gebiet erstreckende Vertiefung vorgesehen ist, dadurch gekennzeichnet, dass die genannte Vertiefung aus einem ersten Teil, der sich von der oberen Fläche her durch das dritte Gebiet und durch einen Teil des zweiten Gebietes hindurch erstreckt und eine die Basiszone völlig enthaltende Mesastruktur bildet, und aus einer Nut besteht, die sich von dem Boden des ersten Teiles der Vertiefung bis in das erste Gebiet erstreckt.
2. Halbleiteranordnung nach Anspruch 1, dadurch909823/067124-10-1978 -2 PHF 77-585gekennzeichnet, dass der Abstand der Schnittlinie despn-Uebergangs zwischen dem zweiten und dem dritten Gebiet mit der Oberfläche bis zum Rand der Nut, längs der Seitenwand der Mesas.truktur gemessen, mindestens gleich dem Abstand dieses pn-Uebergangs von der Trennfläche zwischen dem ersten und dem zweiten Gebiet ist.3· Halbleiteranordnung nach Anspruch 1 oder 2,dadurch gekennzeichnet, dass sich die Nut über eine Tiefe von mindestens 10/um in dem ersten Gebiet erstreckt.4. Halbleiteranordnung nach einem der Ansprüchebis 3> dadurch gekennzeichnet, dass die Fand und der Boden der Nut überall an eine dünne Halbleiterzone vom ersten Leitungstyp grenzen, die eine höhere Dotierungskonzentration als das zweite Gebiet aufweist.5. Halbleiteranordnung nach Anspruch 4, dadurchgekennzeichnet, dass die Dicke der Halbleiterzone mindestens 1 /um beträgt.6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, dass die genannte Dicke zwischen 4,5 und2" 5j5/um liegt. .7. Halbleiteranordnung nach einem der Ansprüche4 bis 6, dadurch gekennzeichnet, dass die Dicke der genannten Halbleiterzone praktisch gleich der der Emitterzone ist.8. Halbleiteranordnung nach einem der Ansprüche4 bis 7j dadurch gekennzeichnet, dass die Dotierungskonzentration der genannten Halbleiterzone mindestens lOOOmal höher als die des zweiten Gebietes ist. 9· Halbleiteranordnung nach Anspruch 8, dadurchgekennzeichnet, dass die Dotierungskonzentration der ge-7 nannten Halbleiterzone höchstens 10 mal höher als die des zweiten Gebietes ist.10. Halbleiteranordnung nach einem der Ansprüche 4 bis 9» dadurch gekennzeichnet, dass die mittleren Do— tierung.skonzentrationen der genannten Halbleiterzone und des ersten Gebietes höchstens um einen Faktor 10 voneinander verschieden sind.11. Verfahren zur Herstellung der Halbleiteran-"SÖW237Ö67 f24-1O-1978 3 PHF 77-585Ordnung nach einem der Ansprüche h bis 10, dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen wird, der mindestens ein an die untere Fläche grenzendes schichtförmiges erstes Gebiet von einem ersten Leitungstyp, ein darauf liegendes schichtförmiges zweites Gebiet vom ersten Leitungstyp mit einer niedrigeren Dotierungskonzentration als das erste Gebiet und ein darauf liegendes schichtförmiges drittes Gebiet vom zweiten entgegengesetzten Leitungstyp enthält, das an die obere Fläche grenzt; dass in die obere Fläche mindestens zwei unter einem ¥inkel miteinander verlaufende Gruppen von zueinander parallelen breiten Nuten geätzt werden, die sich bis in, aber nicht über die ganze Dicke des zweiten Gebietes erstrecken, wodurch miteinander zusammenhängende Mesastrukturen entstehen; dass dann in dem Boden jeder Nut auf mechanischem Wege zwei zueinander parallele schmale Nuten angebracht werden, die sich bis in das erste Gebiet erstrecken; dass anschliessend in den Boden und die ¥ände der schmalen Nuten zur Erzeugung der genannten Halbleiterzonen ein Dotierungsstoff vom ersten Leitungstyp eindiffundiert wird; dass die Emitterzonen und die Metallisierung angebracht werden, und dass dann die Halbleiteranordnungen an Linien zwischen den beiden schmalen Nuten entlang voneinander getrennt werden. 12. Verfahren nach Anspruch 11, dadurch gekenn-zeichnet, dass die genannten Halbleiterzonen, zugleich mit den Emitterzonen eindiffundiert werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7735851A FR2410366A1 (fr) | 1977-11-29 | 1977-11-29 | Transistor de type mesa et procede de realisation de ce transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2851186A1 true DE2851186A1 (de) | 1979-06-07 |
Family
ID=9198188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782851186 Withdrawn DE2851186A1 (de) | 1977-11-29 | 1978-11-27 | Transistor vom mesatyp und verfahren zur herstellung dieses transistors |
Country Status (5)
Country | Link |
---|---|
US (1) | US4249195A (de) |
JP (1) | JPS5483383A (de) |
DE (1) | DE2851186A1 (de) |
FR (1) | FR2410366A1 (de) |
GB (1) | GB2009499B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127720A (en) * | 1997-05-19 | 2000-10-03 | Matsushita Electronics Corporation | Semiconductor device and method for manufacturing the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4404658A (en) * | 1980-03-12 | 1983-09-13 | Harris Corporation | Mesa bipolar memory cell and method of fabrication |
US4547793A (en) * | 1983-12-27 | 1985-10-15 | International Business Machines Corporation | Trench-defined semiconductor structure |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3772577A (en) * | 1972-02-10 | 1973-11-13 | Texas Instruments Inc | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same |
FR2220877A1 (en) * | 1973-03-09 | 1974-10-04 | Thomson Csf | PIN diodes collectively made from PIN chip - are formed between electrodes by etching parallel trenches in two stages followed by separation |
IT1040004B (it) * | 1974-08-21 | 1979-12-20 | Rca Corp | Metodo per la creazione del con torno marginale di una lastrina di materiale semiconduttore |
US4165516A (en) * | 1975-04-28 | 1979-08-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing same |
NL7604951A (nl) * | 1976-05-10 | 1977-11-14 | Philips Nv | Glas voor het passiveren van halfgeleider- inrichtingen. |
-
1977
- 1977-11-29 FR FR7735851A patent/FR2410366A1/fr active Granted
-
1978
- 1978-11-16 US US05/961,333 patent/US4249195A/en not_active Expired - Lifetime
- 1978-11-24 GB GB7845923A patent/GB2009499B/en not_active Expired
- 1978-11-27 DE DE19782851186 patent/DE2851186A1/de not_active Withdrawn
- 1978-11-27 JP JP14543478A patent/JPS5483383A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127720A (en) * | 1997-05-19 | 2000-10-03 | Matsushita Electronics Corporation | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
GB2009499B (en) | 1982-03-10 |
FR2410366A1 (fr) | 1979-06-22 |
FR2410366B1 (de) | 1982-02-26 |
JPS5483383A (en) | 1979-07-03 |
US4249195A (en) | 1981-02-03 |
GB2009499A (en) | 1979-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68925116T2 (de) | In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür | |
DE2845062C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2507366C3 (de) | Verfahren zur Unterdrückung parasitärer Schaltungselemente | |
DE2823967C2 (de) | ||
DE2214935A1 (de) | Integrierte Halbleiterschaltung | |
DE2449688A1 (de) | Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor | |
EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
DE2238450C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2241600A1 (de) | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung | |
DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
DE2500775A1 (de) | Hochspannungsfestes halbleiterbauelement | |
DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE3022122C2 (de) | ||
DE2364752A1 (de) | Halbleitervorrichtung | |
DE2429957B2 (de) | Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper | |
DE4400840C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor | |
DE2205991B2 (de) | Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE2851186A1 (de) | Transistor vom mesatyp und verfahren zur herstellung dieses transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |