DE69330986T2 - Verfahren zur Bildung implantierter Gebiete mit einem reduzierten Channeling-Risiko in Halbleitern - Google Patents
Verfahren zur Bildung implantierter Gebiete mit einem reduzierten Channeling-Risiko in HalbleiternInfo
- Publication number
- DE69330986T2 DE69330986T2 DE69330986T DE69330986T DE69330986T2 DE 69330986 T2 DE69330986 T2 DE 69330986T2 DE 69330986 T DE69330986 T DE 69330986T DE 69330986 T DE69330986 T DE 69330986T DE 69330986 T2 DE69330986 T2 DE 69330986T2
- Authority
- DE
- Germany
- Prior art keywords
- implantation
- implantation step
- carried out
- channeling
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 42
- 230000005465 channeling Effects 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000008569 process Effects 0.000 title description 5
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000002513 implantation Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- -1 boron ions Chemical class 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910001439 antimony ion Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910015900 BF3 Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000005280 amorphization Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
- Die Erfindung betrifft ein Verfahren zum Bilden von implantierten Zonen mit verringertem Channelling-Risiko auf Halbleitern.
- Insbesondere betrifft der Erfindung ein Verfahren, das bei elektronischen Halbleiterbauelementen angewendet wird, die mindestens eine Polysilizium-Schicht enthalten, die sowohl Trennzonen als auch aktive Bereiche, welche anfällig für Channelling-Phänomene sind, bedeckt. Insbesondere betrifft das Verfahren die Ausbildung von Widerständen in dotiertem polykristallinem Silizium.
- Wie bekannt, wird bei der Fertigung verschiedener elektronischer Halbleiterbauelemente, insbesondere bei der Fertigung von statischen Schreib-/Lese-Speichern (SRAMs) umfangreicher Gebrauch von Ionenimplantationsmethoden beim Dotieren sowohl von vergrabenen Zonen des Halbleiters als auch von dünnen polykristallinen Schichten gemacht.
- Dies ist zum Beispiel der Fall bei der Ausbildung von Widerständen in dünnen Polysiliziumfilmen, welche aktive Bereiche und/oder Trennzonen einer SRAM-Speicherzelle bedecken.
- Solche Widerstände werden im allgemeinen erzeugt durch Implantation in der polykristallinen Schicht, welche die sogenannten Feldoxidzonen abdeckt, die sich an den Grenzbereichen der aktiven Kanalzone eines die Speicherzelle bildenden Feldeffekttransistors befinden.
- Normalerweise werden diese Widerstände dadurch gebildet, daß Bor- Ionen in den dünnen polykristallinen Film implantiert werden. Während des Implantierungsschritts kann es allerdings zu sogenannten Channelling-Phänomenen kommen, bei denen einige Ionen entlang Vorzugsrichtungen, die durch die kristalline Beschaffenheit der Schicht definiert sind, hindurchwandern (Channelling) und in den Halbleiter soweit eindringen, wie das Substrat sich unterhalb der polykristallinen Schicht befindet, wodurch die elektrischen Kennwerte des Bauelements geändert werden.
- Das Ausmaß des Channelling-Phänomens steht in Verbindung mit verschiedenen Parametern, so zum Beispiel der Dicke der Dünnschicht, der implantierten Atom-Spezies, der Implantierungsleistung und dergleichen. Tatsächlich handelt es sich bei Bor um eine derjenigen Atom-Spezies, die für das Channelling-Phänomen am anfälligsten sind.
- In zahlreichen Fällen wird das Phänomen noch verstärkt durch die Größe der Körner, die die dünne polykristalline Schicht bilden. Die Größe dieser Körner liegt im allgemeinen in einer mit den Dickenabmessungen der Schicht vergleichbaren Größenordnung. Um ein Beispiel zu nennen: Es wurden Channelling-Phänomene in einem Substrat nachgewiesen, welches Bor-Implantationen enthielt, die bei 25 keV in 2000 Angström dickem polykristallinem Silizium gebildet wurden.
- Um diesen schwerwiegenden Nachteil zu beheben, wurde im Stand der Technik ein erstes Verfahren vorgeschlagen, bei dem verschiedene Spezies implantiert wurden, die die Wirkung haben, die polykristalline Schicht etwas "amorph" zu machen, und dadurch den Anteil an Dotierstoff zu reduzieren, der von dem Channelling-Phänomen betroffen ist.
- Es wurde zum Beispiel herausgefunden, daß ein Implantieren von Borfluorid (BF2) ein doppeltes Ziel erreichen kann: Sie macht das Polysilizium rasch amorph und senkt das Channelling-Risiko, indem es der Wanderung der Bor-Ionen Widerstand entgegensetzt, und es gestattet dennoch die Widerstands-Implantierung.
- Ein Beispiel für dieses zum Stand der Technik gehörige Verfahren ist in der europäischen Patentanmeldung 0 524 025 offenbart, wo in einer Schicht aus amorphem Silizium oder Polysilizium BF&sub2; implantiert wird.
- Allerdings hat diese bekannte Verfahren den Nachteil, daß Fluor-Ionen, die in der polykristallinen Schicht verbleiben, die elektrischen Kennwerte der dort gebildeten Widerstände abträglich beeinflussen.
- Ein zweites bekanntes Verfahren erfordert eine Oxidation des polykristallinen Siliziums vor der Implantierung der Widerstände. Tatsächlich kann die Oxidschicht sich der Wanderung der Ionen, welche in das Substrat aufgrund des Channelling eindringen, entgegenstellen.
- Man sieht allerdings, daß dieses zweite bereits vorgeschlagene Verfahren einen zusätzlichen Verfahrensschritt mit sich bringt, was zu einem kostspieligeren Fertigungsprozeß der betreffenden Bauelement führt.
- Ein weiteres vorgeschlagenes Verfahren könnte darin bestehen, diejenigen Bereiche des Bauelements, die von dem Widerstands- Implantierschritt nicht zu implantieren sind, unter Verwendung eines Photoresists zu maskieren. Allerdings würde dieses Verfahren einen kostenintensiven zusätzlichen Schritt in den Fertigungsprozeß einbeziehen.
- Es ist folglich ein Ziel der vorliegenden Erfindung, ein Verfahren zum Ausbilden implantierter Zonen mit geringem Channelling-Risiko zu schaffen, wobei das Verfahren spezielle funktionelle Merkmale enthält, mit deren Hilfe in wirksamer Weise die vorerwähnten Nachteile der bekannten Verfahren überwunden werden.
- Die vorliegende Erfindung schafft ein Verfahren zum Herstellen von Halbleiterbauelementen durch Bereitstellen einer selektiven, Polysilizium vorab amorph machenden Schicht, die auf spezifische Bereiche des Halbleiterbauelements beschränkt ist, wie dies im Verfahrensanspruch 1 angegeben ist. Die Merkmale und Vorteile eines erfindungsgemäßen Verfahrens ergeben sich aus der nachfolgenden Beschreibung einer Ausführungsform der Erfindung, die beispielhaft und ohne Beschränkung und unter Bezugnahme auf die Schritte zum Herstellen eines elektronischen Halbleiterbauelements gemäß beigefügten Zeichnungen präsentiert wird.
- Es zeigen:
- Fig. 1 bis 4 Querschnittansichten eines Halbleiterbauelements, die das verschiedenen Schritten des erfindungsgemäßen Verfahrens unterzogene elektronische Halbleiterbauelement zeigen;
- Fig. 5 eine vergrößerte Ansicht des in Fig. 4 gezeigten Bauelements, und
- Fig. 6 eine weitere Ansicht des in den Fig. 1 bis 4 dargestellten Bauelements, wobei ein abschließender Implementierungsschritt für das erfindungsgemäße Verfahren dargestellt ist.
- Bezüglich Fig. I ist allgemein und schematisch bei 1 ein elektronisches Halbleiterbauelement dargestellt, das auf einem monokristallinen Siliziumsubstrat oder -wafer 2 ausgebildet ist. In diesem speziellen Fall ist das Bauelement 1 ein Feldeffekttransistor, vorgesehen zur Bildung einer Zelle eines statischen Lese-/Schreib-Speichers, beispielsweise vom Typ SRAM (Static Random Access Memory).
- Der Transistor 1 wird auf einer N-dotierten Epitaxieschicht 3 gebildet, die das Substrat 2 bedeckt. Eine Kanalzone 4 wird in der Epitaxieschicht 3 ausgebildet, sie ist durch gegenüberliegende Trennzonen 5 aus sogenanntem Feldoxid begrenzt.
- Verständlicherweise enthält der Transistor 1 sogenannte aktive Drain- und Source-Bereiche, hier nicht dargestellt, weil diese Bereiche nur in einer anderen Vertikal-Schnittebene als der in Fig. 1 bis 6 gezeigten Ebene sichtbar wären.
- Gemäß Fig. 2 wird durch Wachstum auf der Kanalzone 4 eine dünne Schicht Gateoxid 6 mit einer Dicke im Bereich von 100 bis 200 Angström (10-20 nm) gebildet. Das erfindungsgemäße Verfahren sieht an dieser Stelle einen Implantierschritt für die Kanalzone 4 vor. Es ist dies ein konventioneller Schritt, der unter Einsatz eines Dotierstoffs 9 vom N- Typ, zum Beispiel Phosphor, durchgeführt wird.
- Bezug nehmend auf Fig. 3 wird die soweit beschriebene Grundstruktur von einer polykristallinen Siliziumschicht 7 mit einer Dicke von einigen tausend Angström, zum Beispiel 2000 Angström (200 nm) bedeckt.
- Oberhalb der Kanalzone 4 bildet diese polykristalline Schicht 7 den Gate- Anschluß für den Transistor 1.
- Insbesondere und abhängig von den zur Fertigung von SRAM- Speicherbauelementen eingesetzten Verfahren kann die polykristalline Schicht 7 verschiedenen Funktionen dienen. Anzumerken ist beispielsweise, daß die über dem Gateoxid 6 liegenden Bereiche normalerweise zur Ausbildung der Gateelektrode vorgesehen sind, während Bereiche oberhalb des Feldoxids 5 Widerstände bilden, und andere Zonen über aktiven Bereichen zur Schaffung lokaler Zwischenverbindungen dienen können.
- Bezug nehmend auf Fig. 4 sieht das erfindungsgemäße Verfahren nun den Schritt der Ionenimplantation in vorbestimmten Bereichen 8 der polykristallinen Schicht 7 oberhalb des Feldoxids 5 vor. Diese Bereiche sind vorgesehen zur Bildung von P-dotierten Widerständen.
- Erreicht wird dies, indem man zunächst einen Maskierschicht über die Bereiche 8 aufbringt, in denen die Widerstände auszubilden sind. Das Maskieren dieser Bereiche kann in konventioneller Weise mit Hilfe einer Photoresistschicht erfolgen.
- Im Anschluß daran erfolgt erfindungsgemäß eine starke Implantation der unmaskierten Bereiche unter Verwendung einer Dotierstoff-Spezies 11 vom N-Typ mit hohem Atomgewicht, beispielsweise Arsen oder Phosphor. Vorzugsweise wird die Implantierungs-Dosierung so gewählt, daß sie in einem Bereich zwischen 1 · 10¹&sup5; und 1 · 10¹&sup6; Ionen/cm² liegt.
- Allerdings wird im Rahmen der Erfindung auch eine Implantierungsdosierung höherer oder anderer Konzentrationen für möglich angesehen, beispielsweise im Bereich von 5 · 10¹&sup4; bis 1 · 10¹&sup6; Ionen/cm².
- Bezug nehmend auf Fig. 5 verursacht dieser starke Implantationsschritt, daß die polykristalline Schicht 7, die über der Kanalzone 4 des Bauelements 1 liegt und von dem Photoresist 10 nicht geschützt wird, amorph wird.
- Auf diese Weise wird im wesentlichen eine amorphe Zone 12 in der polykristallinen Schicht direkt oberhalb der Kanalzone 4 gebildet. Dieser Implantierschritt ermöglicht auch die Dotierung der Gatezone des Bauelements 1.
- Demzufolge hält also das erfindungsgemäße Verfahren die zur Ausbildung der Speicherzelle in MOS-Technologie erforderliche Anzahl von Schritten unverändert. Damit ist das erfindungsgemäße Verfahren wirtschaftlicher als die bekannten Verfahren.
- Der abschließende Schritt des erfindungsgemäßen Verfahrens ist ein Schritt des Dotierens der Widerstände 8 durch Implantation, wie dies in Fig. 6 gezeigt ist. Allerdings geht diesem Schritt die Entfernung des Photoresists 10 voraus, welches die für diese Widerstände reservierten Bereiche geschützt hat.
- Der Dotierschritt wird mit mittlerer oder geringer Dosierung eines Dotierstoffs 13 vom P-Typ, beispielsweise Bor, durchgeführt.
- Vorzugsweise wird die Dosierung für das Implantieren zwischen 1 · 10¹² und 1 · 10¹&sup5; Ionen/cm² gewählt. Der Dotierstoff wird ohne Maskierschritt über dem gesamten Wafer ausgeführt.
- Im Grunde genommen liefern die zwei letztgenannten Schritte des erfindungsgemäßen Verfahrens eine selektive Vorab-Amorphmachung genau solcher Bereiche, die möglicherweise von dem Channelling- Phänomen beeinflußt werden, anschließend die gesteuerte Implantierung der polykristallinen Schicht zur Ausbildung der Widerstände.
- Es sei hervorgehoben, daß das vorab erfolgende Amorphmachen der polykristallinen Schicht nur in solchen Zonen erfolgt, die über aktiven Bereichen liegen, wo das Channelling-Phänomen Schaden hervorrufen könnte.
- Das erfindungsgemäße Verfahren löst die den bekannten Verfahren anhaftende Probleme und bietet eine Reihe von Vorteilen.
- Beispielsweise wird das Channelling-Risiko während der Widerstands- Implantierung minimiert, ohne das Verfahren mit zusätzlichen Schritten zu belasten. Außerdem vermeidet das erfindungsgemäße Verfahren das Einbringen von Atom-Spezies in das Halbleiterbauelement, welche nicht wirklich zur Ausbildung der verschiedenen diskreten aktiven Bereiche erforderlich sind.
- Natürlich läßt sich das erfindungsgemäße Verfahren abändern und modifizieren im Rahmen des Schutzumfangs der vorliegenden Erfindung. Insbesondere könnten die in den beiden diskreten Implantierschritten verwendeten atomaren Spezies auch Phosphor und Antimon sein.
- Nachdem eine spezielle Ausführungsform der Erfindung beschrieben wurde, sind dem Fachmann verschiedene Abänderungen, Modifikationen und Verbesserungen leicht zugänglich. Solche Abänderungen, Modifikationen und Verbesserungen sind Bestandteil der vorliegenden Offenbarung und sind vom Grundgedanken und Schutzumfang der Erfindung umfaßt.
- Deshalb ist die obige Beschreibung lediglich beispielhaft ohne beschränkende Absicht.
Claims (8)
1. Verfahren zur Bildung von implantierten Zonen mit verringertem
Channelling-Risiko in einer polykristallinen Siliziumschicht auf
elektronischen Halbleiterbauelementen, bei dem die elektronischen
Halbleiterbauelemente Trennzonen (5), aktive Bereiche (4) und
mindestens eine Schicht (7) aus Polysilizium enthalten, welche
sowohl Trennzonen (5) als auch aktive Bereiche (4) bedeckt, wobei
die aktiven Bereiche (4) anfällig für Channelling-Phänomene sind,
dadurch gekennzeichnet, daß es folgende sequentielle Schritte
umfaßt:
- diejenigen Abschnitte (8) der polykristallinen Siliziumschicht
(7), welche die Trennzonen (5) bedecken, werden maskiert
(10), wobei die für Channelling anfälligen aktiven Bereiche
unmaskiert bleiben;
- eine erste Dotierstoff-Spezies (11) mit amorph machenden
Eigenschaften für polykristallines Silizium wird einer amorph
machenden Schwelle des polykristallinen Siliziums in dessen
unmaskierten Bereichen implantiert;
- die Maske wird entfernt, und es wird eine zweite Dotierstoff-
Spezies (13) mit bezüglich der ersten Dotierstoff-Species
entgegengesetztem Leitungstyp über dem gesamten Wafer
implantiert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste
Implantierschritt unter Einsatz eines N-Dotierstoffs durchgeführt
wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite
Implantierschritt unter Verwendung eines P-Dotierstoffs
durchgeführt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Implantierungs-Dosierung für den ersten Implantierschritt im
Bereich von 5 · 10¹&sup4; bis 1 · 10¹&sup6; Ionen/cm² liegt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Implantierungs-Dosierung für den zweiten Implantierschritt im
Bereich von 1 · 10¹² bis 1 · 10¹&sup5; liegt.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
Maskieren unter Einsatz eines Photoresists (10) erfolgt.
7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der erste
Implantierschritt mit Hilfe von Arsen-, Phosphor-, Antimon-Ionen
durchgeführt wird.
8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der zweite
Implantierschritt unter Einsatz von Bor-Ionen durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ITMI922003A IT1256362B (it) | 1992-08-19 | 1992-08-19 | Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69330986D1 DE69330986D1 (de) | 2001-11-29 |
DE69330986T2 true DE69330986T2 (de) | 2002-06-13 |
Family
ID=11363880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69330986T Expired - Fee Related DE69330986T2 (de) | 1992-08-19 | 1993-07-27 | Verfahren zur Bildung implantierter Gebiete mit einem reduzierten Channeling-Risiko in Halbleitern |
Country Status (5)
Country | Link |
---|---|
US (1) | US5436177A (de) |
EP (1) | EP0588032B1 (de) |
JP (1) | JPH07106275A (de) |
DE (1) | DE69330986T2 (de) |
IT (1) | IT1256362B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0622832B1 (de) * | 1993-03-17 | 2000-05-31 | Canon Kabushiki Kaisha | Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung |
US5883566A (en) * | 1997-02-24 | 1999-03-16 | International Business Machines Corporation | Noise-isolated buried resistor |
US6090656A (en) | 1998-05-08 | 2000-07-18 | Lsi Logic | Linear capacitor and process for making same |
US7217613B2 (en) * | 2001-04-11 | 2007-05-15 | Newport Fab, Llc | Low cost fabrication of high resistivity resistors |
US7122436B2 (en) * | 2004-09-16 | 2006-10-17 | Lsi Logic Corporation | Techniques for forming passive devices during semiconductor back-end processing |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4208781A (en) * | 1976-09-27 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
US4290185A (en) * | 1978-11-03 | 1981-09-22 | Mostek Corporation | Method of making an extremely low current load device for integrated circuit |
JPS55107244A (en) * | 1979-02-09 | 1980-08-16 | Toshiba Corp | Manufacture of semiconductor device |
US4367580A (en) * | 1980-03-21 | 1983-01-11 | Texas Instruments Incorporated | Process for making polysilicon resistors |
US4391650A (en) * | 1980-12-22 | 1983-07-05 | Ncr Corporation | Method for fabricating improved complementary metal oxide semiconductor devices |
FR2534415A1 (fr) * | 1982-10-07 | 1984-04-13 | Cii Honeywell Bull | Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant |
US4489104A (en) * | 1983-06-03 | 1984-12-18 | Industrial Technology Research Institute | Polycrystalline silicon resistor having limited lateral diffusion |
JPS6063961A (ja) * | 1983-08-30 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61191070A (ja) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | 半導体装置の製造方法 |
US4637836A (en) * | 1985-09-23 | 1987-01-20 | Rca Corporation | Profile control of boron implant |
US4866002A (en) * | 1985-11-26 | 1989-09-12 | Fuji Photo Film Co., Ltd. | Complementary insulated-gate field effect transistor integrated circuit and manufacturing method thereof |
JPS62169472A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | 半導体集積回路装置 |
US5304502A (en) * | 1988-11-08 | 1994-04-19 | Yamaha Corporation | Process of fabricating semiconductor integrated circuit having conductive strips used as resistor and gate electrode of component transistor |
JPH0434966A (ja) * | 1990-05-30 | 1992-02-05 | Seiko Instr Inc | 半導体装置の製造方法 |
US5141597A (en) * | 1990-11-14 | 1992-08-25 | United Technologies Corporation | Thin polysilicon resistors |
US5204279A (en) * | 1991-06-03 | 1993-04-20 | Sgs-Thomson Microelectronics, Inc. | Method of making SRAM cell and structure with polycrystalline p-channel load devices |
EP0524025A3 (en) * | 1991-07-18 | 1993-03-10 | Sgs-Thomson Microelectronics, Inc. | High-value resistors and methods for making same |
US5236857A (en) * | 1991-10-30 | 1993-08-17 | Texas Instruments Incorporated | Resistor structure and process |
-
1992
- 1992-08-19 IT ITMI922003A patent/IT1256362B/it active IP Right Grant
-
1993
- 1993-07-21 JP JP5180263A patent/JPH07106275A/ja active Pending
- 1993-07-27 EP EP93111968A patent/EP0588032B1/de not_active Expired - Lifetime
- 1993-07-27 DE DE69330986T patent/DE69330986T2/de not_active Expired - Fee Related
- 1993-08-12 US US08/106,037 patent/US5436177A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0588032A2 (de) | 1994-03-23 |
IT1256362B (it) | 1995-12-04 |
JPH07106275A (ja) | 1995-04-21 |
ITMI922003A1 (it) | 1994-02-19 |
ITMI922003A0 (it) | 1992-08-19 |
DE69330986D1 (de) | 2001-11-29 |
US5436177A (en) | 1995-07-25 |
EP0588032B1 (de) | 2001-10-24 |
EP0588032A3 (en) | 1996-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69224545T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung unter Verwendung der Ionenimplantation | |
DE68926985T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Siliziumkörper, in dem durch Ionenimplantationen Halbleitergebiete gebildet werden | |
DE69224453T2 (de) | Verfahren zur Herstellung von einem LDD-MOSFET | |
DE3856545T2 (de) | Halbleiterbauelement mit isoliertem Gatter | |
DE69606478T2 (de) | Verfahren zur herstellung eines halbleiterbauteils mit bicmos schaltkreis | |
DE69111929T2 (de) | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. | |
DE69018744T2 (de) | MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer. | |
DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
DE3650248T2 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen mit einem bipolaren Transistor und einem Feldeffekttransistor mit isolierter Steuerelektrode. | |
DE69132387T2 (de) | Verfahren zum Herstellen einer Feldeffektanordnung mit Kanal aus polykristallinem Silizium | |
DE19531629C1 (de) | Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur | |
DE69621088T2 (de) | Bipolartransistor und Verfahren zur Herstellung | |
DE4241457A1 (de) | ||
DE3029125A1 (de) | Halbleiterspeicher | |
DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
DE2728167A1 (de) | Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen | |
DE4303441A1 (de) | ||
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE3856150T2 (de) | Halbleiteranordnung und verfahren zur herstellung | |
DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
DE69330298T2 (de) | Multifunktionale elektronische Vorrichtung, insbesondere Element mit dynamischem, negativem Widerstandsverhalten und Zugehöriges Herstellungsverfahren | |
DE68905487T2 (de) | Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten. | |
DE19546364A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
DE3837761A1 (de) | Verfahren zum herstellen einer halbleitereinrichtung vom p-typ unter verwendung der diffusion von borglas |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |