DE4303441A1 - - Google Patents
Info
- Publication number
- DE4303441A1 DE4303441A1 DE4303441A DE4303441A DE4303441A1 DE 4303441 A1 DE4303441 A1 DE 4303441A1 DE 4303441 A DE4303441 A DE 4303441A DE 4303441 A DE4303441 A DE 4303441A DE 4303441 A1 DE4303441 A1 DE 4303441A1
- Authority
- DE
- Germany
- Prior art keywords
- diffusion region
- edges
- dielectric
- diffusion
- spacer elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000009792 diffusion process Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 238000002844 melting Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 5
- 230000005672 electromagnetic field Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims 4
- 150000004706 metal oxides Chemical class 0.000 claims 4
- 238000000926 separation method Methods 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000747 poly(lactic acid) Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung betrifft das Gebiet der
Halbleiterbauelemente. Sie befaßt sich mit
einem Konzept, welches eine verbesserte
Programmierbarkeit von Antischmelzelementen
in Halbleiterbauelementen, wie nicht-flüch
tigen Speichervorrichtungen, ermöglicht.
Ein Nur-Lese- oder Festspeicher (ROM)
enthält ein Feld von Halbleitervorrichtungen
(Dioden, Bipolartransistoren oder Feld
effekttransistoren), die miteinander ver
bunden sind, um ein Feld binärer Daten
(Einsen oder Nullen) zu speichern. Ein ROM
besteht im wesentlichen aus einem
Speicherfeld programmierter Daten und einem
Decoder zur Auswahl der Daten, die sich
unter einer gewünschten Adresse in dem
Speicherfeld befinden.
Obwohl es drei grundsätzliche Typen von ROMs
gibt, nämlich mittels Masken programmierbare
ROMs, löschbare programmierbare ROMs
(EPROMs) und feld-programmierbare oder am
Einsatzort programmierbare ROMs (PROMs), ist
die vorliegende Erfindung auf PROMs
fokussiert.
PROMs werden typischerweise hergestellt mit
dem Vorhandensein aller Schaltelemente in
dem Speicherfeld, wobei die Verbindung an
jedem Reihen-Spalten-Schnittpunkt entweder
mittels eines Schmelzelementes oder mittels
eines Antischmelzelementes hergestellt wird.
Um Daten in dem PROM zu speichern, werden
diese Elemente (entweder das Schmelzelement
oder das Antischmelzelement, je nachdem,
welches davon in dem Aufbau verwendet wird)
selektiv programmiert unter Verwendung
geeigneter Spannungsimpulse, die von einem
PROM-Programmierer zugeführt werden. Wenn
die Elemente einmal programmiert sind, sind
die Daten permanent in dem Speicherfeld
gespeichert.
Der zum Durchbrechen eines Antischmelz
elementes erforderliche Programmierimpuls
liegt jedoch normalerweise in der Nähe von
14-20 V. Wenn dieser Programmierimpuls
reduziert werden könnte, wäre die
Halbleitervorrichtung somit einer geringeren
potentiell schädigenden Spannung ausgesetzt.
Je näher der Programmierimpuls idealerweise
den normalen Betriebsspannungen einer
gegebenen Vorrichtung wird, desto besser ist
dies, da zum Handhaben hoher Spannungen
normalerweise erforderliche größere
Vorrichtungen in ihrer Größe reduziert
werden können, wodurch die potentiellen
Probleme wie Transistor-Durchschlagen, Gate
oxiddurchbruch usw. reduziert werden.
Die vorliegende Erfindung konzentriert sich
auf eine wesentliche Verringerung des
Programmierimpulses durch Entwickeln eines
Antischmelzelementes, das über einem lokalen
Feldanreicherungs-Diffusionsbereich angeord
net ist.
Die vorliegende Erfindung schafft eine
verbesserte Programmierbarkeit von
Antischmelzelementen durch Verwendung einer
lokalen Feldanreicherung eines
darunterliegenden Diffusionsbereichs.
Während eines bestehenden Verfahrens zur
Herstellung einer Antischmelzelemente
verwendenden Halbleitervorrichtung wird nach
der Bildung der Zugriffsleitungen
(normalerweise Wortleitungen) ein sich
selbstausrichtender Graben zwischen zwei
einander benachbarten Zugriffsleitungen
geätzt, um dadurch einen darunterliegenden
Diffusionsbereich zu durchtrennen. Nach
einem Rückätzvorgang der Zugriffsleitungs-
Abstandselemente führt eine mit geringer
Energie und hoher Dotierung ausgeführte
Implantation zu einem Dotieren der aus dem
Abstandselement-Rückätzvorgang resultie
renden, freiliegenden Ränder des
Diffusionsbereichs. Der Boden des Grabens
wird dabei ebenfalls dotiert. Es wird ein
Antischmelz-Dielektrikum gebildet, wonach
eine zweite leitfähige Zugriffsleitung
(normalerweise die Sourceleitungen) plaziert
wird, so daß der Graben gefüllt wird und als
programmierbares Antischmelzelement dient.
Die stark dotierten Zonen in dem
Diffusionsbereich gestatten nun eine
Reduzierung des Programmierspannungsniveaus
unter Schaffung eines ausreichenden
Durchbruchs des Antischmelz-Dielektrikums.
Die vorliegende Erfindung schlägt diesen
lokalen angereicherten Diffusionsbereich
zwar zur Verbesserung der Programmierbarkeit
von Antischmelzelementen in einem PROM vor,
doch es versteht sich, daß sich diese
Vorschläge auch bei anderen programmierbaren
integrierten Schaltungen, wie program
mierbaren Logikfeldern (PLAs), program
mierbaren Matrixlogiken (PALs), dynamischen
RAMs oder DRAMs und dergleichen oder einfach
Logikschaltungen im allgemeinen anwenden
lassen. In DRAMs zum Beispiel können
Antischmelzelemente innerhalb der Schaltung
ausgebildet werden, um ein Mittel für
Redundanz-Reparaturen oder zur Auswahl
bestimmter Optionen zu schaffen.
Die Erfindung und Weiterbildungen der
Erfindung werden im folgenden anhand der
zeichnerischen Darstellungen eines Ausfüh
rungsbeispiels noch näher erläutert. In den
Zeichnungen zeigen:
Fig. 1 eine Querschnittsansicht eines
Wafers der vorliegenden Erfin
dung nach dem Aufbringen von
Antischmelzelement-Dielektrikum
und Wortleitungs-Polysilizium;
Fig. 2 eine Querschnittsansicht eines im
Herstellungsprozeß befindlichen
Waferbereichs während der Her
stellung eines PROM unter Dar
stellung von zuvor entwickelten
Wortleitungs-Abstandselementen
sowie eines darunterliegenden
Diffusionsbereichs;
Fig. 3A und 3B Querschnittsansichten des
Waferbereichs der Fig. 2 nach
einem Maskierschritt zur Ermög
lichung eines anschließenden
selbstausgerichteten Graben-Ätz
vorgangs;
Fig. 4A und 4B Querschnittsansichten des
Waferbereichs der Fig. 3A bzw.
3B nach einem geringfügigen Ab
standselement-Rückätzvorgang; und
Fig. 5A und 5B Querschnittsansichten des
Waferbereichs der Fig. 4A bzw.
4B nach dem Niederschlagen von
Antischmelz-Dielektrikum und
Wortleitungs-Polysilizium.
Die vorliegende Erfindung schafft eine
verbesserte Programmierbarkeit von Anti
schmelzelementen durch Verwendung einer
lokalen Feldanreicherung eines darunter
liegenden Diffusionsbereichs, wie dies in
dem unter Bezugnahme auf die Zeichnungen
beschriebenen Herstellungsverfahren noch
näher erläutert wird.
Fig. 2 zeigt eine zusammengesetzte
Querschnittsansicht eines im Herstel
lungsprozeß befindlichen Waferbereichs wäh
rend der herkömmlichen Herstellung eines
PROM vor der Bildung eines einmal
programmierbaren Elementes. Diese
Querschnittsansicht zeigt die zuvor
gebildeten Wortleitungen 15, die aus in ein
Muster gebrachtem Polysilizium 14 und in ein
Muster gebrachtem Dielektrikum 13 bestehen,
welche von dem darunterliegenden Substrat 10
durch dünnes Gatedielektrikum 12 getrennt
sind. Nach dem Dotieren des
Diffusionsbereichs 11 auf einen gewünschten
Leitfähigkeitstyp werden Wortleitungs-
Abstandselemente 16 gebildet, um die
Isolierung der Wortleitungen 15 dadurch zu
vervollständigen. Der Diffusionsbereich 11
wird typischerweise zu Beginn auf eine N⁺-
Dotierung dotiert (wie dies in Fig. 2B
dargestellt ist), oder er kann vor der
Bildung der Abstandselemente 16 auf eine N⁻-
Dotierung (wie dies in Fig. 3A dargestellt
ist) dotiert werden und dann auf eine stark
dotierte Implantation (zur Bildung von
Leitfähigkeit) dotiert werden, wenn ein
Drainprozeß mit geringer Dotierung verwendet
wird.
In den Fig. 3A und 3B wird eine Maske 21,
(wie zum Beispiel ein Fotoresist) in ein
Muster gebracht, um dadurch den zwischen
benachbarten Wortleitungen 15 liegenden
Bereich freizulegen. Als nächstes erfolgt
ein Ätzvorgang, der sich in das Substrat 10
eingräbt und den Diffusionsbereich 11
durchtrennt. Durch das Vorhandensein der
Abstandselemente 16 erfolgt bei der Bildung
des Grabens 22 eine Selbstausrichtung
desselben in bezug auf die benachbarten
Wortleitungen 15.
Bei Verwendung eines Drainprozesses mit
geringer Dotierung beinhaltet die
vorliegende Erfindung die in den Fig. 4A
und 5A dargestellten Schritte, während bei
Verwendung der anfangs erfolgenden starken
Implantation das Verfahren die in den
Fig. 4B und 5B dargestellten Schritte
beinhaltet.
Bei einem Drainprozeß mit geringer Dotierung
gemäß Fig. 4A verbleibt die Maske 21, und es
folgt ein Abstandselement-Ätzvorgang, wie
zum Beispiel eine Fluorwasserstoff-Ätzung,
zum Reduzieren der grabenseitigen
Abstandselemente 16 sowie zum dadurch
erfolgenden Freilegen der scharfen Ränder 31
des Diffusionsbereichs 11. Als nächstes wird
eine mit geringer Energie erfolgende
Implantation, wie zum Beispiel mit einer
starken Dosis Arsen, durchgeführt, um
dadurch den Diffusionsbereich 11 an den
freiliegenden Rändern 31 auf eine N⁺-
Dotierung zu dotieren. Durch diese
Implantation wird auch der Boden des Grabens
22 auf N⁺-Leitfähigkeit dotiert.
Wenn kein Drainprozeß mit geringer Dotierung
verwendet wird, wie dies in Fig. 4B
dargestellt ist, verbleibt wiederum die
Maske 21, und es erfolgt ein
Abstandselement-Ätzvorgang, wie zum Beispiel
eine Fluorwasserstoff-Ätzung, zum Reduzieren
der grabenseitigen Abstandselemente 16 sowie
zum dadurch erfolgenden Freilegen der
scharfen Ränder 31 des Diffusionsbereichs
11.
An den unter Bezugnahme auf die Fig. 3A
und 4A beschriebenen Drainprozeß mit
geringer Dotierung und den unter Bezugnahme
auf die Fig. 3B und 4B beschriebenen,
nicht als Drainprozeß mit geringer Dotierung
ablaufenden Vorgang schließen sich die in
den Fig. 5A bzw. 5B dargestellten
Schritte an. Wie in diesen Figuren zu sehen
ist, wird eine konforme Schicht aus
Antischmelz-Dielektrikum 41, wobei es sich
normalerweise um ein dünnes Dielektrikum mit
hohen Dielektrizitätszuverlässigkeitseigen
schaften handelt, niedergeschlagen, wonach
Polysilizium 42 niedergeschlagen wird. Das
Polysilizium 42 füllt den Graben 22 und
dient als Zugriffsleitung oder Sourceleitung
zu dem Speicherfeld.
Es ist nun ein programmierbares
Antischmelzelement zwischen den N⁺-dotierten
Bereichen an den Rändern 31 (in dem N⁻-Dif
fusionsbereich 11) und dem Polysilizium 42
vorhanden, wobei diese durch Antischmelz-
Dielektrikum 41 voneinander getrennt sind.
Die scharfen N⁺-Ränder 31 stellen die
wesentliche Entwicklung bei der vorliegenden
Erfindung dar (wobei diese sowohl bei dem
Drainprozeß mit geringer Dotierung als auch
bei dem nicht in dieser Weise erfolgenden
Prozeß vorhanden sind), da diese ein hohes
elektromagnetisches Feld an den Rändern 31
hervorrufen, sobald das Antischmelzelement
Programmierimpulsen ausgesetzt wird, um
dadurch das Dielektrikum 41 zu durchbrechen
und somit das Polysilizium 42 zu den N⁺-
dotierten Rändern 31 und letztendlich zu dem
Diffusionsbereich 11 kurzzuschließen.
Der Aufbau des elektromagnetischen Feldes
ist ausreichend stark, um das Antischmelz-
Dielektrikum 41 bei einer viel niedrigeren
Programmierspannung als sie herkömm
licherweise verwendet wird, zu durchbrechen.
Zum Beispiel lagen die Programmier
spannungsimpulse herkömmlicherweise im Be
reich von 14 bis 20 V oder darüber, und dies
bedeutet, daß die fertigen Transistoren
ausreichend groß sein müssen, um solche hohe
Spannungsspitzen zu bewältigen, ohne dabei
irgendeinen Schaden zu erleiden. Bei
Verwendung der vorliegenden Erfindung läßt
sich das Antischmelzelement unter Verwendung
eines Impulses von unter 14 V programmieren,
wobei sich ein Bereich von 10 bis 12 V als
ausreichend erwiesen hat, wodurch sich die
Zugriffstransistoren entsprechend den
Programmierimpulsen verkleinern lassen, da
die Programmierspannung jetzt nicht nur ein
geringeres Potential hat, sondern auch ihre
Dauer möglicherweise reduziert werden kann.
Bei Verwendung herkömmlicher Program
miermethoden ist zum Beispiel eine
Programmierimpulsbreite von mehreren hundert
µsec erforderlich, während die vorliegende
Erfindung eine Reduzierung der Impulsbreite
auf unter 50 µsec ermöglicht.
Im Rahmen der Erfindung sind Abweichungen
gegenüber den beschriebenen Aus
führungsformen möglich. So kann diese
Methode auch für andere integrierte
Schaltungen benutzt werden, die program
mierbare Antischmelzelemente verwenden, oder
es ist möglich, p-Leitfähigkeit anstatt n-
Leitfähigkeit oder eine Kombination hiervon
zu verwenden.
Claims (10)
1. Verfahren zum Verbessern der
Programmierbarkeit eines einmal program
mierbaren Elementes in einer intergrierten
Schaltung,
gekennzeichnet durch folgende Schritte:
- a) Maskieren eines an einander be nachbarte Zugriffsleitungen (15) angren zenden Diffusionsbereichs (11) unter Freilegung eines Teils des angrenzenden Diffusionsbereichs, wobei der Diffu sionsbereich (11) zu einem ersten Leit fähigkeitstyp stark dotiert ist und die Zugriffsleitungen (15) Zugriffsvorrichtungen bilden, die aktive Metalloxid-Transistoren umfassen, die darüberliegend eine Isoliereinrichtung (13) und zur Isolierung dienende dielektrische Abstandselemente (16) sowie den Diffusionsbereich (11) zur Schaffung von Source/Drain-Bereichen auf weisen;
- b) Grabenbildung durch den freiliegenden Diffusionsbereich (11) hindurch unter Trennung desselben sowie Bildung von Rändern in dem getrennten Diffusionsbereich, die in bezug auf die untere Außenfläche der dielektrischen Ab standselemente (16) selbstausgerichtet sind;
- c) Rückätzen der dielektrischen Abstandselemente (16) unter Freilegung der Ränder des getrennten Diffusionsbereichs (11);
- d) Bilden einer dielektrischen Schicht (41) in erstreckungsgleicher Weise über dem resultierenden Graben (22), den freiliegenden Rändern und den dielektrischen Abstandselementen (16); und
- e) Bilden einer leitfähigen Schicht (42) in erstreckungsgleicher Weise über der dielektrischen Schicht (41) unter Bildung eines programmierbaren Elements, welches die dielektrische Schicht (41) sandwichartig angeordnet zwischen den getrennten Diffusionsbereichen (11) und der leitfähigen Schicht (42) umfaßt.
2. Verfahren zum Verbessern der
Programmierbarkeit eines einmal program
mierbaren Elementes in einer integrierten
Schaltung,
gekennzeichnet durch folgende Schritte:
- a) Maskieren eines an einander be nachbarte Zugriffsleitungen (15) angren zenden Diffusionsbereichs (11) unter Freilegung eines Teils des angrenzenden Diffusionsbereichs, wobei der Diffu sionsbereich (11) zu einem ersten Leitfähigkeitstyp stark dotiert ist und die Zugriffsleitungen (15) Zugriffsvorrichtungen bilden, die aktive Metalloxid-Transistoren umfassen, die darüberliegend eine Iso liereinrichtung (13) und zur Isolierung dienende dielektrische Abstandselemente (16) sowie den Diffusionsbereich (11) zur Schaffung von Source/Drain-Bereichen auf weisen;
- b) Grabenbildung durch den frei liegenden Diffusionsbereich (11) hindurch unter Trennung desselben sowie Bildung von Rändern in dem getrennten Diffusionsbereich, die in bezug auf die untere Außenfläche der dielektrischen Abstandselemente (16) selbst ausgerichtet sind;
- c) Rückätzen der dielektrischen Abstandselemente (16) unter Freilegung der Ränder des getrennten Diffusionsbereichs (11);
- d) Dotieren der freiliegenden Ränder zur Bildung stark dotierter Ränder eines zweiten Leitfähigkeitstyps (31);
- e) Bilden einer dielektrischen Schicht (41) in erstreckungsgleicher Weise über dem resultierenden Graben (22), den freiliegenden Rändern und den dielektrischen Abstandselementen (16); und
- f) Bilden einer leitfähigen Schicht (42) in erstreckungsgleicher Weise über der dielektrischen Schicht (41) unter Bildung eines programmierbaren Elements, welches die dielektrische Schicht (41) sandwichartig angeordnet zwischen den getrennten Diffusionsbereichen (11) und der leitfähigen Schicht (42) umfaßt.
3. Verfahren zum Verbessern der
Programmierbarkeit eines einmal
programmierbaren Elementes in einer
integrierten Schaltung,
gekennzeichnet durch folgende Schritte:
- a) Maskieren eines an einander be nachbarte Zugriffsleitungen (15) angrenzen den N⁺-Diffusionsbereichs (11) unter Frei legung eines Teils des angrenzenden Diffusionsbereichs, wobei die Zugriffslei tungen (15) Zugriffsvorrichtungen bilden, die aktive Metalloxid-Transistoren umfassen, die darüberliegend eine Isoliereinrichtung (13) und zur Isolierung dienende dielek trische Abstandselemente (16) sowie den N⁺- Diffusionsbereich (11) zur Schaffung von Source-/Drain-Bereichen aufweisen;
- b) Grabenbildung durch den freiliegenden N⁺-Diffusionsbereich (11) hindurch unter Trennung desselben sowie Bildung von Rändern in dem getrennten N⁺- Diffusionsbereich, die in bezug auf die untere Außenfläche der dielektrischen Abstandselemente (16) selbstausgerichtet sind;
- c) Rückätzen der dielektrischen Abstandselemente (16) unter Freilegung der Ränder des getrennten N⁺-Diffusionsbereichs (11);
- d) Bilden einer dielektrischen Schicht (41) in erstreckungsgleicher Weise über dem resultierenden Graben (22), den freiliegenden Rändern und den dielektrischen Abstandselementen (16); und
- e) Bilden einer leitfähigen Schicht (42) in erstreckungsgleicher Weise über der dielektrischen Schicht (41) unter Bildung eines programmierbaren Antischmelzelementes, welche die dielektrische Schicht (41) sandwichartig angeordnet zwischen den getrennten N⁺-Diffusionsbereichen (11) und der leitfähigen Schicht (42) umfaßt.
4. Verfahren zum Verbessern der
Programmierbarkeit eines einmal program
mierbaren Elementes in einer integrierten
Schaltung,
gekennzeichnet durch folgende Schritte:
- a) Maskieren eines an einander benachbarte Zugriffsleitungen (15) angrenzenden N⁺-Diffusionsbereichs (11) unter Freilegung eines Teils des angren zenden N⁺-Diffusionsbereichs, wobei die Zugriffsleitungen (15) Zugriffsvorrichtungen bilden, die aktive Metalloxid-Transistoren umfassen, die darüberliegend eine Isoliereinrichtung (13) und zur Isolierung dienende dielektrische Abstandselemente (16) sowie den N⁺-Diffusionsbereich (11) zur Schaffung von Source-/Drain-Bereichen auf weisen;
- b) Grabenbildung durch den freiliegenden N⁺-Diffusionsbereich (11) hindurch unter Trennung desselben sowie Bildung von Rändern in dem getrennten Diffusionsbereich, die in bezug auf die untere Außenfläche der dielektrischen Abstandselemente (16) selbstausgerichtet sind;
- c) Rückätzen der dielektrischen Abstandselemente (16) unter Freilegung der Ränder des getrennten N⁺-Diffusionsbereichs (11);
- d) Dotieren der freiliegenden Ränder zur Bildung von N⁻-dotierten Rändern;
- e) Bilden einer dielektrischen Schicht (41) in erstreckungsgleicher Weise über dem resultierenden Graben (22), den freiliegenden Rändern und den dielektrischen Abstandselementen (16); und
- f) Bilden einer leitfähigen Schicht (42) in erstreckungsgleicher Weise über der dielektrischen Schicht (41) unter Bildung eines programmierbaren Antischmelzelementes, welches die dielektrische Schicht (41) sandwichartig angeordnet zwischen den getrennten N⁻-Diffusionsbereichen (11) und der leitfähigen Schicht (42) umfaßt.
5. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß es sich bei dem programmierbaren Element
um ein programmierbares Antischmelzelement
handelt.
6. Verfahren nach einem der Ansprüche 1
bis 4,
dadurch gekennzeichnet,
daß es sich bei der integrierten Schaltung
um eine aus der im wesentlichen aus nicht
flüchtigen Speichervorrichtungen, program
mierbaren Festspeichern und dynamischen RAM-
Vorrichtungen bestehenden Gruppe ausgewählte
Vorrichtung handelt.
7. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß es sich bei dem ersten Leitfähigkeitstyp
um einen im wesentlichen aus N⁺ und P⁺
bestehenden Gruppe ausgewählten Leit
fähigkeitstyp handelt.
8. Verfahren nach einem der
vorausgehenden Ansprüche,
dadurch gekennzeichnet,
daß die Ränder während einer Anlegung eines
Programmierimpulses an die Zugriffs
vorrichtung einen Aufbau eines
elektromagnetischen Feldes verursachen, das
größer ist als ein resultierendes
elektromagnetisches Feld, das in der übrigen
Antischmelz-Zwischenfläche vorhanden ist.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet,
daß es sich bei dem zum Programmieren des
programmierbaren Elementes verwendeten Pro
grammierimpuls um einen Spannungsimpuls
mit einem Potential unter 14 V bei einer
Dauer von weniger als 50 µsec handelt.
10. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß es sich bei dem ersten Leitfähigkeitstyp
(11) um einen im wesentlichen aus der aus N⁻
und P⁻ bestehenden Gruppe ausgewählten
Leitfähigkeitstyp handelt und es sich bei
dem zweiten Leitfähigkeitstyp (31) um einen
aus der im wesentlichen aus N⁺ und P⁺
bestehenden Gruppe ausgewählten
Leitfähigkeitstyp handelt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/832,561 US5208177A (en) | 1992-02-07 | 1992-02-07 | Local field enhancement for better programmability of antifuse PROM |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4303441A1 true DE4303441A1 (de) | 1993-08-12 |
Family
ID=25262021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4303441A Ceased DE4303441A1 (de) | 1992-02-07 | 1993-02-05 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5208177A (de) |
JP (1) | JPH0748523B2 (de) |
DE (1) | DE4303441A1 (de) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0569745A1 (de) * | 1992-05-14 | 1993-11-18 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Feldeffekttransistoren mit asymmetrischer Gate-Struktur |
EP0599390A3 (de) * | 1992-11-20 | 1995-01-18 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einer Zahl von programmierbaren Elementen. |
US5387311A (en) * | 1993-02-16 | 1995-02-07 | Vlsi Technology, Inc. | Method for manufacturing anti-fuse structures |
US5498895A (en) * | 1993-07-07 | 1996-03-12 | Actel Corporation | Process ESD protection devices for use with antifuses |
US5369054A (en) * | 1993-07-07 | 1994-11-29 | Actel Corporation | Circuits for ESD protection of metal-to-metal antifuses during processing |
US5619063A (en) * | 1993-07-07 | 1997-04-08 | Actel Corporation | Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication |
US5393704A (en) * | 1993-12-13 | 1995-02-28 | United Microelectronics Corporation | Self-aligned trenched contact (satc) process |
US5756367A (en) * | 1994-11-07 | 1998-05-26 | Advanced Micro Devices, Inc. | Method of making a spacer based antifuse structure for low capacitance and high reliability |
DE4440539C2 (de) * | 1994-11-12 | 1996-09-19 | Itt Ind Gmbh Deutsche | Programmierbarer Halbleiterspeicher |
US5838620A (en) * | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
US5726483A (en) | 1995-07-17 | 1998-03-10 | Micron Technology, Inc. | Method of jointly forming stacked capacitors and antifuses, method of blowing antifuses, and antifuses and stacked capacitors constituting a part of integrated circuitry |
US5657293A (en) * | 1995-08-23 | 1997-08-12 | Micron Technology, Inc. | Integrated circuit memory with back end mode disable |
US5812468A (en) * | 1995-11-28 | 1998-09-22 | Micron Technology, Inc. | Programmable device for redundant element cancel in a memory |
US5811869A (en) * | 1996-01-04 | 1998-09-22 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
US5742555A (en) | 1996-08-20 | 1998-04-21 | Micron Technology, Inc. | Method of anti-fuse repair |
US5912579A (en) * | 1997-02-06 | 1999-06-15 | Zagar; Paul S. | Circuit for cancelling and replacing redundant elements |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
US6218722B1 (en) | 1997-02-14 | 2001-04-17 | Gennum Corporation | Antifuse based on silicided polysilicon bipolar transistor |
WO1998036453A1 (en) * | 1997-02-14 | 1998-08-20 | Gennum Corporation | Antifuse based on silicided polysilicon bipolar transistor |
US5920771A (en) * | 1997-03-17 | 1999-07-06 | Gennum Corporation | Method of making antifuse based on silicided single polysilicon bipolar transistor |
US6055611A (en) * | 1997-07-09 | 2000-04-25 | Micron Technology, Inc. | Method and apparatus for enabling redundant memory |
US5895253A (en) | 1997-08-22 | 1999-04-20 | Micron Technology, Inc. | Trench isolation for CMOS devices |
US7173317B1 (en) | 1998-11-09 | 2007-02-06 | Micron Technology, Inc. | Electrical and thermal contact for use in semiconductor devices |
US6388305B1 (en) * | 1999-12-17 | 2002-05-14 | International Business Machines Corporation | Electrically programmable antifuses and methods for forming the same |
US6774439B2 (en) * | 2000-02-17 | 2004-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device using fuse/anti-fuse system |
US6836000B1 (en) * | 2000-03-01 | 2004-12-28 | Micron Technology, Inc. | Antifuse structure and method of use |
US6396121B1 (en) * | 2000-05-31 | 2002-05-28 | International Business Machines Corporation | Structures and methods of anti-fuse formation in SOI |
JP3629187B2 (ja) | 2000-06-28 | 2005-03-16 | 株式会社東芝 | 電気フューズ、この電気フューズを備えた半導体装置及びその製造方法 |
US6753590B2 (en) * | 2002-07-08 | 2004-06-22 | International Business Machines Corporation | High impedance antifuse |
US6740957B2 (en) * | 2002-08-29 | 2004-05-25 | Micron Technology, Inc. | Shallow trench antifuse and methods of making and using same |
KR100937647B1 (ko) * | 2002-12-30 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 프로그램이 가능한 커패시터 및 이의 제조 방법 |
US7795094B2 (en) * | 2004-09-02 | 2010-09-14 | Micron Technology, Inc. | Recessed gate dielectric antifuse |
US8008144B2 (en) | 2006-05-11 | 2011-08-30 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
US20070262395A1 (en) | 2006-05-11 | 2007-11-15 | Gibbons Jasper S | Memory cell access devices and methods of making the same |
US8860174B2 (en) * | 2006-05-11 | 2014-10-14 | Micron Technology, Inc. | Recessed antifuse structures and methods of making the same |
JP2008042195A (ja) * | 2006-08-02 | 2008-02-21 | Qimonda Ag | 書換え可能な不揮発性メモリセル |
US20080029803A1 (en) * | 2006-08-02 | 2008-02-07 | Infineon Technologies Ag | Programmable non-volatile memory cell |
US7825479B2 (en) | 2008-08-06 | 2010-11-02 | International Business Machines Corporation | Electrical antifuse having a multi-thickness dielectric layer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4116720A (en) * | 1977-12-27 | 1978-09-26 | Burroughs Corporation | Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance |
US4502208A (en) * | 1979-01-02 | 1985-03-05 | Texas Instruments Incorporated | Method of making high density VMOS electrically-programmable ROM |
US4874715A (en) * | 1987-05-20 | 1989-10-17 | Texas Instruments Incorporated | Read only memory with improved channel length control and method of forming |
DE3932621A1 (de) * | 1988-09-30 | 1990-04-05 | Toshiba Kawasaki Kk | Halbleitervorrichtung und verfahren zur herstellung derselben |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5118638A (en) * | 1988-03-18 | 1992-06-02 | Fuji Electric Co., Ltd. | Method for manufacturing MOS type semiconductor devices |
US5070383A (en) * | 1989-01-10 | 1991-12-03 | Zoran Corporation | Programmable memory matrix employing voltage-variable resistors |
US5143861A (en) * | 1989-03-06 | 1992-09-01 | Sgs-Thomson Microelectronics, Inc. | Method making a dynamic random access memory cell with a tungsten plug |
KR920010695B1 (ko) * | 1989-05-19 | 1992-12-12 | 삼성전자 주식회사 | 디램셀 및 그 제조방법 |
US5110754A (en) * | 1991-10-04 | 1992-05-05 | Micron Technology, Inc. | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM |
-
1992
- 1992-02-07 US US07/832,561 patent/US5208177A/en not_active Expired - Lifetime
-
1993
- 1993-02-05 DE DE4303441A patent/DE4303441A1/de not_active Ceased
- 1993-02-05 JP JP5040720A patent/JPH0748523B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4116720A (en) * | 1977-12-27 | 1978-09-26 | Burroughs Corporation | Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance |
US4502208A (en) * | 1979-01-02 | 1985-03-05 | Texas Instruments Incorporated | Method of making high density VMOS electrically-programmable ROM |
US4874715A (en) * | 1987-05-20 | 1989-10-17 | Texas Instruments Incorporated | Read only memory with improved channel length control and method of forming |
DE3932621A1 (de) * | 1988-09-30 | 1990-04-05 | Toshiba Kawasaki Kk | Halbleitervorrichtung und verfahren zur herstellung derselben |
Also Published As
Publication number | Publication date |
---|---|
US5208177A (en) | 1993-05-04 |
JPH0748523B2 (ja) | 1995-05-24 |
JPH05343528A (ja) | 1993-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4303441A1 (de) | ||
DE2911132A1 (de) | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium | |
DE2852049C2 (de) | Festwertspeicher | |
DE2520190A1 (de) | Verfahren zur herstellung eines festwertspeichers | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE3040757A1 (de) | Halbleiterspeichervorrichtung | |
DE3106202A1 (de) | Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung | |
DE4140681A1 (de) | Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE19837395A1 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
DE4444686A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3543937C2 (de) | ||
DE3134233C2 (de) | ||
DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
DE69023469T2 (de) | Integrierte Schaltung und Herstellungsverfahren dafür. | |
DE19510042C2 (de) | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE3875170T2 (de) | Verfahren zum kontaktieren von zwei auf einem substrat abgeschiedenen leitenden schichten. | |
DE3046524A1 (de) | "halbleitervorrichtung und verfahren zu ihrer herstellung" | |
EP0122313B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor | |
DE69009196T2 (de) | EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben. | |
DE19727264B4 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung | |
EP0596975B1 (de) | Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung | |
DE2612754A1 (de) | Halbleiter-festwertspeicher | |
DE2909197A1 (de) | Verfahren zur herstellung eines festspeichers und festspeichermatrix |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |