DE3875170T2 - Verfahren zum kontaktieren von zwei auf einem substrat abgeschiedenen leitenden schichten. - Google Patents
Verfahren zum kontaktieren von zwei auf einem substrat abgeschiedenen leitenden schichten.Info
- Publication number
- DE3875170T2 DE3875170T2 DE8888401720T DE3875170T DE3875170T2 DE 3875170 T2 DE3875170 T2 DE 3875170T2 DE 8888401720 T DE8888401720 T DE 8888401720T DE 3875170 T DE3875170 T DE 3875170T DE 3875170 T2 DE3875170 T2 DE 3875170T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- contacting
- conductive
- insulating layer
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 title claims description 14
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 230000007704 transition Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Local Oxidation Of Silicon (AREA)
Description
- Die Erfindung betrifft ein Verfahren zum Kontaktieren von zwei auf einem Substrat abgeschiedenen leitenden oder halbleitenden Schichten. Dieses Verfahren wird hauptsächlich im Bereich der Herstellung integrierter Schaltkreise verwendet.
- Im Stand der Technik sind die elektrischen Stetigkeiten durch abgeschiedene Streifen aus polykristallinem Silicium oder Metall ausgeführt, die die dotierten Zonen gemäß dem gewünschten elektrischen Schema verbinden. Die elektrischen Stetigkeiten werden insbesondere ausgeführt, indem auf dem korrekt dotierten Substrat oder auf einem ersten Bänderniveau aus einem leitenden oder halbleitenden Material eine Schicht aus einem isolierenden Material abgelagert wird, indem Fenster in dieser Schicht geöffnet werden, dann ein zweites Bänderniveau aus leitendem oder halbleitendem Material abgelagert und geätzt wird. Das Öffnen der Fenster wird erhalten, indem herkömmliche Photolithographieverfahren angewendet werden. Mit diesen Verfahren gehen die Kontakte zwischen Schichten körperlich auf deren Oberfläche vor sich derart, daß für eine geringe Stromdichte eine beträchtliche Oberfläche für den Kontakt reserviert ist.
- Die Erfindung geht von einer unterschiedlichen Idee aus, die eine weiter vorwärts gebrachte Integration und eine maximale Ausnutzung der geometrischen Möglichkeiten der Zeichnungsnormungen in einem integrierten Schaltkreis gestattet.
- Demzufolge hat die vorliegende Erfindung als Ziel ein Verfahren zum Kontaktieren zwischen zwei auf einem Substrat abgelagerten leitenden oder halbleitenden Schichten, gekennzeichnet durch die folgenden Schritte:
- - Ablagerung und Ätzung der ersten leitenden oder halbleitenden Schicht,
- - Ablagerung einer Isolierschicht unter solchen Druck- und Temperaturbedingungen, daß die Isolierschicht im Bereich der Flanken der geätzten Zonen der ersten Schicht in bezug auf die Dicke über der Fläche des Substrats und über den Flächen der geätzten Zonen der ersten Schicht dünner gemacht ist,
- - chemische Ätzung der Isolierschicht auf eine Dicke zumindest gleich der verdünnten Dicke, aber deutlich unterhalb der anderswo vorhandenen Dicke,
- - Ablagerung der zweiten leitenden oder halbleitenden Schicht unter Druck- und Temperaturbedingungen, die zu einem starken Abdeckungsvermögen führen,
- - Ätzung der zweiten leitenden oder halbleitenden Schicht auf solche Weise, daß wenigstens ein Kontakt auf der Flanke der ersten leitenden oder halbleitenden Schicht beibehalten wird.
- Gemäß einer bevorzugten Ausführungsform ist die Isolierschicht durch zwischen 8 und 9% Phosphor enthaltendes Siliciumoxid gebildet. Diese Ablagerung ist ein Niederschlag in Dampfphase mit niedriger Temperatur und geringem Druck.
- Dieses Verfahren weist zahlreiche Vorteile auf. Es ist ein viel einfacheres Verfahren als die gewöhnlich angewendeten Photolithographieverfahren, denn es wird keine Maske mehr verwendet. Es gibt eine größere Selbstausrichtung der Kontakte, die mit geringen Abmessungen ausgeführt werden können.
- Ein weiterer Vorteil der Erfindung ist, daß die Programmierung eines Zonenübergangs gestattet ist, ohne daß eine Maske verwendet werden muß. Dieses Merkmal ist bei der Herabsetzung der Zahl der Integrationsarbeitsgänge außerordentlich interessant. Insbesondere ist die Erfindung für die Herstellung von Daueraufzeichnungsspeichern geeignet, die als nur Nurlese- oder ROM-Speicher bezeichnet werden.
- Weitere Vorteile und Merkmale der vorliegenden Erfindung werden besser mittels der nachfolgend ausgeführten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen verständlich, in denen:
- Fig. 1 bis 3 Schnittansichten sind, die drei Schritte des Verfahrens gemäß der Erfindung darstellen,
- Fig. 4 eine perspektivische Ansicht einer Ausführungsform eines Schaltkreises gemäß der Erfindung ist,
- Fig. 5 eine schematische Ansicht einer weiteren Ausführungsform ist,
- Fig. 6 ein elektrisches Diagramm eines gemäß der Erfindung ausgeführten ersten Schaltkreises ist,
- Fig. 7 ein elektrisches Diagramm eines gemäß der Erfindung ausgeführten zweiten Schaltkreises ist,
- Fig. 8 ein Maskierungsschema des Schaltkreises von Fig. 7 ist,
- Fig. 9 und 10 jeweils Schnittansichten durch A-A und B-B von Fig. 8 sind.
- Das amerikanische Patent US-A-4 640 000 beschreibt ein Verfahren, gemäß dem eine Isolierschicht auf einer halbleitenden Struktur abgelagert wird. Es werden oberhalb der Reliefzonen der halbleitenden Struktur Erhebungen dieser Isolierschicht gebildet. Zur Zeit einer Gravuroperation der Isolierschicht werden die Flanken der Erhebungen derart angegriffen, daß die Ränder der Reliefzonen und der angrenzende Teil des Substrats freigelegt werden.
- In den Fig. 1 bis 3 ist ein Verfahren zur Ausführung von Kontakten zwischen zwei halbleitenden Schichten dargestellt. In Fig. 1 ist der erste Herstellungsschritt dargestellt. Eine Isolierschicht 1 aus beispielsweise Siliciumoxid dient als Substrat. Eine Schicht aus polykristallinem Silicium wird abgeschieden, dann derart geätzt, daß sie eine geometrische Form 2 in der Dicke auf dem Substrat 1 bildet. Diese Form weist zumindest eine im wesentlichen vertikale Flanke 2a auf, die dazu bestimmt ist, eine Kontaktfläche für eine spätere Verbindung zu liefern. Dann wird in der Dampfphase mit niedriger Temperatur eine Schicht aus einem Übergangsmaterial, nämlich eine Schicht aus einem Isoliermaterial abgeschieden, die hauptsächlich dazu dient, das Silicium einer zweiten zu wachsenden Schicht im Verlauf von deren Ablagerung auf der Kontaktflanke 2a zu führen. Im bevorzugten Ausführungsbeispiel ist diese Schicht ein mit Phosphor dotiertes Siliciumoxid, die in der Dampfphase mit niedriger Temperatur und geringem Druck abgeschieden worden ist. Vorzugsweise enthält das Siliciumoxid zwischen 8 und 9% Phosphor. Die Ablagerung wird bei einer Temperatur einschließlich zwischen 400 und 450ºC ausgeführt.
- Unter diesen Ablagerungsbedingungen wird die Übergangsschicht auf solche Weise geformt, daß eine Rille 3a an der Erhebung 3b der Schicht auf der rechten Seite des Streifens 2 erzeugt wird. Diese Rille 3a wird im Verlauf des folgenden in Fig. 2 veranschaulichten Schritts benutzt.
- In diesem zweiten Schritt wird die Übertragungsschicht 3 chemisch geätzt. Die Geometrie der Rille 3a sowie die Spannungen in der Schicht 3 gestatten ein Atzen vorzugsweise um die Achse der Rille. So wird das Substrat 1 vom Oxid der Übergangschicht 3 freigesetzt ebenso wie-die Flanke 2a des Siliciums 2.
- In Fig. 3 ist die Anordnung eines Kontaktes auf der Flanke 2a dargestellt. Es wird eine Schicht aus polykristallinem Silicium unter geeigneten Druck- und Temperaturbedingungen abgelagert.
- Ausgehend von oben von der Flanke 2a bildet sich eine Kontaktzone 5. Es wird eine Rille 5a auf der freien Fläche der Schicht 5 sichtbar. Diese Rille entspricht einer durch die Schicht 5, das Substrat 1 und die Schicht 2 begrenzten leeren Tasche 6. Diese Tasche 6 ist umso mehr verkleinert, wie die zweite Schicht 5 ein beachtliches Deckvermögen hat. Es ist so möglich, die geometrischen Eigenschaften des Kontaktes zwischen den beiden Siliciumschichten zu kontrollieren. Dieses Merkmal der Erfindung wird je Element für die Programmierung der Zonenübergang P-N benutzt, wobei jede Schicht 2 oder 5 ein. P- oder N-Dotierung erhält.
- In Fig. 4 ist ein integriertes Schaltkreisstück in perspektivischer und Teilschnittansicht dargestellt, wo die bereits in Fig. 1 bis 3 beschriebenen Elemente dieselben Bezugszeichen behalten. Die Schicht 2 aus polykristallinem Silicium ist in Streifenform und mit P-Typ dotiert. Die isolierende Schicht aus Siliciumoxid 3 ist weniger breit als in Fig. 2 freigesetzt. Somit ist der obere Teil der Flanke des Streifens 2 vom Oxid überdeckt. Demzufolge kann die Schicht aus polykristallinem Silicium 5, die ihrerseits in Streifenform geätzt und mit N-Typ dotiert worden ist, eine Übergangszone lediglich in der zu diesem Zweck bestimmten Zone 7 der Flanke bilden. Ebenso wird auf einem verborgenem Teil der Zeichnung ein PN-Zonenübergang auf der anderen zu Verfügung stehenden Flanke des Streifens 2 gebildet.
- Es ist ersichtlich, daß die Verbindungen gemäß der Erfindung zahlreiche vorteilhafte geometrische Formen gemäß den Anwendungen haben können, für die sie bestimmt sind.
- Insbesondere gestattet es die Erfindung aus Gründen der Stromdichte, die Ausführung von Zonenübergängen oder Verbindungen sehr großer Flächen auf relativ herabgesetzten Flächenabmessungen. In Fig. 5 ist eine Ausführungsform dieses Merkmals der Erfindung dargestellt. Ein erster Streifen 8 analog zum Streifen 2 von Fig. 4 ist auf einem geeignetem Substrat geätzt worden. Es ist ein Streifen 9 abgelagert und geätzt worden, um Zonenübergänge mit den Flanken 8a und 8b des Streifens 8 zu bilden. Um die Oberfläche des Zonenübergangs zu vergrößern, ist der Streifen im Bereich 10 des Übergangs vergrößert, wo er den unteren Streifen 8 überdeckt derart, daß die Zonen 10a und 10b gebildet werden.
- In Fig. 6 ist eine statische Speicherzelle SRAM mit vier Transistoren mit Setzwiderständen auf "1", bezeichnet als "Pull-up", dargestellt. Diese Zellen werden von zwei Streifen aus polykristallinem Silicium gemäß dem oben beschriebenen Verfahren erzeugt. Das erste polykristalline Siliciumniveau folgt den Verbindungen 13a bis 13b. Von links nach rechts verbindet der erste Streifen die Source, dann den Drain des Transistors 14 und erreicht dann die Gatezone des Transistors 15. Er erfährt dann eine erste Unterbrechung zwischen Source und Drain des Transistors 14, dann bei Ankunft am Gate des Transistors 15. Er setzt sich dann auf den Gate des Transistors 16 fort und bildet dann den Drain und die Source des Transistors 17.
- Der zweite Streifen oder das zweite Niveau von polykristallinem Silicium weist Widerstandszonen 11 und 12 auf, die durch eine Verbindung mit der Polarisationsspur P getrennt sind, und zeichnet einen kreisförmigen Pfad vor, der durch die Sources und Drains der Transistoren 15 und 16 verläuft. Er umfaßt zwischen den Drains der Transistoren 15 und 16 eine Verbindung mit der Spur zum Setzen auf Masse G.
- Die Erfindung gestattet es, die Frage der Verbindung der beiden Polysiliciumstreifen 1 und 2 mit den gemeinsamen Punkten A und B des Diagramms einfach zu lösen. Zu diesem Zweck werden zwei Flankenkontakte ausgeführt, wie in den vorhergehenden Figuren beschrieben. In der herkömmlichen Technologie weisen diesen beiden Kontakte A und B eine nicht vernachlässigbare Fläche auf, die gemäß der Erfindung beträchtlich herabgesetzt ist. Andererseits gestattet es die Erfindung, hier die sich wiederholende Maske der intersilicium-polykristallinen Verbindungen A/B des Satzes der Zellen der Speicheranordnungen SRAM fortzulassen.
- Diese Möglichkeit der Verbindung zweier Niveaus von polykristallinem Silicium kann auf vordiffundierte Netzwerke sowie auf programmierte Netzwerke vom PLA-Typ erweitert werden.
- In Fig. 7 ist ein Teil eines programmierbaren Matrizenspeichers vom ROM-Typ für Read-Only-Memory, in englischer Sprache dargestellt. Es kann dort durch Vorhandensein oder Fehlen eines Zonenübergangs eine logische "1" oder "0" programmiert werden. Zu diesem Zweck werden die Zeilen 18-20 aus in parallelen Streifen geätztem polykristallinem Silicium vom P-Typ und die Spalten 21-23 aus in zu den vorhergehenden senkrechten, parallelen Streifen geätztem polykristallinem Silicium vom N-Typ ausgeführt. Es ist ein einziger Zonenübergang PN in der auf Fig. 7 dargestellten Zone programmiert.
- In den Fig. 8 bis 10 ist die Ausführung dieser Speicherzone gemäß dem Verfahren der vorliegenden Erfindung dargestellt. In Fig. 8, die eine Draufsicht ist, ist die Ortsbestimmung des Zonenübergangs 24 am Schnittpunkt der Streifen 18 und 22 schematisch dargestellt. Die horizontal unterbrochene Linie stellt den Schnitt von Fig. 9 dar und die vertikale Linie den Schnitt von Fig. 10. In den Zeichnungen werden dieselben Elemente wie diejenigen von Fig. 7 mit denselben Bezugszeichen bezeichnet.
- Der Schnitt von Fig. 9 zeigt das Isoliersubstrat 25, die Zeile 18 aus polykristallinem Silicium vom N-Typ und eine Isolierschicht 26 aus Siliciumoxid, die die Schichten aus polykristallinem Silicium trennt. Diese Schicht kann aus orthogonalen Streifen gebildet sein, die über den Streifen aus polykristallinem Silicium angeordnet sind, aber sie kann auch ausschließlich an den Stellen geätzt sein, an denen ein Zonenübergang vorgesehen ist. In dem in Fig. 8 dargestellten Fall würde die Oxidschicht die Zeilen 18-20 maskieren und eine die Zonenübergangszone 24 überdeckende Öffnung aufweisen. Über dieser Schicht oder dem Streifen 26 werden Streifen 21 bis 23 aus polykristallinem Silicium vom P-Typ festgestellt.
- In Fig. 10 sind die Streifen 18-20 aus polykristallinem Silicium vom N-Typ geschnitten. Lediglich der Streifen 18 empfängt einen zwei Flanken-Kontakt, geschützt durch ein Siliciumoxidstück 29. Bei einer Ausführungsform der Erfindung ist über dem Oxid 26 eine punktiert dargestellte Harzschicht 27, 28 abgelagert, die es in bezug auf die Atzung gestattet, die beizubehaltenden Oxidzonen zu schützen. In diesem Fall braucht das offene Fenster in der Harzschicht im Gegenteil zu herkömmlichen Verfahren nicht genau zu sein.
- Die Erfindung gestattet es insbesondere, die in einer klassischen Zelle belegte Gesamtfläche um 10 bis 20% herabzusetzen. Sie gestattet es auch, eine Maskierungsoperation zu eliminieren, und insbesondere im Fall von Schaltkreisen, auf Anforderung den Programmierschritt in den Schaltkreisen ROM, PLA, FPLP, . . . in die allerletzte Phase des Herstellungsverfahrens zu schieben, was es gestattet, den gesamten Anfang der Herstellung eines gegebenen Produktes zu standardisieren.
Claims (5)
1. Verfahren zum Kontaktieren von zwei auf einem Substrat
abgeschiedenen leitenden oder halbleitenden Schichten,
umfassend die nachstehenden aufeinanderfolgenden Schritte:
- Ablagerung und Gravur der ersten leitenden oder
halbleitenden Schicht,
- Ablagerung einer Isolierschicht unter solchen Druck- und
Temperaturbedingungen, daß die Isolierschicht im Bereich der
Flanken der gravierten Zonen der ersten Schicht in bezug auf
die Dicke über der Substratfläche und über der Flache der
gravierten Zone der ersten Schicht dünner gemacht wird,
- chemische Gravur der Isolierschicht zumindest auf eine
Dicke entsprechend der verdünnten Dicke, aber deutlich
unterhalb der anderswo vorhandenen Dicke,
- Ablagerung der zweiten leitenden oder halbleitenden
Schicht unter Druck- und Temperaturbedingungen, die zu einer
starken Abdeckung führen,
- Gravur der zweiten leitenden oder halbleitenden Schicht,
derart, daß man zumindest einen Kontakt an der Flanke der
ersten leitenden oder halbleitenden Schicht erhält.
2. Verfahren zum Kontaktieren nach Anspruch 1, dadurch
gekennzeichnet, daß die Isolierschicht gebildet ist aus
Siliciumoxid, das zwischen 8 und 9% Phosphor enthält.
3. Verfahren zum Kontaktieren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die Ablagerung der
Isolierschicht
in der Dampfphase bei niedriger Temperatur und bei
geringem Druck erfolgt.
4. Verfahren zum Kontaktieren nach Anspruch 3, dadurch
gekennzeichnet, daß die Ablagerung bei einer Temperatur
zwischen 400 und 450ºC durchgeführt wird.
5. Verfahren zum Kontaktieren nach einem der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß die von der Gravur
ausgesparten Zonen mit einem Schutzharz bedeckt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8709455A FR2617635B1 (fr) | 1987-07-03 | 1987-07-03 | Procede de contact entre deux couches conductrices ou semi-conductrices deposees sur un substrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3875170D1 DE3875170D1 (de) | 1992-11-12 |
DE3875170T2 true DE3875170T2 (de) | 1993-03-11 |
Family
ID=9352844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8888401720T Expired - Fee Related DE3875170T2 (de) | 1987-07-03 | 1988-07-01 | Verfahren zum kontaktieren von zwei auf einem substrat abgeschiedenen leitenden schichten. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4877483A (de) |
EP (1) | EP0298851B1 (de) |
JP (1) | JP2673946B2 (de) |
KR (1) | KR890002972A (de) |
DE (1) | DE3875170T2 (de) |
FR (1) | FR2617635B1 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
US5196233A (en) * | 1989-01-18 | 1993-03-23 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating semiconductor circuits |
JPH02192146A (ja) * | 1989-01-20 | 1990-07-27 | Toshiba Corp | 半導体装置 |
US4966864A (en) * | 1989-03-27 | 1990-10-30 | Motorola, Inc. | Contact structure and method |
US5151387A (en) | 1990-04-30 | 1992-09-29 | Sgs-Thomson Microelectronics, Inc. | Polycrystalline silicon contact structure |
US5064776A (en) * | 1990-10-03 | 1991-11-12 | Micron Technology, Inc. | Method of forming buried contact between polysilicon gate and diffusion area |
US5665644A (en) * | 1995-11-03 | 1997-09-09 | Micron Technology, Inc. | Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry |
US6091150A (en) * | 1996-09-03 | 2000-07-18 | Micron Technology, Inc. | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms |
TW307048B (en) * | 1996-11-22 | 1997-06-01 | United Microelectronics Corp | High density read only memory structure and manufacturing method thereof |
US6140684A (en) * | 1997-06-24 | 2000-10-31 | Stmicroelectronic, Inc. | SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers |
US5827764A (en) * | 1997-10-08 | 1998-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing the contact resistance of a butt contact |
TW538271B (en) * | 2001-02-09 | 2003-06-21 | Hannstar Display Corp | Method for preventing ITO opening |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4423547A (en) * | 1981-06-01 | 1984-01-03 | International Business Machines Corporation | Method for forming dense multilevel interconnection metallurgy for semiconductor devices |
US4397887A (en) * | 1982-08-18 | 1983-08-09 | National Semiconductor Corporation | Postponed ROM programming |
FR2537779B1 (fr) * | 1982-12-10 | 1986-03-14 | Commissariat Energie Atomique | Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre |
JPS60138971A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
DE3683679D1 (de) * | 1985-04-26 | 1992-03-12 | Fujitsu Ltd | Verfahren zur herstellung einer kontaktanordnung fuer eine halbleiteranordnung. |
-
1987
- 1987-07-03 FR FR8709455A patent/FR2617635B1/fr not_active Expired - Fee Related
-
1988
- 1988-06-29 US US07/212,889 patent/US4877483A/en not_active Expired - Lifetime
- 1988-07-01 JP JP63164799A patent/JP2673946B2/ja not_active Expired - Lifetime
- 1988-07-01 EP EP88401720A patent/EP0298851B1/de not_active Expired - Lifetime
- 1988-07-01 KR KR1019880008252A patent/KR890002972A/ko not_active Application Discontinuation
- 1988-07-01 DE DE8888401720T patent/DE3875170T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4877483A (en) | 1989-10-31 |
DE3875170D1 (de) | 1992-11-12 |
FR2617635A1 (fr) | 1989-01-06 |
JPS6423557A (en) | 1989-01-26 |
KR890002972A (ko) | 1989-04-12 |
EP0298851B1 (de) | 1992-10-07 |
FR2617635B1 (fr) | 1990-03-09 |
JP2673946B2 (ja) | 1997-11-05 |
EP0298851A1 (de) | 1989-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3486432T2 (de) | Programmierbare ROM-Struktur und Verfahren zum Herstellen einer solchen Struktur | |
DE2745857C2 (de) | ||
DE4140681C2 (de) | Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM) | |
DE3910033C2 (de) | Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE69005129T2 (de) | Verfahren zur Herstellung von integrierten Schaltungen mit EPROM-Speicher-Transistoren und logischen Transistoren. | |
DE3037431A1 (de) | Verfahren zur herstellung von elektrisch programmierbaren festwertspeichern in mos-technologie | |
DE4303441A1 (de) | ||
DE3875170T2 (de) | Verfahren zum kontaktieren von zwei auf einem substrat abgeschiedenen leitenden schichten. | |
DE10362018A1 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE2911132A1 (de) | Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium | |
CH661150A5 (de) | Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet. | |
DE69018690T2 (de) | Verfahren zur Herstellung einer EPROM-Zellen-Matrize. | |
DE69207386T2 (de) | Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's | |
DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE4138063A1 (de) | Halbleitereinrichtung und verfahren zur herstellung derselben | |
DE3424181A1 (de) | Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen | |
DE1961225A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE3543937C2 (de) | ||
DE2645014C3 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat | |
DE4435461C2 (de) | Dünnfilmtransistor und dessen Herstellverfahren | |
DE69023469T2 (de) | Integrierte Schaltung und Herstellungsverfahren dafür. | |
DE3134233C2 (de) | ||
DE3685684T2 (de) | Kleine kontaktlose ram-zelle. | |
DE3688172T2 (de) | Methode zur Herstellung einer logischen Matrix mit Polysilizium-Emitterkontakt und dadurch hergstelltes Bauelement. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |