DE19735425B4 - Mosfet - Google Patents

Mosfet Download PDF

Info

Publication number
DE19735425B4
DE19735425B4 DE19735425A DE19735425A DE19735425B4 DE 19735425 B4 DE19735425 B4 DE 19735425B4 DE 19735425 A DE19735425 A DE 19735425A DE 19735425 A DE19735425 A DE 19735425A DE 19735425 B4 DE19735425 B4 DE 19735425B4
Authority
DE
Germany
Prior art keywords
drain
source
ring
gate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19735425A
Other languages
English (en)
Other versions
DE19735425A1 (de
Inventor
Chuck San Jose Huang
Chune-Sin Santa Clara Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19735425A1 publication Critical patent/DE19735425A1/de
Application granted granted Critical
Publication of DE19735425B4 publication Critical patent/DE19735425B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

MOSFET mit einem Halbleitersubstrat (41) mit darin ausgebildeter Source (32, 42, 52) und Drain (34, 43, 54) sowie mit einem ringförmig zur Source (32, 42, 52) angeordneten Gate (36, 44, 56), wobei die ringförmige Drain (34, 43, 54) die Source (32, 42, 52) konzentrisch umgibt und hiermit einen Kanal bildet, sowie mit einem umgebenden Feldoxidbereich (46), dadurch gekennzeichnet, daß ein Polysiliciumring (38, 46, 57) vorgesehen ist, der die Drain (34, 43, 54) vom Feldoxidbereich (46) isoliert, wobei der Innenrand des Polysiliciumrings (38, 46, 57) überlappend zum Außenrand der Drain (34, 43, 54) ist.

Description

  • Die Erfindung betrifft einen MOSFET nach dem Oberbegriff des Anspruchs 1.
  • Ringförmige MOSFET-Transistoren, bei denen Gate, Drain und Source kreis- bzw. ringsförmig sind, sind bekannt. Hierbei befindet sich die kreisförmige Source in der Mitte, wobei mit Abstand hierzu die ringförmige Drain angeordnet ist, während das Gate aus Polysilicium einen die Source umgebenden Ring bildet. Die ringförmige Drain ist von einem Feldoxidbereich umgeben. Obwohl der Pfad zwischen Drain und Source nicht an die Feldoxidbereiche angrenzt, führt das Angrenzen der ringförmigen Drain an diese zu einer unerwünscht hohen Sperrschichtkapazität.
  • Die Schwellenspannung VT, d.h. die Gatespannung, die notwendig ist, um einen leitenden Kanal für Elektronen zu bilden, um den Transistor anzuschalten, ist ein wichtiger Auslegungsparameter für Transistoren. VT steigt mit wachsender Vorspannung der Source zum Substrat; der Mechanismus dieses sogenannten "Back-bias"-Effekts besteht darin, daß die Gateladung zunächst die Volumenladung kompensieren muß, die auf der Substratseite des Kanals existiert, bevor ein leitender Kanal gebildet wird. Der Drainstrom ID wird ebenfalls durch die Kanalleitfähigkeit beeinträchtigt. Da höheres ID aufgrund der resultierenden vergrößerten Ansprechgeschwindigkeit wünschenswert ist, ist es erwünscht, die Kanalleitfähigkeit zu erhöhen und eine größere Ladungsträgermobilität zu erreichen.
    •
  • Aufgabe der Erfindung ist es, einen MOSFET nach dem Oberbegriff des Anspruchs 1 zu schaffen, der eine verbesserte Kanalleitfähigkeit und eine höhere Ladungsträgermobilität liefert.
  • Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
  • Hierdurch lassen sich MOSFET-Transistoren mit niedriger Kapazität und niedrigem VT bilden, indem ein Polysiliciumring vorgesehen ist, der die Drain vom Feldoxidbereich isoliert, wobei der Innenrand des Polysiliciumrings über dem Außenrand der Drain angeordnet ist. Derartige Transistoren werden mit reduzierter VT-Schwellenwertimplantation (verglichen mit konventionellen Transistoren) hergestellt, wobei das angestrebte VT mit einem Back-bias erzielt wird. Sowohl niedrige Sperrschichtkapazität als auch niedriges VT werden ohne Verschlechterung des Drainstroms aufgrund von Back-bias erreicht. Vielmehr neigt der Drainstrom als Ergebnis einer verbesserten Mobilität aufgrund der relativ niedrigen VT-Schwellenimplantation zum Anstieg.
  • Die ringförmigen MOSFET-Transistoren können kreisförmig, rechteckig oder in anderer geometrischer Konfiguration ausgebildet sein.
    •
  • Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
  • Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
  • 1 zeigt eine Draufsicht auf eine Ausführungsform eines kreisförmigen MOSFETs.
  • 2 und 2A zeigen in Draufsicht und im Schnitt eine weitere Ausführungsform eines MOSFETs.
  • 3 zeigt eine zusätzliche Ausführungsform eines MOSFETs.
  • 4 und 5 sind Diagramme der Fingersperrschichtkapazität von Ringtransistoren gemäß der Erfindung bzw. gemäß dem Stand der Technik.
  • 6 ist ein Diagramm bezüglich der Flächensperrschichtkapazität für konventionelle Transistoren ohne Back-bias und Ringtransistoren mit Back-bias von 1V gemäß der Erfindung.
  • Wie aus den 2 und 2A ersichtlich, wird der gemäß dieser Ausführungsform kreisförmige Ringtransistor 40 auf einem Halbleitersubstrat ausgebildet und umfaßt eine Source 42 und eine Drain 43. Die Drain 43 umgibt die Source 42. Ein Gate 44 aus Polysilicium und eine Gateoxidschicht 45, die ebenfalls ringsförmig sind, überlagern Source 42 und Drain 43. Ein Polysiliciumring 46 bildet den äußersten Ring, der gegen Feldoxidbereiche 47 außerhalb des aktiven Bereichs, definiert als Bereich 48, stößt. Der Polysiliciumring 46 außerhalb des Drainbereichs 43 verhindert, daß Source 42 und Drain 43 die Feldoxidbereiche 47 "sehen". Eine derartige Ringkonfiguration verhindert eine Sperrschichtkapazität an der Grenzfläche zwischen Source und Drain einerseits und Feldoxidbereichen andererseits. Obwohl eine Sperrschichtkapazität zum Kanal existieren muß, ist sie in ihrer Größe beträchtlich kleiner (x0,3) als die Sperrschichtkapazität zu den Feldoxidbereichen 47. Daraus resultiert, daß keine Sperrschichtkapazität sowohl zwischen Source 42 als auch Drain 43 und Feldoxidbereichen 47 existiert. Die einzige Sperrschichtkapazität ist diejenige zwischen Source 42 und Drain 43 und dem hierzwischen befindlichen Kanal.
  • Wie die 1 und 3 zeigen, braucht der Transistor der 2 und 2A nicht kreisförmig zu sein, sondern kann, wie 1 zeigt, quadratisch mit einer Source 32, einer diese umgebenden Drain 34, einer Gateelektrode 36 aus Polysilicium und einem Polysiliciumring 38 sein, der an Feldoxidbereiche außerhalb des aktiven Bereichs 39 stößt. Entsprechend kann gemäß 3 der ringförmige Transistor eine Source 52, einen Drain 54, ein Gate 56 aus Polysilicium und einen Polysiliciumring 57 aufweisen, der an Feldoxidbereiche außerhalb des aktiven Bereichs 59 stößt. Jedes dieser Elemente ist im wesentlichen quadratisch mit abgekanteten oder abgerundeten Ecken.
  • Derartige MOSFETs lassen sich mit üblicher CMOS-Technologie herstellen. Nachdem in dem p-leitenden Halbleitersubstrat 41 eine n- oder p-leitende Wanne gebildet wurde, wird eine zusammengesetzte Schichtmaske verwendet, um den aktiven Bereich zu definieren. Dann läßt man die Feldoxidbereiche 47 wachsen. Eine Gateoxidschicht 45 von etwa 80 Å Dicke läßt man aufwachsen. Hierüber wird eine Polysiliciumschicht ausgebildet, maskiert und bemustert, um das Gate 44 und den äußeren Polysiliciumring 46 zu bilden. Zur Bildung von Source und Drain 42, 43 erfolgt ein entsprechendes Implantieren. Danach kann der übliche CMOS-Prozeß weitergeführt werden, gemäß dem beispielsweise CVD-Oxid aufgebracht, Metallverbindungen gebildet und eine Passivierung durchgeführt wird.
  • Die Schwellenwertspannung VT bestimmt, wie leicht der Kanal leitend wird, und daher die Arbeitsgeschwindigkeit. In den beschriebenen Ringtransistoren ist VT reduziert, so daß das Ziel-VT bei der spezifischen Back-bias erreicht wird.
  • Nimmt man beispielsweise eine NMOS-Einrichtung an, bei der der Schaltkreis mit 1V mit einem Ziel-VT von 0,5V arbeiten soll, war bisher die VT-Implantierungsdosierung so eingestellt, daß VT-Werte 0,5V bzw. 0,3V mit und ohne Back-bias von 1V waren.
  • Bei den vorstehend beschriebenen Ringtransistoren wird weder VT noch der Drainstrom durch das Anlegen eines Back-bias Vb während des Transistorbetriebs beeinträchtigt. Vielmehr wird der Drainstrom als Ergebnis der Mobilitätsverbesserung aufgrund der Niederkanalkonzentration, erreicht durch Reduzierung der VT-Implantation, verbessert.
  • 4 bis 6 zeigen graphisch den Unterschied im Verhalten bekannter Transistoren zu den hier zu beschriebenen. Gemäß 4 existiert eine unerwünscht hohe Fingersperrschichtkapazität an der Grenzfläche zwischen Source und Drain und den Feldoxidbereichen bei bekannten Ringtransistoren. Ein Vergleich mit 5 zeigt die drastische Reduktion in bezug auf die Sperrschichtkapazität bei den vorstehend beschriebenen Transistoren mit äußerem Polysiliciumring 38, 46, 57 und mit 1V angelegter Rückspannung oder Back-bias.
  • Wie aus 6 ersichtlich, besitzen konventionelle Ringtransistoren eine beträchtlich höhere Flächensperrschichtkapazität (etwa 186,0 pF) verglichen mit den hier beschriebenen MOSFETs (137,0 pF) bei 1V Back-bias und äußerem Polysiliciumring 38, 46, 57.

Claims (4)

  1. MOSFET mit einem Halbleitersubstrat (41) mit darin ausgebildeter Source (32, 42, 52) und Drain (34, 43, 54) sowie mit einem ringförmig zur Source (32, 42, 52) angeordneten Gate (36, 44, 56), wobei die ringförmige Drain (34, 43, 54) die Source (32, 42, 52) konzentrisch umgibt und hiermit einen Kanal bildet, sowie mit einem umgebenden Feldoxidbereich (46), dadurch gekennzeichnet, daß ein Polysiliciumring (38, 46, 57) vorgesehen ist, der die Drain (34, 43, 54) vom Feldoxidbereich (46) isoliert, wobei der Innenrand des Polysiliciumrings (38, 46, 57) überlappend zum Außenrand der Drain (34, 43, 54) ist.
  2. MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die Schwellenspannung des Gates (36, 44, 56) durch eine an das Halbleitersubstrat (41) angelegte Rückenvorspannung oder Back-bias ohne Drainstrombeeinträchtigung definiert ist.
  3. MOSFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Source (32, 42, 52), Drain (34, 43, 54) und Gate (36, 44, 56) kreisförmig oder rechteckig sind.
  4. MOSFET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Gate (36, 44, 56) ein Polysiliciumgate ist.
DE19735425A 1996-10-28 1997-08-15 Mosfet Expired - Fee Related DE19735425B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/738,538 US5668392A (en) 1996-10-28 1996-10-28 Low capacitance and low Vt annular MOSFET design for phase lock loop applications
US738538 1996-10-28

Publications (2)

Publication Number Publication Date
DE19735425A1 DE19735425A1 (de) 1998-05-07
DE19735425B4 true DE19735425B4 (de) 2005-11-03

Family

ID=24968444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19735425A Expired - Fee Related DE19735425B4 (de) 1996-10-28 1997-08-15 Mosfet

Country Status (3)

Country Link
US (1) US5668392A (de)
KR (1) KR100292365B1 (de)
DE (1) DE19735425B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3246952A1 (de) * 2016-05-19 2017-11-22 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Mos-transistor für strahlentolerante digitale cmos-schaltungen

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091103A (en) * 1998-03-05 2000-07-18 Chao; Robert L. Integrated electrically adjustable analog transistor devices having multiple device sub-structures and methods therefor
DE19830179B4 (de) * 1998-07-06 2009-01-08 Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts MOS-Transistor für eine Bildzelle
EP1234336A1 (de) * 1999-11-17 2002-08-28 Aeroflex UTMC Microelectronic Systems Inc. Design für eine strahlungsunempfindliche halbleiterschaltung
US6730969B1 (en) 2002-06-27 2004-05-04 National Semiconductor Corporation Radiation hardened MOS transistor
JP3804594B2 (ja) * 2002-08-02 2006-08-02 日本電気株式会社 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
KR100975971B1 (ko) * 2003-04-17 2010-08-13 매그나칩 반도체 유한회사 고전압 소자 및 그의 제조 방법
US6972236B2 (en) * 2004-01-30 2005-12-06 Chartered Semiconductor Manufacturing Ltd. Semiconductor device layout and channeling implant process
KR101059562B1 (ko) * 2004-02-20 2011-08-26 삼성전자주식회사 민감도가 향상된 바이오 ｆｅｔ
US20060113602A1 (en) * 2004-11-29 2006-06-01 Cheng-Yu Fang MOS circuit arrangement
JP2007165492A (ja) * 2005-12-13 2007-06-28 Seiko Instruments Inc 半導体集積回路装置
US8281322B2 (en) * 2008-11-18 2012-10-02 At&T Intellectual Property I, L.P. Adaptive application interface management
FR2987938A1 (fr) * 2012-03-12 2013-09-13 St Microelectronics Sa Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique
EP3039712B1 (de) * 2013-08-30 2020-08-05 Hewlett-Packard Development Company, L.P. Halbleiterbauelement und verfahren zur herstellung davon
JP6503093B2 (ja) * 2015-12-31 2019-04-17 ユニスト（ウルサン ナショナル インスティテュート オブ サイエンス アンド テクノロジー） ゲートメタルをアンテナとして活用したリング状のテラヘルツ波検出用電界効果トランジスタ
US11430874B2 (en) 2020-12-16 2022-08-30 Nxp Usa, Inc. Semiconductor device with a crossing region

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821776A (en) * 1970-12-28 1974-06-28 Kogyo Gijutsuin Diffusion self aligned mosfet with pinch off isolation
US4288806A (en) * 1979-05-29 1981-09-08 Xerox Corporation High voltage MOSFET with overlapping electrode structure
US5200637A (en) * 1988-12-15 1993-04-06 Kabushiki Kaisha Toshiba MOS transistor and differential amplifier circuit with low offset
JPH02283071A (ja) * 1989-04-25 1990-11-20 Fuji Electric Co Ltd オフセットゲート型ｍｏｓｆｅｔを備えた半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3246952A1 (de) * 2016-05-19 2017-11-22 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Mos-transistor für strahlentolerante digitale cmos-schaltungen
DE102016208668A1 (de) * 2016-05-19 2017-11-23 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik MOS-Transistor für strahlentolerante digitale CMOS-Schaltungen

Also Published As

Publication number Publication date
KR19980032340A (ko) 1998-07-25
KR100292365B1 (ko) 2001-08-07
DE19735425A1 (de) 1998-05-07
US5668392A (en) 1997-09-16

Similar Documents

Publication Publication Date Title
DE19735425B4 (de) Mosfet
DE3881304T2 (de) MOS-Transistor.
DE2853736C2 (de) Feldeffektanordnung
DE102005023026B4 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE2706623C2 (de)
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE3047738C2 (de) Halbleiteranordnung
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE69418365T2 (de) Hochspannung-MIS-Feldeffekttransistor
DE3331329A1 (de) Vertikales mosfet-bauelement
DE3145230A1 (de) "halbleiteranordnung"
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
DE2903534A1 (de) Feldeffekttransistor
DE3220250A1 (de) Halbleiterbauelement mit planarstruktur
DE2536277A1 (de) Halbleiteranordnung
DE1437435C3 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE1614144A1 (de) Feldeffekttransistor mit isolierten Gattern
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
EP0080740A2 (de) Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung von Hochspannungs-MOS-Transistoren
DE2634312C2 (de) Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2154508A1 (de) Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder isolierenden Torbereichen
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140301