DE2927662A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2927662A1
DE2927662A1 DE19792927662 DE2927662A DE2927662A1 DE 2927662 A1 DE2927662 A1 DE 2927662A1 DE 19792927662 DE19792927662 DE 19792927662 DE 2927662 A DE2927662 A DE 2927662A DE 2927662 A1 DE2927662 A1 DE 2927662A1
Authority
DE
Germany
Prior art keywords
area
region
electrode
control electrode
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792927662
Other languages
English (en)
Other versions
DE2927662C2 (de
Inventor
Johannes Arnoldus Appels
Marnix Guillaume Collet
Paul Anton Herman Hart
Johannes Fransiscus Verhoeven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2927662A1 publication Critical patent/DE2927662A1/de
Application granted granted Critical
Publication of DE2927662C2 publication Critical patent/DE2927662C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H01L29/803—Programmable transistors, e.g. with charge-trapping quantum well
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

UV. Philips1 c:ci:"o.r.pcnF5br:3^:nf Eindhoven . 2927662
IO.5.79 1 PHN 9I88
"Halbleiteranordnung"
Die Erfindung bezieht sich, auf eine
Halbleiteranordnung mit einem Halbleiterkörper mit einer praktisch ebenen Oberfläche, die mindestens einen Feldeffekttransistor enthält mit einer Source- und einer Drain-Elektrode, einem dazwischen liegenden Kanalgebiet und einer an das Kanalgebiet grenzenden Steuerelektrode, die dazu dients mittels einer an die Steuerelektrode angelegten Steuerspannung eine Erschöpfungszone zur Steuerung eines Stromes von Ladungsträgern zwischen der Soui-ce- und der Drain-Elektrode zu beeinflussen, wobei der Feldeffekttransistor ein schichtförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen zu der Oberfläche praktisch parallel verlaufenden ersten pn-Uebergang
bildet, wobei wenigstens im Betriebszustand ein inseiförmiger Teil des ersten Gebietes seitlich wenigstens teilweise von einem zweiten pn~Ueborgang mit zugehöriger Erschöpfungszone begrenzt wird, der zwischen dem ersten Gebiet und einem an das erste Gebiet grenzenden dritten Ge-
biet vom zweiten Leitungstyp gebildet wird, viobei dieser zweite pn-Uebergang eine niedrigere Durchschlagspannung als die des ersten pn-üebergangs aufweist, wobei wenigstens die Steuerelektrode an den inseiförmigen Teil grenzt und zwischen dem zweiten Gebiet und einem zu der Source-, der
909886/0656
• 10.5.79 6 £ PHN 9188
Drain- und der Steuerelektrode gehörigen, mit dem inselförmigen Gebiet einen nicht-gleichrichtenden Kontakt bildenden Kontaktgebiet des Feldeffekttransistors eine Spannung in der Sperrichtung angelegt wird. Eine Halbleiteranordnung der beschriebenen Art ist z.B. aus der US-PS 3·586.931 bekannt.
Unter der Beeinflussung einer Erschöpfungszone zur Steuerung des Stromes ist in dieser Anmeldung zu verstehen, entweder dass durch Aenderung der Dicke einer Erschöpfungszone ein von dieser Erschöpfungszone begrenzter Stromkanal verengt oder erweitert wird oder dass durch Aenderung der Potentialverteilung in einer Erschöpfungszone ein sich durch diese Erschöpfungszone hindurch bewegender Strom von Ladungsträgern geändert wird.
Der genannte Feldeffekttransistor kann
verschiedene Strukturen aufweisen, je nach der Form der Source-, Drain- und Steuerelektroden. So können diese Elektroden die Form von Metallschichten aufweisen, die auf der Halbleiteroberfläche ohmsche Source- und Drain-Kontakte
und eine oder mehr gleichrichtende Steuerelektroden mit Schottky-Kontakten bilden. Auch können die Source-, Drain- und Steuerelektroden durch Metallschichten gebildet werden, die sich halbleitenden Elektrodenzonen anschliessen, die mit dem angrenzenden Teil des Halbleiterkörpers pn-Ueber-
OK *
gänge (im Falle von Steuerelektroden) oder nicht-gleichrichtende Uebergänge (für die Source- und Drain-Elektroden) bilden. Weiter kann die Steuerelektrode, wie z.B. bei einem sogenannten "Deep depletion"-Feldeffekttransistor, die Form einer leitenden Schicht aufweisen, die durch eine Isolier-
schicht von der Halbleiteroberfläche getrennt ist und mit der im Kanalgebiet die genannte Erschöpfungszone gebildet wird. Wo in der vorliegenden Anmeldung von Source-, Drain- und Steuerelektroden die Rede ist, sind dabei auch die
gegebenenfalls zu diesen Elektroden gehörigen Elektrodon-35
Zonen bzw. Isolierschichten einzuschliessen.
Bei den bekannten Feldeffekttransistoren der beschriebenen Art können im allgemeinen keine hohen
909886/0656
10.5.79 y "Ir . EHN 9188
Spannungen über dem eisten und dem zweiten pn—Uebergang angelegt werden. Dies ist u.a. darauf zurückzuführen, dass lange Zeit bevor die theoretisch auf Grund des Dotierungsprofils zu erwartende Durchsctü-agspannung des ersten pn-Uebergangs erreicht ist, bereits Durchschlag am zweiten pn-Uebergang infolge der dort vorherrschenden ungünstigen Feldverteilung auftritt. Dieser Durchschlag tritt meistens an oder in der unmittelbaren Nähe der Oberfläche auf.
Die genannte ungünstige Feldverteilung
kann durch eine hohe Dotierung des dritten Gebietes und/ oder einen hohen Dotierungsgradienten in der Nähe des zweiten pn—Uebergangs, aber z.B. auch dadurch herbeigeführt werden, dass der zweite pn-TJebergang örtlich eine starke Krümmung aufwe i st.
Zur Erhöhung der zulässigen Spannung
kann die Dotierungskonzentration des ersten Gebietes verringert und ausserdem, um Raum für die sich dadurch weiter in dem ersten Gebiet erstreckende Erschöpfungszone zu erhalten, die Dicke derselben vergrössert werden. Da jedoch 20
die Kanalleitung der Dicke proportional, die Abschnürspannung jedoch dem Quadrat der Dicke des Kanalgebietes proportional ist, wird diese Massnahme zur Folge haben, dass bei gleichbleibender Länge und Breite des Kanals und bei gleichbleibender Sperrspannung die Kanalleifrung herabge-
setzt wird. Für die Abschnürspannung V wird nämlich gefun-2 N P Wq
den: V = —^ri~ und für die Kanalleitung G = —-£ , wobei
ρ et t i->
a die Dicke des von der Steuerelektrode gesperrten Kanalgebietes, N die Dotierungskonzentration des Kanalgebietes, V die Breite und L die Länge des Kanalgebietes, yU die Beweglichkeit der Ladungsträger, q die Elektronenladung und ζ die Dielektrizitätskonstante des Halbleitermaterials darstellen. ¥enn nun N auf einen ¥ert N· = pr {/3 / 1) herabgesetzt wird, wird für gleichbleibende Abschnürspannung V
■ P "
gefunden:
909886/0656
10.5-79 ■ M PHN 9188
und
G« = ■
Eine derartige Herabsetzung der Kanalleitung ist aber für die gute Wirkung des Feldeffekttransistors meistens sehr nachteilig.
Die Erfindung hat u.a. die Aufgabe, eine
Halbleiteranordnung mit einer ebenen Oberfläche zu schaffen, die einen Feldeffekttransistor mit einer neuen Struktur enthält und die sich bei sehr viel höheren Spannungen als bekannte Feldeffekttransistoren der beschriebenen Art verwenden lässt, ohne dass die Kanalleitung herabgesetzt wird.
Der Erfindung liegt u.a. die Erkenntnis
zugrunde, dass dies wider Erwarten dadurch erreicht werden kann, dass die Dicke des ersten Gebietes nicht vergrössert, sondern verkleinert wird.
Eine Halbleiteranordnung der beschriebenen Art ist daher nach der Erfindung dadurch gekennzeichnet, dass die Dotierungskonzentration N in Atomen/cm3 und die Picke d in cm des inseiförmigen Gebietes der Bedingung entsprechen:
/P
2,6 . 102 £ EV ~ <^ Nd ^ 5,1 . 105 £ E,
Jj ·
wobei £. die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm des genannten Kontaktgebietes von dem zweiten pn-Uebergang und V„ den eindimensional berechneten Wert der Durchschlagspannung des ersten pn-Uebergangs in Volt darstellen.
Falls die obenerwähnte Bedingung erfüllt
wird, ist das Produkt der Dotierungskonzentration und der Dicke des ersten Gebietes derart, dass beim Anlegen der erwähnten Sperrspannung sich die Erschöpfungszone wenig-
stens zwischen dem Kontaktgebiet und dem zweiten pn-Uebergang von dem ersten pn-Uebergang her über die ganze Dicke des inseiförmigen Gebietes bei einer niedrigeren Spannung
909886/0656
10.5.79 *& %r PHN 9188
als die Durchschlagspannung des zweiten pn-Uebergangs erstreckt.
Das genannte Kontaktgebiet kann eine
Elektrode oder Elektrodenzone sein, die direkt an die Quelle der genannten Sperrspannung angeschlossen ist, aber kann auch z.B. eine Halbleiterzone sein, die selbst nicht mit einem Anschlussleiter versehen ist, sondern auf andere ¥eise, z.B. über eine daran grenzende Halbleiterzone, auf das gewünschte Potential gebracht wird.
Dadurch, dass das inseiförmige Gebiet
vom ersten Leitungstyp zwischen dem genannten Kontaktgebiet und dem zweiten pn-Uebergang bereits bei einer niedrigeren Spannung als die Durchschlagspannung des zweiten pn-Uebergangs völlig verarmt ist, wird die Feldstärke an der Ober-
fläche derart herabgesetzt, dass die Durchschlagspannung nicht mehr praktisch völlig durch diesen zweiten pn-Uebergang, sondern in erheblichem Masse durch den parallel zu der Oberfläche verlaufenden ersten pn-Uebergang bestimmt
wird. .
Auf diese ¥eise kann zwischen dem ersten
und dem zweiten Gebiet eine sehr hohe Durchschlagspannung erhalten werden, die unter Umständen der theoretisch auf Grund der Dotierungen des ersten und des zweiten Gebietes
zu erwartenden hohen Durchschlagspannung nahe kommen kann. .
Durch die genannte Bedingung wird auch
verhindert, dass beim Erhöhen der Spannung zwischen dem ersten und dem zweiten Gebiet vorzeitig an der Oberfläche zwischen dem Kontaktgebiet und dem zweiten pn-Uebergang
eine zu hohe Feldstärke infolge der Tatsache auftritt, dass 30
die Erschöpfungszone des zweiten pn-Uebergangs bis zu diesem Kontaktgebiet vordringt« Eine optimale Feldstärkeverteilung wird erreicht dadurch, dass beim N.d-Produkt nach der Erfindung ausserdem die Maxima in der Feldstärke,
die an dem zweiten pn-Uebergang und am Rande des genannten 35
Kontaktgebietes auftreten, etwa in der gleichen Grössenordnung liegen.
Wenn die Bedingungen ausserdem derart
909886/0856
10.5.79 · λΟ ^ ΡΗΝ 9188
gewählt werden, dass N.d 4^, 3,0 . 10D C E und L .^ 1,4 . 10 V„ ist, ist es gewiss, dass die maximale Feldstärke an dem ersten pn-Uebergang stets grosser als
in den obengenannten an der Oberfläche auftretenden Maxima g
sein wird, so dass der Durchschlag immer an dem ersten pn-Uebergang und nicht an der Oberfläche auftritt.
Obgleich sich die Erschöpfungszone des ersten pn-Uebergangs in vielen Fällen ohne Bedenken über die ganze Dicke des zweiten Gebietes erstrecken kann, wird
vorzugsweise dafür gesorgt, dass das zweite Gebiet derart dick ist, dass sich bei der Durchschlagspannung des ersten pn-Uebergangs die Erschöpfungszone in dem zweiten Gebiet über einen Abstand erstreckt, der kleiner als die Dicke dieses Gebietes ist. In diesem Falle ist es gewiss, dass
die Durchschlagspannung nicht von der Dicke des zweiten Gebietes in ungünstigem Sinne beeinflusst werden kann.
Obwohl die beschriebene Halbleiterstruktur auch auf andere Weise gebildet werden kann, wird u.a.
aus technologischen Gründen die Ausführung bevorzugt, bei 20
der das erste Gebiet durch eine auf dem zweiten Gebiet erzeugte epitaktische Schicht vom ersten Leitungstyp gebildet wird.
Das dritte Gebiet, das an das erste
Gebiet grenzt, braucht sich nicht über die ganze Dicke 25
des ersten Gebietes zu erstrecken. Es ist ausreichend, dass sich wenigstens im Betriebszustand die zugehöz'ige Erschöpfungszone über die ganze Dicke des ersten Gebietes erstreckt und über wenigstens einen Teil ihres Umfangs
einen inseiförmigen Teil desselben begrenzt. Vorzugsweise 30
wird jedoch der inselförmige Teil des ersten Gebietes seitlich völlig von dem zweiten pn-Uebergang begrenzt, obgleich manchmal andere Strukturen bevorzugt werden, bei denen das erste Gebiet seitlich z.B. teilweise von dem zweiten pn-Uebergang und zum übrigen Teil auf andere Weise, z.B. von einem versenkten Isoliermaterial oder von einer mit z.B. passivierendem Glas gefüllten Nut, begrenzt wird.
Die Erfindung ist von besonderer Bedeu-
903386/0656
10.5.79 ^A > ' ΡΗΝ 9188
tung bei lateralen Feldeffekttransistoren, bei denen der Strom zwischen der Source-Elektrode und der Drain-Elektrode praktisch parallel zu der Oberfläche fliesst. Eine bevorzugte Ausführungsform ist denn auch dadurch gekennzeichnet, ^ dass die Source- und Drain-Elektroden zu beiden Seiten der Steuerelektrode nicht-gleichrichtende Kontakte mit dem ersten Gebiet bilden, wobei das genannte Kontaktgebiet die Drain-Elektrode des Transistors ist. Meistens ist in diesem Falle die Steuerelektrode mit dem zweiten Gebiet verbunden, das dann als zweite Steuerelektrode wirkt, obgleich dies nicht notwendig ist.
In bestimmten Fällen wird eine Ausführungsform bevorzugt, bei der die Drain-Elektrode praktisch völlig von der Steuerelektrode und die letztere Elektrode
praktisch völlig von der Source-Elektrode umgeben wird.
Dabei ist eine besondere bevorzugte Ausführungsform dadurch gekennzeichnet, dass sich auf dem ersten Gebiet eine Halbleiterschicht vom zweiten Leitungstyp befindet, dass die Source— und Drain-Elektroden Elektrodenzonen vom ersten
Leitungstyp und die Steuerelektrode eine Elektrodenzone vom zweiten Leitungstyp enthalten, und dass sich alle genannten Elektrodenzonen durch die ganze Dicke der genannten Halbleiterschicht bis zu dem ersten Gebiet erstrecken. Die letztere bevorzugte Ausführungsform ermöglicht es, in der-
'
selben Halbleiterscheibe komplementäre Uebergangsfeldeffekttransistoren, d.h. η-Kanal- und p-Kanal-Feldeffekttransistoren, nebeneinander zu erzeugen, wie nachstehend beschrieben werden wird.
Ausser bei lateralen Uebergangsfeldeffekt-
transistoren kann die Erfindung auch mit Vorteil bei Uebergangsf eldeff ekttransistor en vom .sogenannten vertikalen Typ angewandt werden. In diesem Zusammenhang ist eine bevorzugte Ausführungsform dadurch gekennzeichnet, dass der Feldeffekttransistor vom vertikalen Typ ist, dass die Draiii-
Elektrode einen nicht-gleichrichtenden Kontakt mit dem zweiten Gebiet bildet, dass die Source-Elektrode einen gleichrichtenden Kontakt mit dem ersten Gebiet bildet und
909886/0656
10.5.79 flLfr PHN 9188
dass die Steuerelektrode eine Elektrodenzone vom ersten Leitungstyp enthält,· die mindestens einen zu dem Kanalgebiet gehörigen Teil des ersten Gebietes umgibt und das genannte
Kontaktgebiet bildet,
g
Einige Ausrührungsformen der Erfindung
sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch teilweise im Querschnitt und teilweise perspektivisch eine bekannte Halb—
leiteranordnung,
Fig. 2 schematisch teilweise im Querschnitt und teilweise perspektivisch eine Halbleiteranordnung nach der Erfindung,
Fig. 3 eine andere Ausführungsform der 15
Halbleiteranordnung nach der Erfindung,
Figuren h und 5 weitere Ausführungsformeri der Halbleiteranordnung nach der Erfindung,
Fig. 6 eine Halbleiteranordnung mit einem
vertikalen Feldeffekttransistor' nach der Erfindung, 20
Fig. 7 einen "Deep depletion"-Feldeffekt-
transistor nach der Erfindung,
Figuren 8A bis E die Feldverteilung bei verschiedenen Abmessungen und Dotierungen, und
Fig. 9 für eine bevorzugte Ausführungs-25
form die Beziehung zwischen der Dotierung und den Abmessungen des ersten Gebietes.
Die Figuren sind schematisch und der
Deutlichkeit halber nicht massstäblich gezeichnet. Entsprechende Teile sind im allgemeinen mit denselben Bezugs-
ziffern bezeichnet. Halbleiterg&biete vom gleichen Leitungstyp sind in der Regel in derselben Richtung schraffiert.
In allen Ausführungsbeispielen ist als Halbleitermaterial Silizium gewählt. Die Erfindung beschränkt
sich aber nicht darauf, sondern kann unter Verwendung jedes 35
anderen geeigneten Ilalbleitermaterials, z.B. Germanium oder einer sogenannten III-V-Verbindung, wie GaAs, angewandt werden.
909886/0656
ίο.5-79 KK ® PHN 9188
Fig. 1 zeigt teilweise im Schnitt und
teilweise perspektivisch eine bekannte Halbleiteranordnung. Die Anordnung enthält einen Halbleiterkörper mit einem Feldeffekttransistor, der mit einer Source- und einer Drain-Elektrode mit zugehörigen Elektrodenzonen 12 und k, einem dazwischen liegenden Kanalgebiet 1 und einer an das Kanalgebiet 1 grenzenden Steuerelektrode mit zugehöriger Elektrodenzone 13 versehen ist. Diese Steuerelektrode dient dazu, mittels einer an die Steuerelektrode angelegten Steuerspannung eine Erschöpfungszone zur Steuerung eines Stromes von Ladungsträgern, in diesem Beispiel eines Elektronenstroms, zwischen der Source-Elektrode 12 und der Drain-Elektrode h zu beeinflussen. Im vorliegenden Beispiel bestehen die Source-Elektrode, die Drain-Elektrode
und die Steuerelektrode alle aus einer HaIbleiterzone und einer darauf angebrachten Metallschicht, die mit der zugehörigen Elektrodenzone einen ohmschen Kontakt bildet und in der Zeichnung der Deutlichkeit halber nicht näher dargestellt ist. Das Kanalgebiet 1 ist im vorliegenden Beispiel
n-leitend; die Elektrodenzonen 12 und k sind n-leitend mit einer höheren Dotierung als das Gebiet 1 und die Steuerelektrodenzone 13 ist p-leitend und bildet mit dem Kanalgebiet 1 einen gleichrichtenden pn-Uebergang 7·
Der Feldeffekttransistor enthält, wie
aus Fig. 1 ex"sichtlich ist, ein schichtförmiges erstes Gebiet 1 von einem ersten (in diesem Falle dem n-) Leitungstyp. Dieses erste Gebiet 1, das im hier beschriebenen Falle zugleich das an die Steuerelektrode grenzende Kanalgebiet ist, bildet mit einem darunter liegenden p-leitenden
zweiten Gebiet 2 einen zu der Oberfläche 8 praktisch parallel verlaufenden ersten pn-Uebergang 5· Ein inseiföriniger Teil des Gebietes 1 wird seitlich von einem zweiten pn-Uebergang 6 mit zugehöriger Erschöpfungszone begrenzt.
Dieser zweite pn-Uebergang 6 wird zwischen dem ersten Ge-35
biet 1 und einem sich zwischen dem zweiten Gebiet 2 und der Oberfläche 8 erstreckenden p-leitenden dritten Gebiet gebildet, das eine höhere Dotierungskonzentration als das
909886/0656
All „
IO.5.79 ' V6 PHN 9188
zweite Gebiet 2 aufweist. Der pn-Uebergang 6 weist somit eine niedrigere Durchschlagspannung als der erste pn-Uebergang 5 auf. Die Steuerelektrode grenzt an den inselförmigen Teil des Gebietes 1.
Wie in Fig. 1 dargestellt ist, ist die Steuerelektrode mit dem Substrat (in diesem Falle dem zweiten Gebiet 2) verbunden, obgleich dies nicht erforderlich ist. Beim Anlegen einer .Spannung V zwischen den Anschlussklemmen S und D der Source- und Drain-Elektroden fHessen durch das Gebiet 1 Elektronen von der Zone 12 zu der Zone 4. Durch das Anlegen einer Spannung in der Sperrichtung zwischen der Steuerelektrodenzone 13 und dem Gebiet 1 und zwischen dem zweiten Gebiet 2 und dem Gebiet werden Erschöpfungszonen erhalten, deren Grenzen (9» 10,
Ik) in Fig.· 1 gestrichelt angedeutet sind. Diese Erschöpfungszonen sind ohne Schraffierung dargestellt.
Bei der obenbeschriebenen bekannten
Anordnung sind die Dotierungskonzentrationen und die Abmessungen derart, dass bei der Durchschlagspannung des pn-
Uebergangs 6 das Gebiet 1 an der Drain-Elektrode h nicht erschöpft ist. Die Spannung in der Sperrichtung über den pn-Uebergangen 6 und 7> die in der Nähe der Drain—Elektrode h am höchsten ist, führt zu einer Feldstärkeverteilung, bei der der Höchstwert der Feldstärke in der Nähe der Stel-
Ie auftritt, an der die pn-Uebergänge 6 und 7 die Oberfläche 8 schneiden, und endgültig tritt denn auch in der Nähe dieser Oberfläche Durchschlag bei einer Spannung auf, die erheblich niedriger als die Durchschlagspannung des pn-Uebergangs 5 innerhalb des Volumens des Halbleiterkörpers liegt.
Fig. 2 zeigt eine Halbleiteranordnung
nach der Erfindung. Diese Anordnung ist grösstenteils der bekannten Anordnung nach Fig. 1 gleich. Nach der Erfindung
sind aber bei der Anordnung nach Fig. 2 die Dotierungs-30
konzentration und die Dicke des ersten Gebietes 1 derart gering, dass beim Anlegen einer Spannung in der Sperrichtung zwischen dem zweiten Gebiet 2 und einem zu den Source-,
909886/0656
10.5.79 · Vl PHN 9188
Drain- und Steuerelektroden gehörigen mit dem inseiförmigen Gebiet einen nicht-gleichrichtendeii Kontakt bildenden IContaktgebiet, in diesem Falle der Drain-Elektrode h, des Feldeffekttransistors sich die Erschöpfungszone wenigstens zw sehen der Drain-Elektrode 4 und dem zweiten pn-Uebergang 6 von dem ersten pn-Uebergang 5 her über die ganze Dicke des inseiförmigen Gebietes 1 bei einer Spannung erstreckt, die niedriger als die Durchschlagspannung des zweiten pn— Uebergangs 6 ist. In Fig. 2 ist der Ztistand dargestellt, in dem das Gebiet 1 zwischen den Zonen 7 und h bis zu dem pn-Uebei-gang 6 völlig erschöpft ist. Die Spamiung über den pn-Uebergangen 5» 6 und 7 wird nun völlig von der zusammenhängenden breiten BrSchöpfungszone aufgenommen, die sich von der Drainzone 4 bis zu der Grenze 9 erstreckt. Infolge-
dessen wird die Feldstärke an der Oberfläche beträchtlich
herabgesetzt. Die Durchschlagspannung wird denn auch in erheblichem Masse, wenn nicht hauptsächlich, durch die Eigenschaften des innerhalb des Volumens des Halbleiterkörpers verlaufenden pn-Uebergangs 5 bestimmt. Diese Durch— 20
schlagspannung kann sehr hoch sein und der theoretisch auf Grund der Dotierung der Gebiete 1 und 2 zu erwartenden Durchschlagspannung sehr nahe kommen.
Um das beschriebene durch die Erfindung
angestrebte Ergebnis zu erzielen, sind in der Anordnung -
nach Fig. 2, die einen Halbleiterkörper aus Silizium enthält, die folgenden Dotierungen und Abmessungen angewendet:
Zonen 4 und 12: Dicke 1 /um;
15 Gebiet 1: η-leitend, Dotierungskonzentration 1,5 «.10
Atome/cm3 , Dicke 5 /um;
/
Gebiet 2: p-leitend, Dotierungskonzentration 1,7-10
Atome/cm3, Dicke 250 /um; Zone 13= p-leitend. Dicke 2,5 /um; Abstand L der Drain-Elektrode h von dem pn-Uebergang 6: SO
Die eindimensional berechnete Durchschlagspannung V:R des ersten pn-Uebergangs betx'ägt im vorliegenden Falle 1270 V. Die wirkliche Durchschlagspannung beträgt,
909886/0656
10.5-79 VZ ' PHN 9188
Λ*
wie gefunden wurde, 700 V. Bei den vorgegebenen Dicken und Dotierungskonzentrationen erstreckt sich die Erschöpfungszone in dem Gebiet 2 über eine Dicke, die kleiner als die Dicke des Gebietes 2 ist, während auch vermieden wird, dass die Erschöpfungszorie des pn-Uebergangs 6 die Zone 4 bei einem Spannungswert erreicht, der kleiner als die Durchschlagspannung des pn-Uebergangs 6, an sich betrachtet (also beim Fehlen des pn~Uebergangs 5), ist.
Bei den genannten Werten für N, d, L
V/cm) die Bedingung erfüllt:
und V wird damit für Silizium (ζ. = 11,7; E = 2,5
2,6 . 102 £ E \J -~ ^ N.d <C 5, 1 . 10
Bei der Halbleiteranordnung nach Fig. 2
wird das erste Gebiet 1 durch eine auf dem zweiten Gebiet 'i abgelagerte epitaktische Schicht gebildet. Der insolförmige Teil des ersten Gebietes ist im vorliegenden Beispiel seitlich völlig von dem zweiten pn-Uebergang 6 begrenzt. Dies ist technologisch am einfachsten, aber ist nicht notwendig.
Das inseiförmige Gebiet kann z.B. über einen Teil seines Unifangs auf andere Weise, z.B. -von einem versenkten Oxydmuster oder von einer mit z.B. passivierenclem Glas gefüllten Nut, begrenzt werden.
In den Anordnungen nach den Figuren 1 25
und 2 bildet die Steuerelektrode einen gleichrichtenden Kontakt und bilden die Source— und Drain-Elektroden nichtgleichriclitende Kontakte mit dem Gebiet 1 mittels der dotierten Oberflächenzonen 12, 4 und 13· Das Vorhandensein
dieser Oberflächenzonen ist aber nicht unbedingt notwendig; 30
statt der Halbleiterzonen 12 und k können ohmsche Metall-
Halbleiter-Kontakte und statt der Zone 13 kann ein gleichrichtender Metall-Halbleiter-Kontakt (Schottky-Kontakt) auf dem Gebiet 1 erzeugt werden. Auch kann statt einer Steuerelektrode mit einem gleichrichtenden Uebergang eine durch 35
eine Isolierschicht von der Halbleiteroberfläche S getrennte leitende Schicht verwendet worden, reit der in der epi taktischen Schicht 1 eine Erschöpfungszone gebildet itird,
909886/0856
10.5-79 " 13 PHN 9188
wie z.B. bei einem "Deep depletion"-Transistor der Fall ist.
In Fig* 3 ist angegeben, wie die Erfindung dazu benutzt werden kann, in derselben monolithischen integrierten Schaltung nebeneinander einen p-Kanal- und einen n-Kanal-TJebergangsfeldeff ekttransistor (JFET) anzuordnen.
Mit I ist ein p-Kanal-Feldeffekttransis-
tor bezeichnet, der grundsätzlich dem Feldeffekttransistor nach Fig. 2 gleich ist, aber bei dem der Leitungstyp aller entsprechenden Halbleiterzonen dem in Fig. 2 entgegengesetzt ist. Weiter wird das zweite Gebiet 2 dieses Transistors durch eine η-leitende epitaktische Schicht gebildet, die auf einem p-leitenden Substrat "}h abgelagert ist.
Zwischen der epitaktischen Schicht 2 und dem Substrat 34-
befindet sich eine hochdotierte n-leitende vergrabene Schicht 36> um zu verhindern, dass die zu dem pn-Uebergang 5 gehörige Erschöpfungszone bis zu dem Substrat 3h vordringt.
20
Neben dem Feldeffekttransistor I ist
ein zweiter Uebergangsfeldeffekttransistor II angeordnet. Auch hier handelt es sich um einen Feldeffekttransistor nach der Erfindung. Auch dieser zweite Transistor II enthält
ein inseiförmiges Gebiet 32, das durch einen Teil derselben 25
epitaktischen Schicht gebildet wird, aus der das Gebiet 2 des Transistors I gebildet ist. Die η-leitende Source-Zone 22, die η-leitende Drain-Zone 2k und die p*-leitende Steuerelektrodenzone 23 erstrecken sich über die ganze
Dicke der auf der Insel 32 liegenden p-leitenden Halblei-30
terschicht 21, aus der auch das Gebiet 1 des Transistors I gebildet ist, bis zu dem η-leitenden Gebiet 32. Die Source-; und Drain-Zonen 22 bzw, 24 bilden mit dem Gebiet 21 die pn-Uebergänge 26 und 26A und die Gebiete 21 und 32 bilden
den pn-Uebergang 39· Das Kanalgebiet wird bei diesem zwei-35
ten Feldeffekttransistor durch das Gebiet 32 gebildet. Zur gegenseitigen Isolierung der Transistoren I und II ist die hochdotierte p-leitende Zone 33 vorgesehen, die sowohl
909886/0656
10.5.79 I* PHN 9188
das Gebiet 2 als auch das Gebiet 32 völlig umgibt und mit dem Gebiet 32 den pn-Uebergang 38 bildet.
Beim Anlegen einer geeigneten Spannung
zwischen der Source-Zone 22 und der Drain-Zone 24 bewegen sich Elektronen von der Source-Zone zu der Drain—Zone durch das Gebiet 32 hindurch. Dieser Elektronenstrom kann durch das Anlegen einer Steuerspannung in der Sperrichtung zwischen der Zone 23 imd dem Gebiet 32 (und gegebenenfalls auch durch die Sperrspannung zwischen den Gebieten 32 und 34) beeinflusst werden. Die Dotierungskonzentration und die Dicke der Schicht (2, 32) sind, wie im Beispiel nach Fig. 2, in Uebereinstimmung mit der Bedingung nach der Erfindung gewählt, so dass lange Zeit bevor Durchschlag auftritt, das Gebiet 1 wenigstens zwischen der Drain-Zone und dem pn-Uebergang 6 und das Gebiet 32 wenigstens zwischen der Drain-Zone 2h und dem pn-Uebergaiig 27 völlig erschöpft sind. Dadurch wird die Feldstärke an der Oberfläche 8 und beim Transistor II die Feldstärke an der Oberfläche 39 zwischen den Gebieten 21 und 32 erheblich herabgesetzt
und die Durchschlagspannung beträchtlich erhöht.
In Fig. 3 sind, wie in Fig. 2, die auf
der Oberfläche vorhandenen isolierenden (Oxyd)Schichten und Kontaktschichten nicht dargestellt. Die Source-, Drain-
und Steuerelektrodenanschlüsse sind schematisch mit S, D 25
und G angegeben.
F±g, 4 zeigt eine Weiterbildung der
Halbleiteranordnung nach der Erfindung. Dabei wird die η-leitende Drain-Zone 44, wie in dem zweiten Feldeffekttransistor II der Fig. 3> von der p-leitenden Steuerelek-30
trodenzone 43 umgeben, die ihrerseits von der n-leitenden
Source-Zone 42 umgeben wird. Alle Elektrodenzonen sind innerhalb eines inseiförmigen η-leitenden ersten Gebietes angeordnet, das mit einem unterliegenden zweiten p-leitenden Gebiet 2 einen ersten pn-Uebergang 5 und mit einem 35
hochdotierten ρ-leitenden Gebiet 47 einen an der Oberfläche 8 endenden pn-Uebergang 48 bildet. Die Source-, Drain- und Steuerelektrodenzonen 42, 44 und 43 erstrecken sich nur
909886/0656
10.5-79 W PHN 9ί88
über einen Teil der Dicke des ersten Gebietes 1. Der Feldeffekttransistor kann auf gleiche Yeise wie der vorhergehende Transistor betrieben werden; die Grenzen (49 und 4o) der Erschöpfungszone, die in der Figur angegeben sind, sind für eine Sperrspannung zwischen den Gebieten 1 und 2 dargestellt, die niedriger als die Durchschlagspannung ist. Das Gebiet 1 ist dabei zwischen der Steuerelektrodenzone 43 und der Drain-Zone 44 völlig erschöpft. Der inseiföx-mige Teil des ersten Gebietes wird hier, wie bei dem Feldeffekttransistor II der Fig. 3» von der Steuerelektrode umgeben, die in diesem Falle die Funktion des "dritten Gebietes" erfüllt; der pn-Uebergang 46 zwischen der Steuerelektrödeiizone und dem Gebiet 1 bilden den "zweiten" pn-Uebergang.
Dadurch, dass die Dotierung und die Dicke des ersten Gebie-
tes 1 in Uebereixistimmung mit der Erfindung gewählt sind,
so dass das genannte inseiförmige Gebiet bei zunehmender Gate-Drain-Spannung völlig erschöpft ist, bevor Durchschlag des pn-Uebergangs 6 auftritt, kann der Feldeffekttransistor bei sehr hoher Spannung zwischen Steuerelektrode und 20
Drain-Elektrode verwendet werden.
Die Anordnung nach Fig. 4 ist ausserdem
besonders interessant, weil sie mit einer kleinen Aenderung als Schaltdiode für hohe Spannungen angexirendet werden kann.
Eine derartige Schaltdiode ist in Fig. 5 dargestellt. Die . - _ ,
Halbleiterstruktur dieser,Anordnung kann der nach Fig. 4 gleich sein, nur mit dem Unterschied, dass in diesem Falle die Zone 42 nicht kontaktiert zu sein braucht und somit überall von einer Isolierschicht 4.1 bedeckt sein kann, und dass dafür gesorgt ist, dass die Durchschlagspannung . ■ . - . .
zwischen den Gebieten 47 und 42 niedrig ist. Um letzteres zu erreichen, wird das Gebiet 42 in geringer Entfernung von dem Gebiet 47, gegebenenfalls sogar an dem Gebiet "47 anliegend oder in das Gebiet 47 eindringend, angebracht»
„,. Ueber ohmsche Kontakte auf den Zonen 44
und 2 wird über dem pn-Uebergang 5 eine Spannung V1 in der Sperrichtung angelegt. In Reihe mit der Spannungsquelle Y ist eine Impedanz, im vorliegenden Beispiel ein ¥ider-
909886/0656
10.5.79 Κ5 20 PHN 9188
stand R, geschaltet. Ferner wird über dem pn-Uebergang 46 eine veränderliche Spannung V„ in der Sperrichtung angelegt.
Fig. 5 zeigt den Zustand, in dem die 5
Spannung V noch gering ist und in dem an die Steuerelektrode eine derart hohe Spannung V angelegt ist, dass die zugehörige Erschöpfungszone (Grenze 45) die Erschöpfungszonengrenze 4o des pn-Uebergangs 5 erreicht hat. Unter diesen Bedingungen ist ein inseiförmiger Teil 1A von den Erschöpfungszonen umgeben und elektrisch gegen den übrigen Teil des ersten Gebietes 1 getrennt.
Die Spannung V1 kann nun auf sehr hohe Werte erhöht werden, weil bereits bei einer verhältnismässig niedrigen Spannung V1 das inseiförmige Gebiet 1A von '
dem pn-Uebergang 5 "bis zu der Oberfläche 8 völlig erschöpft und bei weiterer Erhöhung der Spannung V1 die Durchschlagspannung nicht mehr durch die verhältnismässig niedrige Durchschlagspannung des pn-Uebergangs 46, sondern durch
die des nicht an die Oberfläche' tretenden flachen pn-20
Uebergangs 5 bestimmt wird. Auch in diesem Falle erfüllt somit die Steuerelektrodenzone 43 und nicht das Gebiet kj die Funktion des vorgenannten "dritten Gebietes".
Die hohe Spannung V1 steht nun praktisch
völlig über der Erschöpfungszone zwischen der Oberfläche 8 ■
und der Grenze M9 und die-Erschöpfungszone weist etwa den in Fig. 4 gezeigten Verlauf auf. Uebei· der Impedanz R steht praktisch keine Spannung, weil diese nur von einem kleinen Leckstrom durchlaufen und viel kleiner als die der mit ihr
in Reihe liegenden gesperrten Halbleiteranordnung gewählt 30
wird.
Wenn nun die Steuerspannung V„ derart
stark herabgesetzt wird, dass die Erschöpfungszone das Gebiet 1 zwischen der Steuerelektrodenzone 43 und dem
pn-Uebergang 5 nicht mehr abschliesst, entsteht ein Drift-35
feld, wodurch die Source-Zone 42 versuchen wird, das Potential der Drain-Zone kh zu en-reiclien. Lange Zeit bevor dies erfolgen kann, tritt aber Durchschlag zwischen den Gobie-
909886/0656
10.5.79 ^ Vf PHN 9188
ten 47 und k2 auf, wodurch die Spannung über der Halbleiteranordnung praktisch völlig neutralisiert wird und die Spannung V1 praktisch völlig über der Impedanz R zu stehen kommt.
Auf diese Weise kann mit Hilfe der Steuerspannung Vp die Spannung über der Impedanz R zwischen einem niedrigen und einem hohen ¥ert geschaltet werden.
In Fig. 6 ist schematisch im Querschnitt ein vertikaler Feldeffekttransistor nach der Erfindung dargestellt. Dieser besteht aus einem inseiförmigen Gebiet 1, das im vorliegenden Beispiel p-leitend ist. Das Gebiet ist hier ein Teil einer p-leitenden epitaktischen Schicht mit einer Dicke von h ;uin und einer Dotierungskonzentration von 1,3 · 10 Atomen/cm3, die auf einem n—leitenden Sub-
strat 2 mit einer Dicke von 250 /um und einer Dotierungs-
■\l\. / . „ konzentration von 3j2 · 10 Atomen/cnr angewachsen ist.
Das inseiförmige Gebiet 1 wird seitlich von einer n-Typ diffundierten Zone 3 begrenzt. Innerhalb der Insel 1 ist
durch selektive thermische Oxydation ein Muster teilweise 20
in das Halbleitermaterial versenkten Siliziumoxyds 50 in Form einer Oxydschicht erzeugt, in der· sich völlig von dem Oxyd umgebene Oeffnungen befinden. Das Oxyd 50 wird innerhalb des Halbleitermaterials von einer dünnen hochdotierten
p-leitenden Zone ^h begrenzt, die ausserhalb des Isolier-25
musters 50 kontaktiert ist und die Steuerelektrodenzone bildet. Der kleinste Abstand zwischen der Zone 5^ und dem pn-Uebergang 5 beträgt 2,5 /um.
Auf der Oberfläche ist weiter eine hochdotierte η-leitende Schicht 52 aus polykristallinem SiIi-30
zium erzeugt, die zwischen den versenkten Oxydteilen 50 mit einer Halbleiteroberfläche auf Oberflächenzonen 53 in. Kontakt steht, die durch Diffusion aus der Schicht 52 erhalten sind. Auf der Schicht 52 ist eine Metallschicht
51 erzeugt, während das Gebiet 2 über eine hochdotierte 35
halbleitende Kontaktschicht 55 und eine Metallschicht 56 kontaktiert ist. Die Anschlüsse der Source-, Drain- und Steuerelektroden sind schematisch mit S, D bzw. G bezeichnet.
909886/0656
10.5-79 ■ SÄ. JA PHN 9188
Im Betriebszustand wird an die Drain-Elektrode D eine in bezug auf die Source-Elektrode S positive Spannung angelegt. An der Steuerelektrode G ist dabei in bezug auf die Drain-Elektrode wenigstens eine derart negative Spannung- vorhanden, dass sich die Erschöpfungszone von dem pn-Uebergang 5 zwischen den Gebieten 1 und 2 bis zu der Oberfläche erstreckt, so dass das Gebiet 1 völlig erschöpft ist. Der Elektronenstrom, der sich von der Source-Elektrode zu der Drain-Elektrode bewegt, wird
' dann von dem erschöpften Gebiet 1 praktisch nicht behindert. Indem die Spannung an der Steuerelekti"ode geändert wird, kann die Potentialverteilung innerhalb des erschöpften Gebietes 1 geändert und kann z.B. eine Potentialschwelle gebildet werden, wodurch der Elektronenstrom von der
Source-Elektrode zu der Drain-ElektxOde über das erschöpfte Gebiet 1 geregelt werden kann. Dadurch, dass das Gebiet 1 bei einer unter der Durchschlagspannung des pn-Uebergangs 6 liegenden Spannung völlig erschöpft ist, kann ein vertikaler Feldeffekttransistor für sehr hohe Spannung erhalten
werden, weil infolge des oben auseinandergesetzten Prinzips die Spannung, bei der Durchschlag zwischen den Gebieten 1 und 2 auftritt, sehr hoch sein kann.
Die Halbleiteranordnung nach Fig. 6 kann
auf folgende Weise hergestellt werden. Es wird von einem
η-leitenden Substrat 2 mit, einer p-leitenden epitaktischen Schicht mit den vorgenannten Dotierungen und Dicken ausgegangen. Durch übliche Diffusionsverfahren, z.B. durch Phosphordiffusion, wird die Inselisolierzone 3 erzeugt.
Zu gleicher Zeit wird auf der Unterseite die hochdotierte
η-leitende Kontaktschicht 55 diffundiert.
Dann wird eine Antioxydationsmaske (die
zugleich als Implantationsmaske dient), die Siliziumnitrid enthält und nachstehend als Nitridmaske bezeichnet wird,
in Form eines quadratischen Rasters angebracht, das aus ,
Maskierungsstreifen mit einer Breite von h /um besteht.
die in einem gegenseitigen Abstand von 10 /um liegen.
15 —2 Anschliessend wird Bor mit einer Dosis von 10 cm und
909886/0656
10.5.79 ■ *9 " PHN 9188
einer Energie von 60 keV implantiert. Der Photolack, der zum Aetzen der Photomaske verwendet ist, bleibt dabei erhalten und dient auch als Maskierung gegen die Implantation. So entsteht die p-leitende Schicht 5^-· Dann wird der Photolack entfernt und nach Ausglühen bei-9000C während 30 Minuten wird durch thermische 0x3rdation das Oxydmuster 50 mit einer Dicke von z.B. 1 /um erzeugt. Die Techniken zum Erzeugen eines versenkten 0x3rdmusters durch selektive Oxydation sind ausführlich in "Philips Research Reports", Band 25, 1970, S. 118-T32 beschrieben. Nach Entfernung der Nitridmaske wird eine Schicht 52 aus polykristallinem Silizium mit einer Dicke von 0,5 /um erzeugt, die z.B. durch Phosphorimplantation η-dotiert wird. Anschliessend wird bei 1050°C während 30 Minuten in Stickstoff erhitzt, wobei durch Diffusion aus der Schicht 52 die Kanalgebiete 53 erzeugt werden. Danach wird die Aluminiummetallisierung (51»56, 57) durch Aufdampfen und Maskieren angebz-acht und kann die
Anordnung in einer Umhüllung fertigmontiert werden, on
Der Abstand L (siehe Fig. 6) beträgt im
vorliegenden Beispiel 70 /um. Die eindimensional berechnete Durchschlagspannung ν« der ρ ρ η -Struktur (5^» 1» 2) beträgt etwa 688 V. Mit (für Silizium) £ = 11,7 und
E = 2,5 . 10* V/cm wird damit die Bedingung erfüllt: •je . /"■—"**
• /V
2,6 . 102 £. EV ρ ^ N.d.<5,1 . 105 Ε Ε.
Wenn das Gebiet 53 schwach dotiert ist, kann auch eine Regelung des Stromes zwischen der Source- und der Drain-Elektrode auftreten, dadurch, dass der pn-
Uebergang zwischen den Gebieten 5^ und 53 in dem Gebiet eine ErSchöpfungszone bildet, die durch Aenderung in der Steuerspannung den Querschnitt des Stromweges durch das Gebiet 53 ändert. Unter Umständesi können sowohl dieser
Mechanismus als auch der vorgenannte Mechanismus eine Rolle 35
spielen.
Die Ex'findung beschränkt sich nicht auf Feldeffekttransistoren mit einem pn-Uebergang od-;r Schottky-
909886/0656
IO.5.79 ■ 3« PHN 9188
Uebergang. So kann z.B. die Steuerelektrode durch eine Isolierschicht von der Halbleiteroberfläche getrennt sein. Als Beispiel zeigt Fig. 7 schematisch im Schnitt einen "Deep depletion"-Transistor, dessen Struktur und Wirkung denen des Transistors nach Fig. 2 völlig gleich sind, nur mit dem Unterschied, dass die Erschöpfungszone der Steuerelektrode (Grenze 14) nicht durch einen pn—Uebergang, sondern durch eine Steuerelektrode gebildet wird, die aus einer Elektrodenschicht 60 besteht, die durch eine Isolierschicht (z.B. eine Oxydschicht) 61 von der Halbleiteroberfläche getrennt ist. Weiter können in der Anordnung nach Fig. dieselben Dotierungskonzentrationen und Abmessungen und dieselbe Schaltweise wie in Fig. 2 Anwendung finden.
Nun werden an Hand der Figuren 8A bis
8E und 9 die obengenannten bevorzugten Dotierungskonzentrationen und Abmessungen näher erläutert.
In den Figuren 8A bis 8E sind schematisch im Querschnitt fünf verschiedene Möglichkeiten für die Feldverteilung in einer Diode dargestellt, die dem insel-
förmigen Teil des ersten Gebietes in den vorhergehenden Beispielen entspricht. Der Deutlichkeit halber ist nur die Hälfte der Diode dargestellt; die Diode ist drehsymmetrisch um die mit "E " bezeichnete Achse gedacht. Das Gebiet 1
entspricht dabei dem inseiförmigen Teil des "ersten Gebie-25
tes" in jedem der vorhergehenden Beispielen, der pn-Uebergang 5 dem "ersten pn-Uebergang" und der pn-Uebergang 6 dem "zweiten pn-Uebergang". In den Figuren ist annahmeweise das Gebiet 1 η-leitend und das Gebiet 2 p-leitend;
die Leitungstypen können jedoch auch umgekehrt werden. Die 30
Dotierungskonzentration des Gebietes 2 ist in allen Figuren gleich.
Wenn nun zwischen dem n~-Gebiet 1 (über
das η -Kontaktgebiet k) und dem ρ —Gebiet 2 eine Spannung in der Sperrichtung über den pn-Uebergängen 5 und 6 auge-
legt wird j tritt entlang der Oberfläche einen Verlauf der Feldstärkeverteilung E längs der Linie S auf, während in senkrechter Richtung die Feldstärke E, längs der Linie B
909886/0656
10.5-79 · 2Λ PHN 9I88
verläuft.
Fig. 8A zeigt den Fall, in dem bei der
Durchschlagspannung noch keine vollständige Erschöpfung der Schicht 1 auftritt. An der Oberfläche tritt am pn-Uebergang 6 ein hoher Maximalwert der Feldstärke E auf,
+ s
der durch die hohe.Dotierung des ρ -Gebietes 3 höher als der Maximalwert der Feldstärke E, ists der, in senkrechter Richtung gesehen, an dem pn-Uebergang 5 auftritt. Beim Ueberschreiten der kritischen Feldstärke E (für Silizium etwa 2,5 · 10 V/cm und etwas von der Dotierung abhängig) tritt Durchschlag an der Oberfläche am Uebergang 6 auf, ehe sich die Erschöpfungszolle (in Fig. 8A gestrichelt mit 9 und 10 bezeichnet) in senkrechter Richtung von dem Uebergang 5 bis zu der Oberfläche erstreckt.
Figuren 8B bis 8E zeigen Fälle, in denen
die Dotierungskonzentration N und die Dicke d der Schicht derart sind, dass vor dem Auftreten von Oberflächendurchschlag an dem Uebergang 6 die Schicht 1 von dem Uebergang
bis zu der Oberfläche völlig erschöpft ist. Ueber einen 20
Teil der Strecke zwischen den Gebieten 3 und 4 ist die Feldstärke E entlang der Oberfläche konstant, während sich
sowohl an der Stelle des pn-Uebergangs 6 als auch des η η -Uebergangs am Rande des Gebietes h (infolge der Randkrümmung des η η -Uebergangs) Spitzen in der Feldstärke-25
verteilung bilden.
In dem in Fig. 8B dargestellten Fall ist
der Spitzenwert am Uebergang 6 am höchsten und höher als der Maximalwert von E, am Uebergang 5? so dass dort Durchschlag an der Oberfläche auftreten wird, aber bei relativ 30
höheren Werten als im Falle nach Fig. 8A, weil die Feldstärkeverteilung an der Oberfläche homogener ist und die Maxima dadurch abnehmen. Der Fall nach Fig. 8B kann aus dem nach Fig. 8A z.B. dadurch erhalten werden, dass die Dicke d
der Schicht 1 bei gleichbleibender Dotierung herabgesetzt 35
wird.
Fig. 8C zeigt den in bezug auf Fig. 8B umgekehrten Fall. In diesem Fall ist die Feldstärkenspitze
9 0 9 8 8 6/0656
!0.5.79 « .
am Rande des Gebietes 4 viel höher als am pn-Uebergang Dieser Fall kann sich ζ B. ergeben, wenn die Schicht 1 einen sehr hohen spezifischen Widerstand aufweist und vor dem
Auftreten der Durchschlagspannung das Gebiet 1 bereits 5
erschöpft ist. In diesem Fall kann am Rande des Gebietes Durchschlag auftreten, wenn die maximale Feldstärke an diesem Rand höher als am pn-TJebergang 5 ist.
Günstiger ist der in Fig. 8D dargestellte
Fall. Hier ist dafür gesorgt, dass die Dotierungskonzentration und die Dicke des Gebietes 1 derart sind, dass die beiden Feldstärkenspitzen an der Oberfläche praktisch einander gleich sind. Obgleich noch immer Durchschlag an der Oberfläche auftreten wird, wenn, wie in Fig. 8D dargestellt, die maximale Feldstärke E am pn-Uebergang 5 klei-L)
ner als die Maxima an der Oberfläche ist, wird in diesem Fall dadurch, dass die Feldstärkeverteilung S an der Oberfläche symmetrisch gemacht wird, die maximale Feldstärke an der Oberfläche niedriger als bei einer asymmetrischen Feldstärkeverteilung, so dass der. Durchschlag bei höherer Spannung auftritt.
Fig. 8E zeigt schliesslich einen Fall,
in dem durch zweckmässige Wahl der Dotierung und Dicke der Schicht 1 und durch Vergrösserung des Abstandes L bei einer gegebenen Dotierungskonzentration des Gebietes 2 die maximale Feldstärke an der Oberfläche bei einer beliebigen Sperrspannung niedriger als die maximale Feldstärke am pn-Uebergang 5 ist. Dadurch wird in diesem Fall der Durchschlag stets innerhalb des Halbleiterkörpers an dem
._ pn-Uebergang 5 und nicht an der Oberfläche auftreten.
Es sei weiter bemerkt, dass bei einem
zu kleinen Wert dieses Abstandes L die Feldstärke an der Oberfläche zunehmen wird (denn die Gesamtspannung zwischen den Gebieten 3. und h bestimmt die Obarflache zwischen der Kurve S und der Linie E = o), so dass bei niedriger Spannung Durchschlag an der Oberfläche auftritt.
Berechnungen haben ergeben, dass die günstigsten Werte für die Durchschlagspannung innerhalb
909886/0656
10.5.79 . £3 PHN 9188
2327662
des in Fig. 9 von den Linien A und B eingeschlossenen Gebietes erhalten werden. In Fig. 9 ist als Abszisse für Silizium als Halbleiter das Produkt der Dotierungskonzentration N in Atomen/cm3 und der Dicke d lh cm des Gebietes 1 und als Ordinate der Wert von 10 » rr— mit L im cm und
VB VT. in Volt aufgetragen. Darin ist V^ der eindimensional berechnete Wert der Durchschlagspannung des pn-Uebergangs 5> d.h. in Fig. 8A bis E die Durchschlagspannung der η η p~- Struktur, wenn angenommen wird, dass die Dotierungskonzentration der Gebiete 1 und 2 homogen sind und somit der pn-Uebergang 5 schroff verläuft, dass das η -Gebiet k einen praktisch vernachlässigbaren Widerstand aufweist und dass sich die η η ρ -Struktur in allen Richtungen senkrecht zu der Achse E Unendlich weit erstreckt. Diese imaginäre Durchschlagspannung V lässt sich unter den genannten Annahmen sehr einfach berechnen (siehe dazu z.B. S.M. Sze, "Physics of Semiconductor Devices", Wiley and Sons, New York 1969, Kapitel 5).
Für den Fall, dass Silizium als HaIb-
leitermaterial gewählt wird, stellt sich dann heraus, dass für Werte von N χ d, die zwischen den Linien A und B liegen, d.h. für
7,6" . 108-v/ -γ ^T N.d<C 1,5 . 1012 /
die Bedingung der Fig. 8D (symmetrische Feldverteilung an der Oberfläche) erfüllt ist.
Wenn ausserdem die Bedingung nach Fig. 8E
erfüllt sein soll (symmetrische Feldverteilung an der Oberfläche mit Durchschlag am pn-Uebergang 5)> sollen Werte
für L, N und d gewählt werden, die auf oder nahe bei der Linie C der Fig. 9 liegen. Für ~ \ 1,4 . 10~-5 gilt dabei
1 1 ? B ^ praktisch: N.d = 9.10 cm .
Die Werte der Fig. 9 gelten, wie bereits
erwähnt, für Silizium, das eine kritische Feldstärke E "35 5 .
von etwa 2,5 . 10 V/cm und eine Dielektrizitätskonstante S von etwa 11,7 aufweist. Im allgemeinen gilt für Halbleitermaterialien mit einer relativen Dielektrizitätskon--
909886/0656
10.5.79 ' ^h PHW 9188
2327662
stante £. und einer kritischen Feldstärke E, dass zwischen den Linien A und B 2,6 . TO2 ζ. E \/_J -^ N.d<5,1 . 10% E ist und für die Linie C N.d praktisch gleich 3 · 10 £, E
und auch hier rr- ^ 1,4 . 10 ist. κ Ja
Die Werte £. und E können vom Fachmann
ohne weiteres der bekannten Literatur entnommen werden. Für die kritische Feldstärke E sei dazu z.B. auf S.M. Sze, "Physics of Semiconductor Devices", Wiley and Sons, New York 1909, S. 117, Fig. 25 verwiesen.
Mit Hilfe der oben an Hand der Figuren
8A bis E und 9 gegebenen Daten kann der Fachmann für alle in den vorhergehenden Beispielen beschriebenen Halbleiterstrukturen die unter den gegebenen Bedingungen günstigsten Dotierungen und Abmessungen wählen. Es wird dabei nicht
immer erforderlich oder erwünscht sein, dass unter allen Umständen (Fig. 9> Kurve c) Oberflächendurchschlag vermieden wird, solange man nur innerhalb der, oder auf die Linien A und B der Fig 9 bleibt.
Die Erfindung ist nicht auf die beschrie-
benen Ausführungsbeispiele beschränkt. So können andere Halbleitermaterialien als Silizium, andere Isolierschichten als Siliziumoxyd (z.B. Siliziumnitrid, Aluminiumoxyd) und andere Metallschichten als Aluminium verwendet werden.
Auch können in jedem Ausführungsbeispiel die Leitungst3!"pen 25
durch die entgegengesetzten Typen ersetzt werden.
Weiter sei bemerkt, dass, obgleich in
den Beispielen das dritte Gebiet 3 höher als das zweite Gebiet 2 dotiert ist, dieses dritte Gebiet auch dieselbe
Dotierungskonzentration wie das Gebiet 2 aufweisen kann, 30
so dass es eine Fortsetzung dieses zweiten Gebietes bildet.
In diesem Falle wird die niedrigere Durchschlagspannung des zweiten pn-Uebergangs 6 durch die starke Krümmung in dem Uebergaiigsgebiet zwischen dem ersten pn-Uebergang 5
und dem zweiten pn-Uebergang 6 herbeigeführt. 35
909886/0656
Leerseite

Claims (1)

10.5.79 PHN 9188
PATENTANSPRÜCHE
11 .j Halbleiteranordnung mit einem Halbleiter-
kSrper mit einer praktisch flachen Oberfläche mit mindestens einem Feldeffekttransistor mit einer Source-Elektrode und einer Drain~Elelctrod.e, einem dazwischen liegenden Kanalgebiet und einer an das Kanalgebiet grenzenden Steuerelektrode, um mittels einer an die Steuerelektrode angelegten Steuerspannung eine ErSchöpfungszone zur Steuerung eines Stromes von Ladungsträgern zwischen den Source- und Drain-Elektroden zu beeinflussen, wobei der Feldeffekttransistor ein schichtförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen praktisch parallel zu der Oberfläche verlaufenden ersten pn-Uebergang bildet, wobei wenigstens im Betriebszustand ein inseiförmiger Teil
des ersten Gebietes seitlich wenigstens teilweise von einem zweiten pa-Uebergang mit zugehöriger Erschöpfungszone begx'enzt wird, der zwischen dem ersten Gebiet und einem an das erste Gebiet grenzenden dritten. Gebiet vom zweiten
Leitungstyp gebildet wird, wobei dieser zweite pn-IIebergang 20
eine niedrigere Durchschlagspannung als die des ersten pri-Ueb er gangs aufweist, wobei wenigstens die Steuerelektrode an den inseiförmigen Teil grenzt rind zwischen dem zweiten Gebiet und einem zu den Source-, Brain- und Steuer-eloktroden gehörigen, mit dem inselförmigen Gebiet einen
90988S/06SS
10.5.79 2 PHN 9188
nicht-gle.ianrichtenden Kontakt bildenden Kontaktgebiet des Feldeffekttransistors eine Spannung in der Sperrichtung angelegt wird, dadurch gekennzeichnet, dass die Dotierungskonzentration N in Atomen/cm3 und die Dicke d in cm g
des insGlförmigen Gebietes die Bedingung erfüllen:
2,6 . 102 £, E \/ ~ <Z N.d-^ 5,1 . 105C E,
wobei £. die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung
in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm des genannten Kontaktgebietes von dem zweiten pn-Uebergang und V„ den eindimensional berechneten Wert der Durchschlagspannung
des ersten pn-Uebergangs in Volt darstellen. 15
2. Halbleiteranordnung nach Anspruch 1,
dadurch gekennzeichnet, dass K.d praktisch gleich
3,0 . 105£ E und L-^>. 1,4 . 10~5 . V5 ist. 3· Halbleiteranordnung nach einem der vor-
stehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Gebiet derart dick ist, dass sich bei der Durchschlagspannung des ersten pn-Uebergangs die Erschöpfungszone in dem zweiten Gebiet über einen Abstand, der kleiner als die Dicke dieses Gebietes ist, erstreckt.
4. . Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das erste Gebiet durch eine auf dem zweiten Gebiet erzeugte epitaktische Schicht vom ersten Leitungstyp gebildet wird. 5· Halbleiteranordnung nach einem der vor-
stehenden Ansprüche, dadurch gekennzeichnet, dass der inselförmige Teil des ersten Gebietes- seitlich völlig von dem zweiten pn-Uebergang begrenzt wird.
6. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerelektrode eine halbleitende Steuerelektrodenzone enthält, die mit dem angrenzenden Teil des Kanalgebietes einen pn-Ueborgang bildet.
7· Halbleiteranordnung nach einem der An-
909886/0656
10.5-79 3 PHN 9188
sprüclie 1 bis 5> dadurch, gekennzeichnet, dass die Steuerelektrode eine Metallschicht enthält, die mit dem angrenzenden Teil des Kanalgebietes einen gleichrichtenden Metall-Halb leiter-Uebergang ("Schottky-Uebergang") bildet.
8. Halbleiteranordnung nach einem der Ansprüche 1 Ms 5) dadurch gekennzeichnet, dass die Steuerelektrode eine leitende Schicht enthält, die durch eine Isolierschicht von dem angrenzenden Teil des Kanalgebietes getrennt ist.
^ 9· Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Feldeffekttransistor vom lateralen Typ'ist, wobei die Source- und Drain-Elektroden zu beiden Seiten der Steuerelektrode nicht-gleichrichtendc Kontakte mit dem ersten Gebiet bil-
'° den, und wobei das genannte Kontaktgebiet durch die Drain-Elektrode gebildet wird.
10. Halbleiteranordnung nach einem der Ansprüche 1 bis 9> dadurch gekennzeichnet, dass die Steuerelektrode mit dem zweiten Gebiet verbunden ist.
11. Halbleiteranordnung nach Anspruch 9 oder
10, dadurch gekennzeichnet, dass die Drain-Elektrode praktisch völlig von der Steuerelektrode umgeben ist, und dass die Steuerelektrode praktisch völlig von der Source-Elektrode umgeben ist.
12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass sich auf dem ersten Gebiet eine Halbleiterschicht vom zweiten Ueitungstyp befindet, dass die Source- rind Drain-Elektroden Elektrodenzonen vom ersten Leitungstyp und die Steuerelektrode eine Elektroden-
zone vom zweiten Leitungstyp enthalten, und dass sich alle genannton Elektrodenzonen durch die ganze Dicke der genannten Ilalbleiterschicht bis zu dem ersten Gebiet erstrecken, 13· Halbleiteranordnung nach Anspruch 11,
dadurch gekennzeichnet, dass die Source-Elektrode eine
Source-Zono vom ersten Leitungstyp enthält, die nicht mit einer externen Spannung verbunden ist, dass auf der von der Steuerelektrode abgekehrten Seite der Source-Zone cine hochdotierte Zone vom zweiten Leitungstyp vorhanden ist, ·
909886/0658
10.5.79 ' h PHN 9188
die sich von der Oberfläche bis zu dem zxireiten Gebiet erstreckt und. der Scurce-Zone derart nahe liegt, dass die
Durchschlagspannung zwischen diesen beiden Zonen beträchtlich niedriger als die des ersten pn-Uebergangs ist, dass die Drain-Elektrode und das zweite Gebiet mit einer Spanmmgsquelle verbunden sind, die mit einer Belastungsimpedanz in Reihe geschaltet ist und eine über dem ersten
pn-IIebergang stehende Sperrspannung liefert, und dass
die Steuerelektrode mit einer Spannungsquelle verbunden
^ ist, die eine veränderliche Sperrspannung zwischen der
Steuerelektrode und dom ersten Gebiet liefert, wodurch der von der Steuerelektrode und der zugehörigen Erschöpfungszone umgebene inseiförmige Teil des ersten Gebietes zeitweilig elektrisch gegen den übrigen Teil des ersten Gebietes getrennt werden kann.
1*f. Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Feldeffekttransistor vom vertikalen Typ ist, dass die Drain-Elektrode einen nicht-gleichriclitenden Kontakt mit dem
zweiten Gebiet bildet, dass die Source-Elektrode einen
gleichrichtenden Kontakt mit dem ersten Gebiet bildet und dass die Steuerelektrode eine Elektrodenzone vom ersten
Leitungstyp enthält, die wenigstens einen zu dem Kanalgebiet gehörigen Teil des ersten Gebietes umgibt und das
genannte Kontaktgebiet bildet.
909886/0656
DE2927662A 1978-07-24 1979-07-09 Halbleiteranordnung Expired DE2927662C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (2)

Publication Number Publication Date
DE2927662A1 true DE2927662A1 (de) 1980-02-07
DE2927662C2 DE2927662C2 (de) 1984-01-12

Family

ID=19831291

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2954286A Expired DE2954286C2 (de) 1978-07-24 1979-07-09 Halbleiterbauelement
DE2927662A Expired DE2927662C2 (de) 1978-07-24 1979-07-09 Halbleiteranordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2954286A Expired DE2954286C2 (de) 1978-07-24 1979-07-09 Halbleiterbauelement

Country Status (15)

Country Link
JP (1) JPS5924550B2 (de)
AT (1) AT382042B (de)
AU (1) AU521670B2 (de)
BE (1) BE877850A (de)
BR (1) BR7904692A (de)
CA (1) CA1134055A (de)
CH (1) CH648693A5 (de)
DE (2) DE2954286C2 (de)
ES (1) ES482691A1 (de)
FR (1) FR2434487A1 (de)
GB (1) GB2026240B (de)
IT (1) IT1122226B (de)
NL (1) NL184552C (de)
PL (2) PL119597B1 (de)
SE (1) SE437094B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122768A1 (de) * 1980-06-16 1982-06-09 North American Philips Corp., 10017 New York, N.Y. "laterale feldeffekttransistoranordnung mit isolierter gate-elektrode"
DE3135269A1 (de) * 1980-09-08 1982-06-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2070858B (en) * 1980-03-03 1985-02-06 Raytheon Co Shallow channel field effect transistor
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
GB2133621B (en) * 1983-01-11 1987-02-04 Emi Ltd Junction field effect transistor
NL8304256A (nl) * 1983-12-09 1985-07-01 Philips Nv Halfgeleiderinrichting.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586931A (en) * 1968-10-16 1971-06-22 Philips Corp Junction field effect power transistor with internally interconnected gate electrodes
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US4037245A (en) 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4932028B1 (de) * 1969-06-24 1974-08-27

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586931A (en) * 1968-10-16 1971-06-22 Philips Corp Junction field effect power transistor with internally interconnected gate electrodes
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US4037245A (en) 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GB-Z.: Solid-State Electronics, Bd. 10, 1967, S. 449-460 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122768A1 (de) * 1980-06-16 1982-06-09 North American Philips Corp., 10017 New York, N.Y. "laterale feldeffekttransistoranordnung mit isolierter gate-elektrode"
DE3135269A1 (de) * 1980-09-08 1982-06-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke

Also Published As

Publication number Publication date
ES482691A1 (es) 1980-03-01
IT7924514A0 (it) 1979-07-20
JPS5518098A (en) 1980-02-07
SE7906289L (sv) 1980-01-25
AU521670B2 (en) 1982-04-22
NL7807835A (nl) 1980-01-28
FR2434487B1 (de) 1984-06-29
DE2954286C2 (de) 1986-04-17
SE437094B (sv) 1985-02-04
ATA509379A (de) 1986-05-15
NL184552C (nl) 1989-08-16
AU4906179A (en) 1980-01-31
BE877850A (fr) 1980-01-23
AT382042B (de) 1986-12-29
NL184552B (nl) 1989-03-16
FR2434487A1 (fr) 1980-03-21
IT1122226B (it) 1986-04-23
CH648693A5 (de) 1985-03-29
BR7904692A (pt) 1980-04-15
GB2026240B (en) 1982-12-01
PL217279A1 (de) 1980-08-11
CA1134055A (en) 1982-10-19
DE2927662C2 (de) 1984-01-12
GB2026240A (en) 1980-01-30
JPS5924550B2 (ja) 1984-06-09
PL119597B1 (en) 1982-01-30

Similar Documents

Publication Publication Date Title
DE112014001838B4 (de) Halbleitervorrichtung mit zwei Schottky-Übergängen
DE2853736C2 (de) Feldeffektanordnung
DE112018003362B4 (de) Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
EP1604404B1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE2901193C2 (de) Halbleiteranordnung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE112011101442B4 (de) Halbleitervorrichtung
DE3047738C2 (de) Halbleiteranordnung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2913068A1 (de) Heterostruktur-halbleiterkoerper und verwendung hierfuer
DE112010005980T5 (de) Halbleiterelement
DE102005004355A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP0011879A1 (de) Feldeffekttransistor
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102021006492A1 (de) Halbleitervorrichtung und verfahren dafür

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954286

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954286

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref country code: DE

Ref document number: 2954286

Format of ref document f/p: P

8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL