CH648693A5 - Halbleiteranordnung mit mindestens einem feldeffekttransistor. - Google Patents

Halbleiteranordnung mit mindestens einem feldeffekttransistor. Download PDF

Info

Publication number
CH648693A5
CH648693A5 CH6783/79A CH678379A CH648693A5 CH 648693 A5 CH648693 A5 CH 648693A5 CH 6783/79 A CH6783/79 A CH 6783/79A CH 678379 A CH678379 A CH 678379A CH 648693 A5 CH648693 A5 CH 648693A5
Authority
CH
Switzerland
Prior art keywords
region
junction
zone
electrode
control electrode
Prior art date
Application number
CH6783/79A
Other languages
English (en)
Inventor
Johannes Arnoldus Appels
Marnix Guillaume Collet
Paul Anton Herman Hart
Johannes Franciscus Verhoeven
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Publication of CH648693A5 publication Critical patent/CH648693A5/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H01L29/803—Programmable transistors, e.g. with charge-trapping quantum well
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung gemäss dem Oberbegriff des Patentanspruchs 1. Eine Halbleiteranordnung dieser Art ist z.B. aus der US-PS 3 586 931 bekannt.
Unter der Beeinflussung einer Erschöpfungszone zur Steuerung des Stromes ist hier zu verstehen, entweder dass durch Änderung der Dicke einer Erschöpfungszone ein von
2
5
10
15
20
25
30
35
40
45
50
55
j0
>5
3
648 693
dieser Erschöpfungszone begrenzter Stromkanal verengt oder erweitert wird oder dass durch Änderung der Potentialverteilung in einer Erschöpfungszone ein sich durch diese Erschöpfungszone hindurch bewegender Strom von Ladungsträgern geändert wird.
Der genannte Feldeffekttransistor kann verschiedene Strukturen aufweisen, je nach der Form der Source-, Drain-und Steuerelektroden. So können diese Elektroden die Form von Metallschichten aufweisen, die auf der Halbleiteroberflä-che ohmsche Source- und Drain-Kontakte und eine oder mehr gleichrichtende Steuerelektroden mit Schottky-Kontakten bilden. Auch können die Source-, Drain- und Steuerelektroden durch Metallschichten gebildet werden, die sich halbleitenden Elektrodenzonen anschliessen, die mit dem angrenzenden Teil des Halbleiterkörpers pn-Übergänge (im Falle von Steuerelektroden) oder nicht-gleichrichtende Übergänge (für die Source- und Drain-Elektroden) bilden. Weiter kann die Steuerelektrode, wie z.B. bei einem sogenannten «Deep depletion»-Feldeffekttransistor, die Form einer leitenden Schicht aufweisen, die durch eine Isolierschicht von der Halbleiteroberfläche getrennt ist und mit der im Kanalgebiet die genannte Erschöpfungszone gebildet wird. Wo in der vorliegenden Anmeldung von Source-, Drain- und Steuerelektroden die Rede ist, sind dabei auch die gegebenenfalls zu diesen Elektroden gehörigen Elektrodenzonen bzw. Isolierschichten einzuschliessen.
Bei den bekannten Feldeffekttransistoren der beschriebenen Art können im allgemeinen keine hohen Spannungen über dem ersten und dem zweiten pn-Übergang angelegt werden. Dies ist u.a. darauf zurückzuführen, dass lange Zeit bevor die theoretisch auf Grund des Dotierungsprofils zu erwartende Durchschlagspannung des ersten pn-Übergangs erreicht ist, bereits Durchschlag am zweiten pn-Übergang infolge der dort vorherrschenden ungünstigen Feldverteilung auftritt. Dieser Durchschlag tritt meistens an oder in der unmittelbaren Nähe der Oberfläche auf.
Die genannte ungünstige Feldverteilung kann durch eine hohe Dotierung des dritten Gebietes und/oder einen hohen Dotierungsgradienten in der Nähe des zweiten pn-Übergangs, aber z.B. auch dadurch herbeigeführt werden, dass der zweite pn-Übergang örtlich eine starke Krümmung aufweist.
Zur Erhöhung der zulässigen Spannung kann die Dotierungskonzentration des ersten Gebietes verringert und ausserdem, um Raum für die sich dadurch weiter in dem ersten Gebiet erstreckende Erschöpfungszone zu erhalten, die Dicke derselben vergrössert werden. Da jedoch die Kanalleitung der Dicke proportional, die Abschnürspannung jedoch dem Quadrat der Dicke des Kanalgebietes proportional ist, wird diese Massnahme zur Folge haben, dass bei gleichbleibender Länge und Breite des Kanals und bei gleichbleibender Sperrspannung die Kanalleitung herabgesetzt wird. Für die Abschnürspannung Vp wird nämlich gefunden: Vp = a2qN/2e und für die Kanalleitung G = Wq p.Na/L, wobei a die Dicke des von der Steuerelektrode gesperrten Kanalgebietes, N die Dotierungskonzentration des Kanalgebietes, W die Breite und L die Länge des Kanalgebietes, u die Beweglichkeit der Ladungsträger, q die Elektronenladung und s die Dielektrizitätskonstante des Halbleitermaterials darstellen. Wenn nun N auf einen Wert N' = N/ß(ß> 1) herabgesetzt wird, wird für gleichbleibende Abschnürspannung Vp gefunden:
a' = i/2eßVp/qN = a^/ß und
WqUNa G °- L,/(5 " <a
Eine derartige Herabsetzung der Kanalleitung ist aber für die gute Wirkung des Feldeffekttransistors meistens sehr nachteilig.
Die Erfindung hat u.a. die Aufgabe, eine Halbleiteranordnung mit einer ebenen Oberfläche zu schaffen, die einen Feldeffekttransistor enthält und die sich bei sehr viel höheren Spannungen als bekannte Feldeffekttransistoren der beschriebenen Art verwenden lässt, ohne dass die Kanalleitung herabgesetzt wird.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass dies wider Erwarten dadurch erreicht werden kann, dass die Dicke des ersten Gebietes nicht vergrössert, sondern verkleinert wird.
Eine Halbleiteranordnung der beschriebenen Art weist nach der Erfindung die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Merkmale auf.
Falls die obenerwähnte Bedingung erfüllt wird, ist das Produkt der Dotierungskonzentration und der Dicke des ersten Gebietes derart, dass beim Anlegen der erwähnten Sperrspannung sich die Erschöpfungszone wenigstens zwei-schen dem Kontaktgebiet und dem zweiten pn-Übergang von dem ersten pn-Übergang her über die ganze Dicke des inselförmigen Gebietes bei einer niedrigeren Spannung als die Durchschlagspannung des zweiten pn-Übergangs erstreckt.
Das genannte Kontaktgebiet kann eine Elektrode oder Elektrodenzone sei, die direkt an die Quelle der genannten Sperrspannung angeschlossen ist, aber kann auch z.B. eine Halbleiterzone sein, die selbst nicht mit einem Anschlussleiter versehen ist, sondern auf andere Weise, z.B. über eine daran grenzende Halbleiterzone, auf das gewünschte Potential gebracht wird.
Dadurch, dass das inselförmige Gebiet vom ersten Leitungstyp zwischen dem genannten Kontaktgebiet und dem zweiten pn-Übergang bereits bei einer niedrigeren Spannung als die Durchschlagspannung des zweiten pn-Übergangs völlig verarmt ist, wird die Feldstärke an der Oberfläche derart herabgesetzt, dass die Durchschlagspannung nicht mehr praktisch völlig durch diesen zweiten pn-Übergang, sondern in erheblichem Masse durch den parallel zu der Oberfläche verlaufenden ersten pn-Übergang bestimmt wird.
Auf diese Weise kann zwischen dem ersten und dem zweiten Gebiet eine sehr hohe Durchschlagspannung erhalten werden, die unter Umständen der theoretisch auf Grund der Dotierungen des ersten und des zweiten Gebietes zu erwartenden hohen Durchschlagspannung nahe kommen kann.
Durch die genannte Bedingung wird auch verhindert, dass beim Erhöhen der Spannung zwischen dem ersten und dem zweiten Gebiet vorzeitig an der Oberfläche zwischen dem Kontaktgebiet und dem zweiten pn-Übergang eine zu hohe Feldstärke infolge der Tatsache auftritt, dass die Erschöpfungszone des zweiten pn-Übergangs bis zu diesem Kontaktgebiet vordringt. Eine optimale Feldstärkeverteilung kann dadurch erreicht werden, dass beim N ■ d-Produkt ausserdem die Maxima in der Feldstärke, die an dem zweiten pn-Übergang und am Rande des genannten Kontaktgebietes auftreten, etwa in der gleichen Grössenordnung liegen.
Wenn in bevorzugter Weise die Bedingungen ausserdem derart gewählt werden, dass N• d « 3,0• 105 eE und L> 1,4-10~5 VB ist, ist es gewiss, dass die maximale Feldstärke an dem ersten pn-Übergang stets grösser als in den obengenannten an der Oberfläche auftretenden Maxima sein wird, so dass der Durchschlag immer an dem ersten pn-Übergang und nicht an der Oberfläche auftritt.
Obgleich sich die Erschöpfungszone des ersten pn-Übergangs in vielen Fällen ohne Bedenken über die ganze Dicke des zweiten Gebietes erstrecken kann, wird vorzugsweise dafür gesorgt, dass das zweite Gebiet derart dick ist, dass sich bei der Durchschlagspannung des ersten pn-Übergangs die
5
10
15
20
25
30
35
40
45
50
55
60
65
648 693
4
Erschöpfungszone in dem zweiten Gebiet über einen Abstand erstreckt, der kleiner als die Dicke dieses Gebietes ist. In diesem Falle ist es gewiss, dass die Durchschlagspannung nicht von der Dicke des zweiten Gebietes in ungünstigem Sinne beeinflusst werden kann.
Obwohl die beschriebene Halbleiterstruktur auch auf andere Weise gebildet werden kann, wird u.a. aus technologischen Gründen die Ausführung bevorzugt, bei der das erste Gebiet durch eine auf dem zweiten Gebiet erzeugte epitaktische Schicht vom ersten Leitungstyp gebildet ist.
Das dritte Gebiet, das an das erste Gebiet grenzt, braucht sich nicht über die ganze Dicke des ersten Gebietes zu erstrecken. Es ist ausreichend, dass sich wenigstens im Betriebszustand die zugehörige Erschöpfungszone über die ganze Dicke des ersten Gebietes erstreckt und über wenigstens einen Teil ihres Umfangs einen inselförmigen Teil desselben begrenzt. Vorzugsweise ist jedoch der inselförmige Teil des ersten Gebietes seitlich völlig von dem zweiten pn-Üer-gang begrenzt, obgleich manchmal andere Strukturen bevorzugt werden, bei denen das erste Gebiet seitlich z.B. teilweise von dem zweiten pn-Übergang und zum übrigen Teil auf andere Weise, z.B. von einem versenkten Isoliermaterial oder von einer mit z.B. passivierendem Glas gefüllten Nut, begrenzt ist.
Die Erfindung ist von besonderer Bedeutung bei lateralen Feldeffekttransistoren, bei denen der Strom zwischen der Source-Elektrode und der Drain-Elektrode praktisch parallel zu der Oberfläche fliesst. Eine bevorzugte Ausführungsform ist denn auch dadurch gekennzeichnet, dass die Source- und Drain-Elektroden zu beiden Seiten der Steuerelektrode nicht-gleichrichtende Kontakte mit dem ersten Gebiet bilden,
wobei das genannte Kontaktgebiet die Drain-Elektrode des Transistors ist. Meistens ist in diesem Falle die Steuerelektrode mit dem zweiten Gebiet verbunden, das dann als zweite Steuerelektrode wirkt, obgleich dies nicht notwendig ist.
In bestimmten Fällen wird eine Ausführungsform bevorzugt, bei der die Drain-Elektrode praktisch völlig von der Steuerelektrode und die letztere Elektrode praktisch völlig von der Source-Elektrode umgeben wird. Dabei ist eine besondere bevorzugte Ausführungsform dadurch gekennzeichnet, dass sich auf dem ersten Gebiet eine Halbleiterschicht vom zweiten Leitungstyp befindet, dass die Source-und Drain-Elektroden Elektrodenzonen vom ersten Leitungstyp und die Steuerelektrode eine Elektrodenzone vom zweiten Leitungstyp enthalten, und dass sich alle genannten Elektrodenzonen durch die ganze Dicke der genannten Halbleiterschicht bis zu dem ersten Gebiet erstrecken. Die letztere bevorzugte Ausführungsform ermöglicht es, in derselben Halbleiterscheibe komplementäre Üergangsfeldeffekttransi-storen, d.h. n-Kanal- und p-Kanal-Feldeffekttransistoren, nebeneinander zu erzeugen, wie nachstehend beschrieben werden wird.
Ausser bei lateralen Übergangsfeldeffekttransistoren kann die Erfindung auch mit Vorteil bei Übergangsfeldeffekttransistoren vom sogenannten vertikalen Typ angewandt werden. In diesem Zusammenhang ist eine bevorzugte Ausführungsform dadurch gekennzeichnet, dass der Feldeffekttransistor vom vertikalen Typ ist, dass die Drain-Elektrode einen nicht-gleichrichtenden Kontakt mit dem zweiten Gebiet bildet, dass die Source-Elektrode einen gleichrichtenden Kontakt mit dem ersten Gebiet bildet und dass die Steuerelektrode eine Elektrodenzone vom ersten Leitungstyp enthält, die minde-. stens einen zu dem Kanalgebiet gehörigen Teil des ersten Gebietes umgibt und das genannte Kontaktgebiet bildet.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen :
Fig. 1 schematisch teilweise im Querschnitt und teilweise perspektivisch eine bekannte Halbleiteranordnung,
Fig. 2 schematisch teilweise im Querschnitt und teilweise perspektivisch eine Halbleiteranordnung nach der Erfindung, Fig. 3 eine andere Ausführungsform der Halbleiteranordnung nach der Erfindung,
Fig. 4 und 5 weitere Ausführungsformen der Halbleiteranordnung nach der Erfindung,
Fig. 6 eine Halbleiteranordnung mit einem vertikalen Feldeffekttransistor nach der Erfindung,
Fig. 7 einen «Deep depletion»-Feldeffekttransistor nach der Erfindung,
! Fig. 8A bis E die Feldverteilung bei verschiedenen Abmessungen und Dotierungen, und
Fig. 9 für eine bevorzugte Ausführungsform die Beziehung zwischen der Dotierung und den Abmessungen des ersten Gebietes.
Die Figuren sind schematisch und der Deutlichkeit halber nicht massstäblich gezeichnet. Entsprechende Teile sind im allgemeinen mit denselben Bezugsziffern bezeichnet. Halbleitergebiete vom gleichen Leitungstyp sind in der Regel in derselben Richtung schraffiert.
In allen Ausführungsbeispielen ist als Halbleitermaterial Silizium gewählt. Die Erfindung beschränkt sich aber nicht darauf, sondern kann unter Verwendung jedes anderen geeigneten Halbleitermaterials, z.B. Germanium oder einer sogenannten III-V-Verbindung, wie GaAs, angewandt werden.
Fig. 1 zeigt teilweise im Schnitt und teilweise perspektivisch eine bekannte Halbleiteranordnung. Die Anordnung enthält einen Halbleiterkörper mit einem Feldeffekttransistor, der mit einer Source- und einer Drain-Elektrode mit zugehörigen Elektrodenzonen 12 und 4, einem dazwischenliegenden Kanalgebiet 1 und einer an das Kanalgebiet 1 grenzenden Steuerelektrode mit zugehöriger Elektrodenzone 13 versehen ist. Diese Steuerelektrode dient dazu, mittels einer an die Steuerelektrode angelegten Steuerspannung eine Erschöpfungszone zur Steuerung eines Stromes von Ladungsträgern, in diesem Beispiel eines Elektronenstroms, zwischen der Source-Elektrode 12 und der Drain-Elektrode 4 zu beeinflussen. Im vorliegenden Beispiel bestehen die Source-Elektrode, die Drain-Elektrode und die Steuerelektrode alle aus einer Halbleiterzone und einer darauf angebrachten Metallschicht, die mit der zugehörigen Elektrodenzone einen ohmschen Kontakt bildet und in der Zeichnung der Deutlichkeit halber nicht näher dargestellt ist. Das Kanalgebiet 1 ist im vorliegenden Beispiel n-leitend; die Elektrodenzonen 12 und 4 sind n-leitend mit einer höheren Dotierung als das Gebiet 1 und die Steuerelektrodenzone 13 ist p-leitend und bildet mit dem Kanalgebiet 1 einen gleichrichtenden pn-Übergang 7.
Der Feldeffekttransistor enthält, wie aus Fig. 1 ersichtlich ist, ein schichtförmiges erstes Gebiet 1 von einem ersten (in diesem Falle dem n-)Leitungstyp. Dieses erste Gebiet 1, das im hier beschriebenen Falle zugleich das an die Steuerelektrode grenzende Kanalgebiet ist, bildet mit einem darunter liegenden p-leitenden zweiten Gebiet 2 einen zu der Oberfläche 8 praktisch parallel verlaufenden ersten pn-Übergang 5. Ein inselförmiger Teil des Gebietes 1 wird seitlich von einem zweiten pn-Übergang 6 mit zugehöriger Erschöpfungszone begrenzt. Dieser zweite pn-Übergang 6 wird zwischen dem ersten Gebiet 1 und einem sich zwischen dem zweiten Gebiet 2 und der Oberfläche 8 erstreckenden p-leitenden dritten Gebiet 3 gebildet, das eine höhere Dotierungskonzentration als das zweite Gebiet 2 aufweist. Der pn-Übergang 6 weist somit eine niedrigere Durchschlagspannung als der erste pn-Übergang 5 auf. Die Steuerelektrode grenzt an den inselförmigen Teil des Gebietes 1.
Wie in Fig. 1 dargestellt ist, ist die Steuerelektrode mit dem Substrat (in diesem Falle dem zweiten Gebiet 2) verbun5
10
15
20
25
30
35
40
45
50
55
60
65
5
648 693
den, obgleich dies nicht erforderlich ist. Beim Anlegen einer Spannung VD zwischen den Anschlussklemmen S und D der Source- und Drain-Elektroden fliessen durch das Gebiet 1 Elektronen von der Zone 12 zu der Zone 4. Durch das Anlegen einer Spannung in der Sperrichtung zwischen der Steuerelektrodenzone 13 und dem Gebiet 1 und zwischen dem zweiten Gebiet 2 und dem Gebiet 1 werden Erschöpfungszonen erhalten, deren Grenzen (9,10,14) in Fig. 1 gestrichelt angedeutet sind. Diese Erschöpfungszonen sind ohne Schraffierung dargestellt.
Bei der obenbeschriebenen bekannten Anordnung sind die Dotierungskonzentrationen und die Abmessungen derart, dass bei der Durchschlagspannung des pn-Übergangs 6 das Gebiet 1 an der Drain-Elektrode 4 nicht erschöpft ist. Die Spannung in der Sperrichtung über den pn-Übergängen 6 und 7, die in der Nähe der Drain-Elektrode 4 am höchsten ist, führt zu einer Feldstärkeverteilung, bei der der Höchstwert der Feldstärke in der Nähe der Stelle auftritt, an der die pn-Übergänge 6 und 7 die Oberfläche 8 schneiden, und endgültig tritt denn auch in der Nähe dieser Oberfläche Durchschlag bei einer Spannung auf, die erheblich niedriger als die Durchschlagspannung des pn-Übergangs 5 innerhalb des Volumens des Halbleiterkörpers liegt.
Fig. 2 zeigt eine Halbleiteranordnung nach der Erfindung. Diese Anordnung ist grösstenteils der bekannten Anordnung nach Fig. 1 gleich. Nach der Erfindung sind aber bei der Anordnung nach Fig. 2 die Dotierungskonzentration und die Dicke des ersten Gebietes 1 derart gering, dass beim Anlegen einer Spannung in der Sperrichtung zwischen dem zweiten Gebiet 2 und einem zu den Source-, Drain- und Steuerelektroden gehörigen mit dem inselförmigen Gebiet einen nicht-gleichrichtenden Kontakt bildenden Kontaktgebiet, in diesem Falle der Drain-Elektrode 4, des Feldeffekttransistors sich die Erschöpfungszone wenigstens zwischen der Drain-Elektrode
4 und dem zweiten pn-Übergang 6 von dem ersten pn-Übergang 5 her über die ganze Dicke des inselförmigen Gebietes 1 bei einer Spannung erstreckt, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs 6 ist. In Fig. 2 ist der Zustand dargestellt, in dem das Gebiet 1 zwischen den Zonen 7 und 4 bis zu dem pn-Übergang 6 völlig erschöpft ist. Die Spannung über den pn-Übergängen 5,6 und 7 wird nun völlig von der zusammenhängenden breiten Erschöpfungszone aufgenommen, die sich von der Drainzone 4 bis zu der Grenze 9 erstreckt. Infolgedessen wird die Feldstärke an der Oberfläche beträchtlich herabgesetzt. Die Durchschlagspannung wird denn auch in erheblichem Masse, wenn nicht hauptsächlich, durch die Eigenschaften des innerhalb des Volumens des Halbleiterkörpers verlaufenden pn-Übergangs
5 bestimmt. Diese Durchschlagspannung kann sehr hoch sein und der theoretisch auf Grund der Dotierung der Gebiete 1 und 2 zu erwartenden Durchschlagspannung sehr nahe kommen.
Um das beschriebene durch die Erfindung angestrebte Ergebnis zu erzielen, sind in der Anordnung nach Fig. 2, die einen Halbleiterkörper aus Silizium enthält, die folgenden Dotierungen und Abmessungen angewendet:
Zonen 4 und 12: Dicke 1 (im;
Gebiet 1: n-leitend, Dotierungskonzentration 1,5* 1015 Atome/cm3, Dicke 5 [im;
Gebiet 2: p-leitend, Dotierungskonzentration 1,7* 1014 Atome/cm3, Dicke 250 (im;
Zone 13: p-leitend, Dicke 2,5 um;
Abstand L der Drain-Elektrode 4 von dem pn-Übergang 6: 50 Jim.
Die eindimensional berechnete Durchschlagspannung VB des ersten pn-Übergangs beträgt im vorliegenden Falle 1270 V. Die wirkliche Durchschlagspannung beträgt, wie gefunden wurde, 700 V. Bei den vorgegebenen Dicken und Dotierungskonzentrationen erstreckt sich die Erschöpfungszone in dem Gebiet 2 über eine Dicke, die kleiner als die Dicke des Gebietes 2 ist, während auch vermieden wird, dass die Erschöpfungszone des pn-Übergangs 6 die Zone 4 bei einem Spannungswert erreicht, der kleiner als die Durchschlagspannung des pn-Übergangs 6, an sich betrachtet (also beim Fehlen des pn-Übergangs 5), ist.
Bei den genannten Werten für N, d, L und VB wird damit für Silizium (e = 11,7 ; E = 2,5 • 105 V/cm) die Bedingung erfüllt:
2,6-102 eE/VB7L<N-d<5,l • 105 eE.
Bei der Halbleiteranordnung nach Fig. 2 wird das erste Gebiet 1 durch eine auf dem zweiten Gebiet 2 abgelagerte epitaktische Schicht gebildet. Der inselförmige Teil des ersten Gebietes ist im vorliegenden Beispiel seitlich völlig von dem zweiten pn-Übergang 6 begrenzt. Dies ist technologisch am einfachsten, aber ist nicht notwendig. Das inselförmige Gebiet kann z.B. über einen Teil seines Umfangs auf andere Weise, z.B. von einem versenkten Oxydmuster oder von einer mit z.B. passivierendem Glas gefüllten Nut, begrenzt werden.
In den Anordnungen nach den Fig. 1 und 2 bildet die Steuerelektrode einen gleichrichtenden Kontakt und bilden die Source- und Drain-Elektroden nicht-gleichrichtende Kontakte mit dem Gebiet 1 mittels der dotierten Oberflächenzonen 12,4 und 13. Das Vorhandensein dieser Oberflächenzo-nen ist aber nicht unbedingt notwendig; statt der Halbleiterzonen 12 und 4 können ohmsche Metall-Halbleiter-Kontakte und statt der Zone 13 kann ein gleichrichtender Metall-Halb-leiter-Kontakt (Schottky-Kontakt) auf dem Gebiet 1 erzeugt werden. Auch kann statt einer Steuerelektrode mit einem gleichrichtenden Übergang eine durch eine Isolierschicht von der Halbleiteroberfläche 8 getrennte leitende Schicht verwendet werden, mit der in der epitaktischen Schicht 1 eine Erschöpfungszone gebildet wird, wie z.B. bei einem «Deep depletion»-Transistor der Fall ist.
In Fig. 3 ist angegeben, wie die Erfindung dazu benutzt werden kann, in derselben monolithischen integrierten Schaltung nebeneinander einen p-Kanal- und einen n-Kanal-Über-gangsfeldeffekttransistor (JFET) anzuordnen.
Mit I ist ein p-Kanal-Feldeffekttransistor bezeichnet, der grundsätzlich dem Feldeffekttransistor nach Fig. 2 gleich ist, aber bei dem der Leitungstyp aller entsprechenden Halbleiterzonen dem in Fig. 2 entgegengesetzt ist. Weiter wird das zweite Gebiet 2 dieses Transistors durch eine n-leitende epitaktische Schicht gebildet, die auf einem p-leitenden Substrat 34 abgelagert ist. Zwischen der epitaktischen Schicht 2 und dem Substrat 34 befindet sich eine hochdotierte n-leitende vergrabene Schicht 36, um zu verhindern, dass die zu dem pn-Übergang 5 gehörige Erschöpfungszone bis zu dem Substrat 34 vordringt.
Neben dem Feldeffekttransistor I ist ein zweiter Übergangsfeldeffekttransistor II angeordnet. Auch hier handelt es sich um einen Feldeffekttransistor nach der Erfindung. Auch dieser zweite Transistor II enthält ein inselförmiges Gebiet 32, das durch einen Teil derselben epitaktischen Schicht gebildet wird, aus der das Gebiet 2 des Transistors I gebildet ist. Die n-leitende Source-Zone 22, die n-leitende Drain-Zone 24 und die p-leitende Steuerelektrodenzone 23 erstrecken sich über die ganze Dicke der auf der Insel 32 liegenden p-leiten-den Halbleiterschicht 21, aus der auch das Gebiet 1 des Transistors I gebildet ist, bis zu dem n-leitenden Gebiet 32. Die Source- und Drain-Zonen 22 bzw. 24 bilden mit dem Gebiet 21 die pn-Übergänge 26 und 26A und die Gebiete 21 und 32 bilden den pn-Übergang 39. Das Kanalgebiet wird bei diesem zweiten Feldeffekttransistor durch das Gebiet 32 gebildet. Zur gegenseitigen Isolierung der Transistoren I und II ist die
5
10
15
20
25
30
35
40
45
50
55
60
65
648 693
6
hochdotierte p-leitende Zone 33 vorgesehen, die sowohl das Gebiet 2 als auch das Gebiet 32 völlig umgibt und mit dem Gebiet 32 den pn-Übergang 38 bildet.
Beim Anlegen einer geeigneten Spannung zwischen der Source-Zone 22 und der Drain-Zone 24 bewegen sich Elektronen von der Source-Zone zu der Drain-Zone durch das Gebiet 32 hindurch. Dieser Elektronenstrom kann durch das Anlegen einer Steuerspannung in der Sperrichtung zwischen der Zone 23 und dem Gebiet 32 (und gegebenenfalls auch durch die Sperrspannung zwischen den Gebieten 32 und 34) beeinflusst werden. Die Dotierungskonzentration und die Dicke der Schicht (2,32) sind, wie im Beispiel nach Fig. 2, in Übereinstimmung mit der Bedingung nach der Erfindung gewählt, so dass lange Zeit bevor Durchschlag auftritt, das Gebiet 1 wenigstens zwischen der Drain-Zone 4 und dem pn-Übergang 6 und das Gebiet 32 wenigstens zwischen der Drain-Zone 24 und dem pn-Übergang 27 völlig erschöpft sind. Dadurch wird die Feldstärke an der Oberfläche 8 und beim Transistor II die Feldstärke an der Oberfläche 39 zwischen den Gebieten 21 und 32 erheblich herabgesetzt und die Durchschlagspannung beträchtlich erhöht.
In Fig. 3 sind, wie in Fig. 2, die auf der Oberfläche vorhandenen isolierenden (Oxyd-)Schichten und Kontaktschichten nicht dargestellt. Die Source-, Drain- und Steuerelektrodenanschlüsse sind schematisch mit S, D und G angegeben.
Fig. 4 zeigt eine Weiterbildung der Halbleiteranordnung nach der Erfindung. Dabei wird die n-leitende Drain-Zone 44, wie in dem zweiten Feldeffekttransistor II der Fig. 3, von der p-leitenden Steuerelektrodenzone 43 umgeben, die ihrerseits von der n-leitenden Source-Zone 42 umgeben wird. Alle Elektrodenzonen sind innerhalb eines inselförmigen n-leitenden ersten Gebietes 1 angeordnet, das mit einem unterliegenden zweiten p-leitenden Gebiet 2 einen ersten pn-Übergang 5 und mit einem hochdotierten p-leitenden Gebiet 47 einen an der Oberfläche 8 endenden pn-Übergang 48 bildet. Die Source-, Drain- und Steuerelektrodenzonen 42,44 und 43 erstrecken sich nur über einen Teil der Dicke des ersten Gebietes 1. Der Feldeffekttransistor kann auf gleiche Weise wie der vorhergehende Transistor betrieben werden; die Grenzen (49 und 40) der Erschöpfungszone, die in der Figur angegeben sind, sind für eine Sperrspannung zwischen den Gebieten 1 und 2 dargestellt, die niedriger als die Durchschlagspannung ist. Das Gebiet 1 ist dabei zwischen der Steuerelektrodenzone 43 und der Drain-Zone 44 völlig erschöpft. Der inselförmige Teil des ersten Gebietes wird hier, wie bei dem Feldeffekttransistor II der Fig. 3, von der Steuerelektrode umgeben, die in diesem Falle die Funktion des «dritten Gebietes» erfüllt; der pn-Übergang 46 zwischen der Steuerelektrodenzone und dem Gebiet 1 bilden den «zweiten» pn-Übergang. Dadurch, dass die Dotierung und die Dicke des ersten Gebietes 1 in Übereinstimmung mit der Erfindung gewählt sind, so dass das genannte inselförmige Gebiet bei zunehmender Gate-Drain-Spannung völlig erschöpft ist, bevor Durchschlag des pn-Übergangs 46 auftritt, kann der Feldeffekttransistor bei sehr hoher Spannung zwischen Steuerelektrode und Drain-Elektrode verwendet werden.
Die Anordnung nach Fig. 4 ist ausserdem besonders interessant, weil sie mit einer kleinen Änderung als Schaltdiode für hohe Spannungen angewendet werden kann. Eine derartige Schaltdiode ist in Fig. 5 dargestellt. Die Halbleiterstruktur dieser Anordnung kann der nach Fig. 4 gleich sein, nur mit dem Unterschied, dass in diesem Falle die Zone 42 nicht kontaktiert zu sein braucht und somit überall von einer Isolierschicht 41 bedeckt sein kann, und dass dafür gesorgt ist, dass die Durchschlagspannung zwischen den Gebieten 47 und 42 niedrig ist. Um letzteres zu erreichen, wird das Gebiet 42 in geringer Entfernung von dem Gebiet 47, gegebenenfalls sogar an dem Gebiet 47 anliegend oder in das Gebiet 47 eindringend, angebracht.
Über ohmsche Kontakte auf den Zonen 44 und 2 wird über dem pn-Übergang 5 eine Spannung Vi in der Sperrichtung angelegt. In Reihe mit der Spannungsquelle Vi ist eine Impedanz, im vorliegenden Beispiel ein Widerstand R, geschaltet. Ferner wird über dem pn-Übergang 46 eine veränderliche Spannung V2 in der Sperrichtung angelegt.
Fig. 5 zeigt den Zustand, in dem die Spannung Vi noch gering ist und in dem an die Steuerelektrode eine derart hohe Spannung V2 angelegt ist, dass die zugehörige Erschöpfungszone (Grenze 45) die Erschöpfungszonengrenze 40 des pn-Übergangs 5 erreicht hat. Unter diesen Bedingungen ist ein inselförmiger Teil 1A von den Erschöpfungszonen umgeben und elektrisch gegen den übrigen Teil des ersten Gebietes 1 getrennt.
Die Spannung Vi kann nun auf sehr hohe Werte erhöht werden, weil bereits bei einer verhältnismässig niedrigen Spannung Vi das inselförmige Gebiet 1A von dem pn-Übergang 5 bis zu der Oberfläche 8 völlig erschöpft und bei weiterer Erhöhung der Spannung Vi die Durchschlagspannung nicht mehr durch die verhältnismässig niedrige Durchschlagspannung des pn-Übergangs 46, sondern durch die des nicht an die Oberfläche tretenden flachen pn-Übergangs 5 bestimmt wird. Auch in diesem Falle erfüllt somit die Steuerelektrodenzone 43 und nicht das Gebiet 47 die Funktion des vorgenannten «dritten Gebietes».
Die hohe Spannung Vi steht nun praktisch völlig über der Erschöpfungszone zwischen der Oberfläche 8 und der Grenze 49 und die Erschöpfungszone weist etwa den in Fig. 4 gezeigten Verlauf auf. Über der Impedanz R steht praktisch keine Spannung, weil diese nur von einem kleinen Leckstrom durchlaufen und viel kleiner als die der mit ihr in Reihe liegenden gesperrten Halbleiteranordnung gewählt wird.
Wenn nun die Steuerspannung V2 derart stark herabgesetzt wird, dass die Erschöpfungszone das Gebiet 1 zwischen der Steuerelektrodenzone 43 und dem pn-Übergang 5 nicht mehr abschliesst, entsteht ein Driftfeld, wodurch die Source-Zone 42 versuchen wird, das Potential der Drain-Zone 44 zu erreichen. Lange Zeit bevor dies erfolgen kann, tritt aber Durchschlag zwischen den Gebieten 47 und 42 auf, wodurch die Spannung über der Halbleiteranordnung praktisch völlig neutralisiert wird und die Spannung Vi praktisch völlig über der Impedanz R zu stehen kommt.
Auf diese Weise kann mit Hilfe der Steuerspannung V2 die Spannung über der Impedanz R zwischen einem niedrigen und einem hohen Wert geschaltet werden.
In Fig. 6 ist schematisch im Querschnitt ein vertikaler Feldeffekttransistor nach der Erfindung dargestellt. Dieser besteht aus einem inselförmigen Gebiet 1, das im vorliegenden Beispiel p-leitend ist. Das Gebiet 1 ist hier ein Teil einer p-leitenden epitaktischen Schicht mit einer Dicke von 4 um und einer Dotierungskonzentration von 1,3 • 1015 Atomen/ cm3, die auf einem n-leitenden Substrat 2 mit einer Dicke von 250 Jim und einer Dotierungskonzentration von 3,2-1014 Atomen/ cm3 angewachsen ist. Das inselförmige Gebiet 1 wird seitlich von einer n-Typ diffundierten Zone 3 begrenzt. Innerhalb der Insel 1 ist durch selektive thermische Oxydation ein Muster teilweise in das Halbleitermaterial versenkten Siliziumoxyds 50 in Form einer Oxydschicht erzeugt, in der sich völlig von dem Oxyd umgebene Öffnungen befinden. Das Oxyd 50 wird innerhalb des Halbleitermaterials von einer dünnen hochdotierten p-leitenden Zone 54 begrenzt, die ausserhalb des Isoliermusters 50 kontaktiert ist und die Steuerelektrodenzone bildet. Der kleinste Abstand zwischen der Zone 54 und dem pn-Übergang 5 beträgt 2,5 |im.
Auf der Oberfläche ist weiter eine hochdotierte n-leitende Schicht 52 aus polykristallinem Silizium erzeugt, die zwischen den versenkten Oxydteilen 50 mit einer Halbleiteroberfläche
5
10
15
20
25
30
35
40
45
50
55
60
65
7
648 693
auf Oberflächenzonen 53 in Kontakt steht, die durch Diffusion aus der Schicht 52 erhalten sind. Auf der Schicht 52 ist eine Metallschicht 51 erzeugt, während das Gebiet 2 über eine hochdotierte halbleitende Kontaktschicht 55 und eine Metallschicht 56 kontaktiert ist. Die Anschlüsse der Source-, Drain-und Steuerelektroden sind schematisch mit S, D bzw. G bezeichnet.
Im Betriebszustand wird an die Drain-Elektrode D eine in bezug auf die Source-Elektrode S positive Spannung angelegt. An der Steuerelektrode G ist dabei in bezug auf die Drain-Elektrode wenigstens eine derart negative Spannung vorhanden, dass sich die Erschöpfungszone von dem pn-Übergang 5 zwischen den Gebieten 1 und 2 bis zu der Oberfläche erstreckt, so dass das Gebiet 1 völlig erschöpft ist. Der Elektronenstrom, der sich von der Source-Elektrode zu der Drain-Elektrode bewegt, wird dann von dem erschöpften Gebiet 1 praktisch nicht behindert. Indem die Spannung an der Steuerelektrode geändert wird, kann die Potentialverteilung innerhalb des erschöpften Gebietes 1 geändert und kann z.B. eine Potentialschwelle gebildet werden, wodurch der Elektronenstrom von der Source-Elektrode zu der Drain-Elektrode über das erschöpfte Gebiet 1 geregelt werden kann. Dadurch, dass das Gebiet 1 bei einer unter der Durchschlagspannung des pn-Übergangs 6 liegenden Spannung völlig erschöpft ist, kann ein vertikaler Feldeffekttransistor für sehr hohe Spannung erhalten werden, weil infolge des oben auseinandergesetzten Prinzips die Spannung, bei der Durchschlag zwischen den Gebieten 1 und 2 auftritt, sehr hoch sein kann.
Die Halbleiteranordnung nach Fig. 6 kann auf folgende Weise hergestellt werden. Es wird von einem n-leitenden Substrat 2 mit einer p-leitenden epitaktischen Schicht mit den vorgenannten Dotierungen und Dicken ausgegangen. Durch übliche Diffusionserfahren, z.B. durch Phosphordiffusion, wird die Inselisolierzone 3 erzeugt. Zu gleicher Zeit wird auf der Unterseite die hochdotierte n-leitende Kontaktschicht 55 diffundiert.
Dann wird eine Antioxydationsmaske (die zugleich als Implantationsmaske dient), die Siliziumnitrid enthält und nachstehend als Nitridmaske bezeichnet wird, in Form eines quadratischen Rasters angebracht, das aus Maskierungsstreifen mit einer Breite von 4 um besteht, die in einem gegenseitigen Abstand von 10 um liegen. Anschliessend wird Bor mit einer Dosis von 1015 cm-2 und einer Energie von 60 keV implantiert. Der Photolack, der zum Ätzen der Photomaske verwendet ist, bleibt dabei erhalten und dient auch als Maskierung gegen die Implantation. So entsteht die p-leitende Schicht 54.
Dann wird der Photolack entfernt und nach Ausglühen bei 900 °C während 30 Minuten wird durch thermische Oxydation das Oxydmuster 50 mit einer Dicke von z.B. 1 um erzeugt. Die Techniken zum Erzeugen eines versenkten Oxydmusters durch selektive Oxydation sind ausführlich in «Philips Research Reports», Band 25,1970, S. 118-132 beschrieben. Nach Entfernung der Nitridmaske wird eine Schicht 52 aus polykristallinem Silizium mit einer Dicke von 0,5 |i.m erzeugt, die z.B. durch Phosphorimplantation n-dotiert wird. Anschliessend wird bei 1050 °C während 30 Minuten in Stickstoff erhitzt, wobei durch Diffusion aus der Schicht 52 die Kanalgebiete 53 erzeugt werden. Danach wird die Aluminiummetallisierung (51, 56, 57) durch Aufdampfen und Maskieren angebracht und kann die Anordnung in einer Umhüllung fertigmontiert werden.
Der Abstand L (siehe Fig. 6) beträgt im vorliegenden Beispiel 70 |i.m. Die eindimensional berechnete Durchschlagspannung VB der p+p_n_-Struktur (54, 1,2) beträgt etwa 688 V. Mit (für Silizium) e = 11,7 und E = 2,5 vi05V/cm wird damit die Bedingung erfüllt:
2,6-102 eE i/Vß7L<N-d<5,l • 105 eE.
Wenn das Gebiet 53 schwach dotiert ist, kann auch eine Regelung des Stromes zwischen der Source- und der Drain-Elektrode auftreten, dadurch, dass der pn-Übergang zwischen den Gebieten 54 und 53 in dem Gebiet 53 eine Erschöpfungszone bildet, die durch Änderung in der Steuerspannung den Querschnitt des Stromweges durch das Gebiet 53 ändert. Unter Umständen können sowohl dieser Mechanismus als auch der vorgenannte Mechanismus eine Rolle spielen.
Die Erfindung beschränkt sich nicht auf Feldeffekttransistoren mit einem pn-Übergang oder Schottky-Übergang. So kann z.B. die Steuerelektrode durch eine Isolierschicht von der Halbleiteroberfläche getrennt sein. Als Beispiel zeigt Fig. 7 schematisch im Schnitt einen «Deep depletion»-Transi-stor, dessen Struktur und Wirkung denen des Transistors nach Fig. 2 völlig gleich sind, nur mit dem Unterschied, dass die Erschöpfungszone der Steuerelektrode (Grenze 14) nicht durch einen pn-Übergang, sondern durch eine Steuerelektrode gebildet wird, die aus einer Elektrodenschicht 60 besteht, die durch eine Isolierschicht (z.B. eine Oxydschicht) 61 von der Halbleiteroberfläche getrennt ist. Weiter können in der Anordnung nach Fig. 7 dieselben Dotierungskonzentrationen und Abmessungen und dieselbe Schaltweise wie in Fig. 2 Anwendung finden.
Nun werden an Hand der Fig. 8A bis 8E und 9 die obengenannten bevorzugten Dotierungskonzentrationen und Abmessungen näher erläutert.
In den Fig. 8A bis 8E sind schematisch im Querschnitt fünf verschiedene Möglichkeiten für die Feldverteilung in einer Diode dargestellt, die dem inselförmigen Teil des ersten Gebietes in den vorhergehenden Beispielen entspricht. Der Deutlichkeit halber ist nur die Hälfte der Diode dargestellt; die Diode ist drehsymmetrisch um die mit «Es» bezeichnete Achse gedacht. Das Gebiet 1 entspricht dabei dem inselförmigen Teil des «ersten Gebietes» in jedem der vorhergehenden Beispielen, der pn-Übergang 5 dem «ersten pn-Übergang» und der pn-Übergang 6 dem «zweiten pn-Übergang». In den Figuren ist annahmeweise das Gebiet ln-leitend und das Gebiet 2 p-leitend; die Leitungstypen können jedoch auch umgekehrt werden. Die Dotierungskonzentration des Gebietes 2 ist in allen Figuren gleich.
Wenn nun zwischen dem n~-Gebiet 1 (über das n+-Kontaktgebiet 4) und dem p~-Gebiet 2 eine Spannung in der Sperrichtung über den pn-Übergängen 5 und 6 angelegt wird, tritt entlang der Oberfläche ein Verlauf der Feldstärkeverteilung Es längs der Linie S auf, während in senkrechter Richtung die Feldstärke Eb längs der Linie B verläuft.
Fig. 8A zeigt den Fall, in dem bei der Durchschlagspannung noch keine vollständige Erschöpfung der Schicht 1 auftritt. An der Oberfläche tritt am pn-Übergang 6 ein hoher Maximalwert der Feldstärke Es auf, der durch die hohe Dotierung des p+-Gebietes 3 höher als der Maximalwert der Feldstärke Eb ist, der, in senkrechter Richtung gesehen, an dem pn-Übergang 5 auftritt. Beim Überschreiten der kritischen Feldstärke E (für Silizium etwa 2,5 • 105 V/cm und etwas von der Dotierung abhängig) tritt Durchschlag an der Oberfläche am Übergang 6 auf, ehe sich die Erschöpfungszone (in Fig. 8 A gestrichelt mit 9 und 10 bezeichnet) in senkrechter Richtung von dem Übergang 5 bis zu der Oberfläche erstreckt.
Fig. 8B bis 8E zeigen Fälle, in denen die Dotierungskonzentration N und die Dicke d der Schicht 1 derart sind, dass vor dem Auftreten von Oberflächendurchschlag an dem Übergang 6 die Schicht 1 von dem Übergang 5 bis zu der Oberfläche völlig erschöpft ist. Über einen Teil der Strecke zwischen den Gebieten 3 und 4 ist die Feldstärke Es entlang der Oberfläche konstant, während sich sowohl an der Stelle
5
10
15
20
25
30
35
40
45
50
55
60
65
648 693
8
des pn-Übergangs 6 als auch des n+n~-Übergangs am Rande des Gebietes 4 (infolge der Randkrümmung des n+n~-Über-gangs-)Spitzen in der Feldstärkeverteilung bilden.
In dem in Fig. 8 B dargestellten Fall ist der Spitzenwert am Übergang 6 am höchsten und höher als der Maximalwert von Eb am Übergang 5, so dass dort Durchschlag an der Oberfläche auftreten wird, aber bei relativ höheren Werten als im Falle nach Fig. 8A, weil die Feldstärkeverteilung an der Oberfläche homogener ist und die Maxima dadurch abnehmen. Der Fall nach Fig. 8B kann aus dem nach Fig. 8A z.B. dadurch erhalten werden, dass die Dicke d der Schicht 1 bei gleichbleibender Dotierung herabgesetzt wird.
Fig. 8C zeigt den in bezug auf Fig. 8B umgekehrten Fall. In diesem Fall ist die Feldstärkenspitze am Rande des Gebietes 4 viel höher als am pn-Übergang 6. Dieser Fall kann sich z.B. ergeben, wenn die Schicht 1 einen sehr hohen spezifischen Widerstand aufweist und vor dem Auftreten der Durchschlagspannung das Gebiet 1 bereits erschöpft ist. In diesem Fall kann am Rande des Gebietes 4 Durchschlag auftreten, wenn die maximale Feldstärke an diesem Rand höher als am pn-Übergang 5 ist.
Günstiger ist der in Fig. 8D dargestellte Fall. Hier ist dafür gesorgt, dass die Dotierungskonzentration und die Dicke des Gebietes 1 derart sind, dass die beiden Feldstärkenspitzen an der Oberfläche praktisch einander gleich sind. Obgleich noch immer Durchschlag an der Oberfläche auftreten wird, wenn, wie in Fig. 8D dargestellt, die maximale Feldstärke Eb am pn-Übergang 5 kleiner als die Maxima an der Oberfläche ist, wird in diesem Fall dadurch, dass die Feldstärkeverteilung S an der Oberfläche symmetrisch gemacht wird, die maximale Feldstärke an der Oberfläche niedriger als bei einer asymmetrischen Feldstärkeverteilung, so dass der Durchschlag bei höherer Spannung auftritt.
Fig. 8E zeigt schliesslich einen Fall, in dem durch zweckmässige Wahl der Dotierung und Dicke der Schicht 1 und durch Vergrösserung des Abstandes L bei einer gegebenen Dotierungskonzentration des Gebietes 2 die maximale Feldstärke an der Oberfläche bei einer beliebigen Sperrspannung niedriger als die maximale Feldstärke am pn-Übergang 5 ist. Dadurch wird in diesem Fall der Durchschlag stets innerhalb des Halbleiterkörpers an dem pn-Übergang 5 und nicht an der Oberfläche auftreten.
Es sei weiter bemerkt, dass bei einem zu kleinen Wert dieses Abstandes L die Feldstärke an der Oberfläche zunehmen wird (denn die Gesamtspannung zwischen den Gebieten 3 und 4 bestimmt die Oberfläche zwischen der Kurve S und der Linie Es = 0), so dass bei niedriger Spannung Durchschlag an der Oberfläche auftritt.
Berechnungen haben ergeben, dass die günstigsten Werte für die Durchschlagspannung innerhalb des in Fig. 9 von den Linien A und B eingeschlossenen Gebietes erhalten werden. In Fig. 9 ist als Abszisse für Silizium als Halbleiter das Produkt der Dotierungskonzentration N in Atomen/cm3 und der Dicke d in cm des Gebietes 1 und als Ordinate der Wert von 106 • L/VB mit L in cm und VB in Volt aufgetragen. Darin ist VB der eindimensional berechnete Wert der Durchschlagspannung des pn-Übergangs 5, d.h. in Fig. 8A bis E die Durchschlagspannung der n+p-p--Struktur, wenn angenommen wird, dass die Dotierungskonzentration der Gebiete 1 und 2 homogen sind und somit der pn-Übergang 5 schroff verläuft,
dass das n+-Gebiet 4 einen praktisch vernachlässigbaren Widerstand aufweist und dass sich die n+n-p~-Struktur in allen Richtungen senkrecht zu der Achse Es unendlich weit erstreckt. Diese imaginäre Durchschlagspannung VB lässt sich unter den genannten Annahmen sehr einfach berechnen (siehe dazu z.B. S.M. Sze, «Physics of Semiconductor Devices», Wiley and Sons, New York 1969, Kapitel 5).
Für den Fall, dass Silizium als Halbleitermaterial gewählt wird, stellt sich dann heraus, dass für Werte von N • d, die zwischen den Linien A und B liegen, d.h. für
7,6 • 108 /VßTL < N • d « 1,5 • 1012
die Bedingung der Fig. 8D (symmetrische Feldverteilung an der Oberfläche) erfüllt ist.
Wenn ausserdem die Bedingung nach Fig. 8E erfüllt sein soll (symmetrische Feldverteilung an der Oberfläche mit Durchschlag am pn-Übergang 5), sollen Werte für L, N und d gewählt werden, die auf oder nahe bei der Linie C der Fig. 9 liegen. Für L/VB> 1,4-10~5 gilt dabei praktisch: n-d = 9-10" cm-2.
Die Werte der Fig. 9 gelten, wie bereits erwähnt, für Silizium, das eine kritische Feldstärke E von etwa 2,5 • 10s V/cm und eine Dielektrizitätskonstante e von etwa 11,7 aufweist. Im allgemeinen gilt für Halbleitermaterialien mit einer relativen Dielektrizitätskonstante 8 und einer kritischen Feldstärke E, dass zwischen den Linien A und B 2,6-102 eE /Vg7 L<N-d<5,l • 105eE ist und für die Linie C n-d praktisch gleich 3 • 105sE und auch hier L/VB > 1,4 • 10 "5 ist.
Die Werte e und E können vom Fachmann ohne weiteres der bekannten Literatur entnommen werden. Für die kritische Feldstärke E sei dazu z.B. auf S.M. Sze, «Physics of Semiconductor Devices», Wiley and Sons, New York 1969, S. 117, Fig. 25 verwiesen.
Mit Hilfe der oben anhand der Fig. 8A bis E und 9 gegebenen Daten kann der Fachmann für alle in den vorhergehenden Beispielen beschriebenen Halbleiterstrukturen die unter den gegebenen Bedingungen günstigsten Dotierungen und Abmessungen wählen. Es wird dabei nicht immer erforderlich oder erwünscht sein, dass unter allen Umständen (Fig. 9, Kurve C) Oberflächendurchschlag vermieden wird, solange man nur innerhalb der, oder auf den Linien A und B der Fig. 9 bleibt.
Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt. So können andere Halbleitermaterialien als Silizium, andere Isolierschichten als Siliziumoxyd (z.B. Siliziumnitrid, Aluminiumoxyd) und andere Metallschichten als Aluminium verwendet werden. Auch können in jedem Ausführungsbeispiel die Leitungstypen durch die entgegengesetzten Typen ersetzt werden.
Weiter sei bemerkt, dass, obgleich in den Beispielen das dritte Gebiet 3 höher als das zweite Gebiet 2 dotiert ist, dieses dritte Gebiet auch dieselbe Dotierungskonzentration wie das Gebiet 2 aufweisen kann, so dass es eine Fortsetzung dieses zweiten Gebietes bildet. In diesem Falle wird die niedrigere Durchschlagspannung des zweiten pn-Übergangs 6 durch die starke Krümmung in dem Übergangsgebiet zwischen dem ersten pn-Übergang 5 und dem zweiten pn-Übergang 6 herbeigeführt.
5
10
15
20
25
30
35
40
45
50
55
60
g
6 Blatt Zeichnungen

Claims (14)

  1. 648 693
    PATENTANSPRÜCHE 1. Halbleiteranordnung mit einem Halbleiterkörper mit einer praktisch flachen Oberfläche mit mindestens einem Feldeffekttransistor mit einer Source-Elektrode und einer Drain-Elektrode, einem dazwischenliegenden Kanalgebiet und einer an das Kanalgebiet grenzenden Steuerelektrode, um mittels einer an die Steuerelektrode angelegten Steuerspannung eine Erschöpfungszone zur Steuerung eines Stromes von Ladungsträgern zwischen den Source- und Drain-Elektroden zu beeinflussen, wobei der Feldeffekttransistor ein schichtförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen praktisch parallel zu der Oberfläche verlaufenden ersten pn-Übergang bildet, wobei wenigstens im Betriebszustand ein inselförmiger Teil des ersten Gebietes seitlich wenigstens teilweise von einem zweiten pn-Übergang mit zugehöriger Erschöpfungszone begrenzt wird, der zwischen dem ersten Gebiet und einem an das erste Gebiet grenzenden dritten Gebiet vom zweiten Leitungstyp gebildet wird, wobei dieser zweite pn-Übergang eine niedrigere Durchschlagspannung als die des ersten pn-Übergangs aufweist, wobei wenigstens die Steuerelektrode an den insel-förmigen Teil grenzt und zwischen dem zweiten Gebiet und einem Kontaktgebiet des Feldeffekttransistors, welches zu den Source-, Drain- und Steuerelektroden gehört und mit dem inselförmigen Gebiet einen nicht-gleichrichtenden Kontakt bildet, eine Spannung in der Sperrichtung anlegbar ist, dadurch gekennzeichnet, dass die Dotierungskonzentration N in Atomen/cm3 und die Dicke d in cm des inselförmigen Gebietes die Bedingung erfüllen:
    2,6-102 eE/VbTL « N-d < 5,1 -105 eE,
    wobei e die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm des genannten Kontaktgebietes von dem zweiten pn-Übergang und VB den eindimensional berechneten Wert der Durchschlagspannung des ersten pn-Übergangs in Volt darstellen.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass N • d praktisch gleich
    3,0-105 eE und L > 1,4-10~5-VB ist.
  3. 3. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Gebiet derart dick ist, dass sich bei der Durchschlagspannung des ersten pn-Übergangs die Erschöpfungszone in dem zweiten Gebiet über einen Abstand, der kleiner als die Dicke dieses Gebietes ist, erstreckt.
  4. 4. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das erste Gebiet durch eine auf dem zweiten Gebiet erzeugte epitaktische Schicht vom ersten Leitungstyp gebildet ist.
  5. 5. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der inselförmige Teil des ersten Gebietes seitlich völlig von dem zweiten pn-Übergang begrenzt ist.
  6. 6. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerelektrode eine halbleitende Steuerelektrodenzone enthält, die mit dem angrenzenden Teil des Kanalgebietes einen pn-Übergang bildet.
  7. 7. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Steuerelektrode eine Metallschicht enthält, die mit dem angrenzenden Teil des Kanalgebietes einen gleichrichtenden Metall-Halbleiter-
    Übergang bildet.
  8. 8. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Steuerelektrode eine leitende Schicht enthält, die durch eine Isolierschicht von dem angrenzenden Teil des Kanalgebietes getrennt ist.
  9. 9. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Feldeffekttransistor vom lateralen Typ ist, wobei die Source- und Drain-Elektroden zu beiden Seiten der Steuerelektrode nicht-gleich-richtende Kontakte mit dem ersten Gebiet bilden, und wobei das genannte Kontaktgebiet durch die Drain-Elektrode gebildet ist.
  10. 10. Halbleiteranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Steuerelektrode mit dem zweiten Gebiet verbunden ist.
  11. 11. Halbleiteranordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die Drain-Elektrode praktisch völlig von der Steuerelektrode umgeben ist, und dass die Steuerelektrode praktisch völlig von der Source-Elektrode umgeben ist.
  12. 12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass sich auf dem ersten Gebiet eine Halbleiterschicht vom zweiten Leitungstyp befindet, dass die Source-und Drain-Elektroden Elektrodenzonen vom ersten Leitungstyp und die Steuerelektrode eine Elektrodenzone vom zweiten Leitungstyp enthalten, und dass sich alle genannten Elektrodenzonen durch die ganze Dicke der genannten Halbleiterschicht bis zu dem ersten Gebiet erstrecken (Fig. 3).
  13. 13. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass die Source-Elektrode eine Source-Zone vom ersten Leitungstyp enthält, die nicht mit einer externen Spannung verbunden ist, dass auf der von der Steuerelektrode abgekehrten Seite der Source-Zone eine hochdotierte Zone vom zweiten Leitungstyp vorhanden ist, die sich von der Oberfläche bis zu dem zweiten Gebiet erstreckt und der Source-Zone derart nahe liegt, dass die Durchschlagspannung zwischen diesen beiden Zonen beträchtlich niedriger als die des ersten pn-Übergangs ist, dass die Drain-Elektrode und das zweite Gebiet mit einer Spannungsquelle verbindbar sind, die mit einer Belastungsimpedanz in Reihe geschaltet ist und eine über dem ersten pn-Übergang stehende Sperrspannung liefert, und dass die Steuerelektrode mit einer Spannungsquelle verbindbar ist, die eine veränderliche Sperrspannung zwischen der Steuerelektrode und dem ersten Gebiet liefert, wodurch der von der Steuerelektrode und der zugehörigen Erschöpfungszone umgebene inselförmige Teil des ersten Gebietes zeitweilig elektrisch gegen den übrigen Teil des ersten Gebietes getrennt werden kann (Fig. 5).
  14. 14. Halbleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Feldeffekttransistor vom vertikalen Typ ist, dass die Drain-Elektrode einen nicht-gleichrichtenden Kontakt mit dem zweiten Gebiet bildet, dass die Source-Elektrode einen gleichrichtenden Kontakt mit dem ersten Gebiet bildet und dass die Steuerelektrode eine Elektrodenzone vom ersten Leitungstyp enthält, die wenigstens einen zu dem Kanalgebiet gehörigen Teil des ersten Gebietes umgibt und das genannte Kontaktgebiet bildet.
CH6783/79A 1978-07-24 1979-07-20 Halbleiteranordnung mit mindestens einem feldeffekttransistor. CH648693A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (1)

Publication Number Publication Date
CH648693A5 true CH648693A5 (de) 1985-03-29

Family

ID=19831291

Family Applications (1)

Application Number Title Priority Date Filing Date
CH6783/79A CH648693A5 (de) 1978-07-24 1979-07-20 Halbleiteranordnung mit mindestens einem feldeffekttransistor.

Country Status (15)

Country Link
JP (1) JPS5924550B2 (de)
AT (1) AT382042B (de)
AU (1) AU521670B2 (de)
BE (1) BE877850A (de)
BR (1) BR7904692A (de)
CA (1) CA1134055A (de)
CH (1) CH648693A5 (de)
DE (2) DE2927662C2 (de)
ES (1) ES482691A1 (de)
FR (1) FR2434487A1 (de)
GB (1) GB2026240B (de)
IT (1) IT1122226B (de)
NL (1) NL184552C (de)
PL (2) PL217279A1 (de)
SE (1) SE437094B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
GB2070858B (en) * 1980-03-03 1985-02-06 Raytheon Co Shallow channel field effect transistor
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
GB2133621B (en) * 1983-01-11 1987-02-04 Emi Ltd Junction field effect transistor
NL8304256A (nl) * 1983-12-09 1985-07-01 Philips Nv Halfgeleiderinrichting.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
JPS4932028B1 (de) * 1969-06-24 1974-08-27
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid

Also Published As

Publication number Publication date
ATA509379A (de) 1986-05-15
CA1134055A (en) 1982-10-19
NL184552C (nl) 1989-08-16
GB2026240B (en) 1982-12-01
ES482691A1 (es) 1980-03-01
IT7924514A0 (it) 1979-07-20
AT382042B (de) 1986-12-29
SE7906289L (sv) 1980-01-25
PL217279A1 (de) 1980-08-11
SE437094B (sv) 1985-02-04
NL7807835A (nl) 1980-01-28
GB2026240A (en) 1980-01-30
JPS5518098A (en) 1980-02-07
BE877850A (fr) 1980-01-23
AU521670B2 (en) 1982-04-22
DE2927662A1 (de) 1980-02-07
BR7904692A (pt) 1980-04-15
PL119597B1 (en) 1982-01-30
AU4906179A (en) 1980-01-31
FR2434487B1 (de) 1984-06-29
FR2434487A1 (fr) 1980-03-21
NL184552B (nl) 1989-03-16
DE2954286C2 (de) 1986-04-17
DE2927662C2 (de) 1984-01-12
IT1122226B (it) 1986-04-23
JPS5924550B2 (ja) 1984-06-09

Similar Documents

Publication Publication Date Title
EP1604404B1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE2901193C2 (de) Halbleiteranordnung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE3047738C2 (de) Halbleiteranordnung
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE112014001838T5 (de) Halbleitervorrichtung
DE102005004355B4 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
CH648694A5 (de) Feldeffekttransistor mit isolierter steuerelektrode.
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE102015112729A1 (de) Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
WO1998019342A1 (de) Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102021006492A1 (de) Halbleitervorrichtung und verfahren dafür
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE10338259B4 (de) Halbleitereinrichtung
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement

Legal Events

Date Code Title Description
PFA Name/firm changed

Owner name: PHILIPS ELECTRONICS N.V.

PL Patent ceased