DE2558017C2 - Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale - Google Patents

Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale

Info

Publication number
DE2558017C2
DE2558017C2 DE2558017A DE2558017A DE2558017C2 DE 2558017 C2 DE2558017 C2 DE 2558017C2 DE 2558017 A DE2558017 A DE 2558017A DE 2558017 A DE2558017 A DE 2558017A DE 2558017 C2 DE2558017 C2 DE 2558017C2
Authority
DE
Germany
Prior art keywords
transistor
transistors
collector
base
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2558017A
Other languages
English (en)
Other versions
DE2558017A1 (de
Inventor
Robert C. Dallas Tex. Martin
Benjamin J. Richardson Tex. Sloan
Scott M. Weathersby Jun.
Earl C. Houston Tex. Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2558017A1 publication Critical patent/DE2558017A1/de
Application granted granted Critical
Publication of DE2558017C2 publication Critical patent/DE2558017C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.
Aus der DE-AS 14 64 340 ist eine solche Schaltungsanordnung bekannt. Diese bekannte Schaltungsanordnung enthält allerdings keinerlei Maßnahmen, die verhindern könnten, daß bei ihrem Betrieb einzelne Transistoren in einen gesättigten Leitungszustand ausgesteuert werden. Das Aussteuern der Transistoren in den gesättigten Leitungszustand setzt jedoch der erzielbaren Schaltgeschwindigkeit deutliche Grenzen, so daß die bekannte Schaltung nicht eingesetzt werden kann, wenn hohe Schaltgeschwindigkeiten erforderlich sind.
Insbesondere beim Ansteuern niederohmigcr Ausgangsschaltungen können keine hohen Schaltgeschwindigkeiten erzielt werden, wenn einzelne Transistoren der Schaltungsanordnung in den gesättigten Zustand übergehen können.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs geschilderten Art so auszugestalten, daß auch bei der Ansteuerung relativ niederohmigcr Ausgangsschaltungcn hohe Schallgeschwindigkeilcn erreicht werden können.
br) Mit den im Kenn/eichen des Patentanspruchs I angegebenen Merkmalen wird diese Aufgabe gelöst. Zur Erzielung der hohen Schallgeschwindigkeit trägt insbesondere das Merkmal bei, daß die Emitter des Mehr-
;mitter-Transistors an den Kollektor bzw. an die Basis des den Ausgangstransistor bildenden dritten Transistor angeschlossen sind, was zu einer solchen Stromaufteilung des Kollektorstroms des Mehremitter-Transistors führt, daß der Ausgangstransistor nicht im gesättigten Zustand arbeiten kann. Bei Vermeidung des gesättigten Zustandes lassen sich aber hohe Schaltgeschwindigkeiten, also schnelle Übergänge zwischen dem leitenden Zustand und dem gesperrten Zustand des Ausgangstransistors erreichen.
Aus der US-PS 32 17 181 ist bereits eine Verknüpfungsschaltung bekannt, bei der erste Eingangstransistoren zu einem zweiten Transistor komplementär sind, und bei der die Emitter der ersten Transistoren über eine Kopplungsschaltung mit der Basis des zweiten Transistors verbunden sind. Aus der US-PS 33 94 268 ist eine weitere Verknüpfungsschaltung bekannt, in der der erste und der zweite Emitter des zweiten Transistors am Kollektor bzw. an der Basis des dritten Transistors angeschlossen sind. Der zweite Transistor arbeitet als parallelgeschaltetes Diodenpaar. Davon dient die eine Diode zur Pegelanpassung, die andere verhindert die Sättigung des dritten Transistors und verbessert damit seine Abschalteigenschaften. Der zweite Transistor wird von einem Dioden-Eingangsgatter angesteuert, welches von einem ersten Mehremitter-Transistor gebildet wird, dessen Emittern die Eingangsvariablen zugeführt sind.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die im Anspruch 5 gekennzeichnete Weiterbildung ermöglicht es, in einem Zustand der Schaltungsanordnung eine niedrige Ausgangsimpedanz zu erzeugen, die die Abgabe eines hohen Ansteuerstroms für niederohmige Schaltungen ermöglicht. Die im Anspruch 7 gekennzeichnete Weiterbildung ermöglicht eine besondere Verbesserung der Schaltgeschwindigkeit sowie eine Erhöhung der Temperaturstabilität.
Die Weiterbildung gemäß Anspruch 14 trägt ebenfalls zur Verbesserung der Schaltgeschwindigkeit bei, da bei Anwendung der Ionenimplantation zur Herstellung der einzelnen Halbleiterzonen eine Reduzierung der jeweils für die Zonen erforderlichen Flächen ermöglicht wird, was eine Reduzierung der Störkapazitäten ergibt.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt
Fig. 1 ein Schaltbild einer einfachen NAND-Schaltung gemäß der Erfindung,
F i g. 2 eine schematische Darstellung der Verfahrensschriite zur Herstellung einer integrierten Schaltung, die die Erfindung beinhaltet,
F i g. 3 eine Draufsicht auf eine Ausführung der Schaltung von Fig. 1 in Form einer integrierten Schaltung, und
Fig.4 schematische Schnitte längs der Linien A-A und ß-ßvon Fi g. 3.
Die in den F i g. 1 und 3 dargestellte Schaltung enthält PNP-Eingangstransistoren Q \A und Q Iß mit an Masse liegendem Kollektor, die jeweils eine Schottky-Klemmdiode D 1 zwischen ihrer Basis und Masse aufweisen; die Basis jedes Transistors ist auch an eine Eingangsklemme /Pangeschlossen. Die Emitter der Transistoren Q \A und Qlßsind mittels des Leiters 1 an einen gemeinsamen Lastwiderstand R 1 angeschlossen, der mittels des Leiters 2 an den die positive Versorgungsspannung V<, führenden Leiter angeschlossen ist. Die Emitter der Transistoren Q \A und Q 1B sind über den Leiter 3 iiuch an die Basis eines NPN-Transistors Q 2 angeschlossen, der als Emitterfolger geschaltet ist, wobei sein Emitter über den Leiter 4 mit einem Emitterlastwiderstand R 2 verbunden ist Der Kollektor des Transistors Q 2 ist direkt an den Kollektorversorgungsleiter angeschlossen, an dem die Versorgungsspannung Vcc liegt. Der Emitter des Transistors Q 2 ist über den Leiter 4 auch an die Basis eines Fhasenspalter-Mehremitlcr NPN-Transistors <?3 angeschlossen, der zwei Emitter enthält, die über Leiter 6 und 7 an die Basis bzw. an den Kollektor eines NPN- Ausgangstransistors QA
ίο angeschlossen sind; der Emitter dieses Ausgangstransistors ist mittels des Leiters 8 an Masse gelegt. Die Basis des Transistors Q 4 ist über den Leiter 9 und die Kontaktfläche P1 mittels der Widerstände R 3 und R 4 auch an die Basis bzw. an den Kollektor eines mit einer Schottky-Klemmdiode versehenen NPN-Transistors Q 5 verbunden, dessen Emitter mit Hilfe des Leiters 11 an Masse gelegt ist; dieser Transistor begrenzt die am Basis-Emitter-Übergang des Transistors Q 5 entstehende Spannung. Der Schottkydiodenkontakt zwischen der Basis und dem Kollektor des Transistors Q 5 ist bei SC1 angegeben.
Das Ausgangssignal der Schaltungsanordnung wird an der Klemme OPerhalten, die mit Hilfe des Leiters 12 am Kollektor des Transistors Q 4 mittels des Leiters 13 am Emitter des NPN-Transistors Q6 angeschlossen ist, der zusammen mit dem mit einer Schottky-Klemme versehenen NPN-Transistor Ql eine Lastschaltung Q4 bildet. Ein Widerstand R 5 verbindet die Basis des Transistors Q6 (den Emitter des Transistors Ql) mit Masse.
Die Transistoren Q 6 und Ql haben eine gemeinsame Kollektorzone; sie sind mittels des Leiters 14 direkt an die Kollektorversorgungsleitung angeschlossen, an der die Spannung VCc liegt. Die Basis des Transistors Qb ist mit Hilfe des Leiters 15 an den Emitter des Transistors Q1 angeschlossen, der einen Kontakt SC2 aufweist, der mit der Basis-Kollektor-Zone so in Kontakt steht, daß er eine Schottky-Klemme bildet.
Der Kollektor des Phasenspaltertransistors Q 3 ist mit Hilfe des Leiters 16 an einen Widerstand R 6 angeschlossen, der an die die Spannung Vcc- führende Versorgungsleitung und direkt an die Basis des Transistors Q 7 angeschlossen ist. Außerdem ist der Kollektor des Transistors ζ)3 an eine Pegelklemmschaltung aus einem NPN-Transistor Q8 angeschlossen, zwischen dessen Kollektor- und Basiselektroden drei in Serie geschaltete Dioden D 2 mit PN-Übergang einen Nebenschluß bilden, die in der gleichen Richtung wie der Basis-Emitter-Übergang des Transistors ζ) 8 gepolt sind. Die Basis des Transistors QS ist mit Hilfe des Leiters 17 an einen Widerstand R 7 angeschlossen, der seinerseits mit Hilfe des Leiters 11 an Masse liegt. Der Kollektor des Transistors Q8 ist mittels des Leiters 18 an einen Widerstand R8 angeschlossen, der an die die Spannung Verführende Versorgungsleitung und über eine in der gleichen Richtung wie die Dioden D 2 gepolte Diode D 3 mit PN-Übergang an den Leiter 19 angeschlossen ist, der mit dem Kollektor des Transistors Q 3 verbunden ist.
Die Emitter der Transistoren QXA und Q 1B sind mit der Anode einer der Strombegrenzung dienenden
bo Schottky-Diode D4 verbunden,deren Kathode am Kollektor des Transistors Q 3 angeschlossen ist. Die Schottky-Sperrschicht wird vom leitenden Anschlußbereich SC3 gebildet, der einen Sperrschichtkontakt mit der Kollektorzone des Transistors Q 3 erzeugt.
b5 Ir· der Schaltung von Fig. 3 wird eine Isolation mittels PN-Übergang angewendet; die voneinander isolierten Inseln liegen dabei innerhalb der von gestrichelten Linien umgebenen Bereiche A.
Über die Eingangsklemmen IP werden den Basisanschlüssen der PNP-Transistoren QiA und Qlßdigitale Eingangssignale zugeführt, und diese Transistoren bewirken nur eine geringe Belastung der ansteuernden Vorrichtungen, wenn sie eingeschaltet sind, was Eingangssignalen mit dem Wert »0« an ihren Basisanschlüssen entspricht. Da die Transistoren Q \A und Q15 eine Stromverstärkung aufweisen, wird der größte Teil des Eingangsstroms nach Masse abgeleitet, und der von ihren Basisanschlüssen abgeführte Strom wird auf ein Minimum verringert. Wenn beide Transistoren Q \A und QiBgesperrt sind, was Eingangssignalen mit dem Wert »1« an den Basisanschlüssen dieser Transistoren entspricht, wird der Emitterfolgertransistor Q 2 in den leitenden Zustand geschaltet, der auch den Phasenspaltertransistor Q 3 in den leitenden Zustand versetzt, so daß dem Transistor Q 4 ein Basisansteuerstrom zugeführt wird, der diesen ebenfalls in den leitenden Zustand versetzt. Die Verbindung der Emitter der Transistoren Q 3 mit der Basis bzw. mit dem Kollektor des Transistors QA dient dazu, den Transistor Q 4 zu hindern, in einem gesättigten Zustand zu leiten, da für den Fall, daß der Transistor die Tendenz zum Übergang in die Sättigung haben sollte, der vom Emitter des an ihn angeschlossenen Transistors Q 3 gelieferte erhöhte Kollektorstrom zu einer erniedrigten Stromzufuhr zur Basis des Transistors Q 4 vom anderen Emitter des Transistors ζ>3 führt, so daß die Sättigung vermieden wird. Zum Schalten des Transistors (?4 in den leitenden Zustand ist ein starker Basisansteuerstrom erforderlich; der Transistor Q 3 wird von der Schottky-Diode D 4 daran gehindert, im Sättigungszustand zu leiten, wobei diese Schottky-Diode bei Annäherung des Kollektorstroms des Transistors Q 3 an die Sättigung auf Grund des Spannungsabfalls am Widerstand R 6 in den leitenden Zustand vorgespannt wird. Der leitende Zustand der Schottky-Diode D 4 erniedrigt den Basisansteuerstrom des Transistors Q 3, der vom Emitterfolgertransistor Q 2 geliefert wird, so daß die Sättigung des Transistors 03 verhindert wird.
Der Koüektorstrom des Transisotrs Q 3 ist so ausgelegt, daß in dessen leitendem Zustand durch die Diode D 3 kein Strom fließt, während die Basisvorspannung des Transistors Ql nicht ausreicht, das Darlington-Transistorpaar Q%, Ql in den leitenden Zustand zu schalten.
Unter den oben beschriebenen Bedingungen, also bei abgeschalteten Transistoren QiA und QiB (mit Eingangssignalwerten »1«), wird der Transistor Q 4 eingeschaltet, wobei der Signalwert an der Ausgangsklemme OP auf dem einen Ausgangssignal mit dem Wert »0« entsprechenden VBe- Pegel des Transistors ζ>4 (VeEQt + Vbe\qi— Vbeiqi) festgeklemmt wird.
Wenn an einem oder an beiden Eingangstransistoren QiA und Q Iß ein Eingangssignal mit dem Wert »0« anliegt, befinden sich die Transistoren Q 2, Q 3 und Q 4 im nichtleitenden Zustand. Es fließt ein Strom durch den Widerstand R 6, die Dioden D 3 und D 2 und den Widerstand R 7, der den Transistor Q 8 im leitenden Zustand hält und die Basisspannung des Transistors Q 7 auf einen Wert festlegt, der 5 · V8/: (auf Grund der Spannungen Vflfdes Transistors QS, der Dioden D 2 und D 3) festlegt, so daß das Darlington-Transistorpaar Q6.Q7 leitet und die Erzeugung eines Signals mit dem Wert »1« an der Ausgangsklemme OP bewirkt. Auf Grund der Basis-Emitter-Spannungsabfälle Vbf. der Transistoren Q 6 und Q 7 wird der Pegel des Ausgangssignals mit dem Wert »1« auf 3 ■ 1Z8E festgeklemmt. Der Widerstand RS ist direkt mit dem Kollektor des Transistors QS verbunden, so daß ein kleiner Teil des durch den Widerstand R 8 fließenden Stroms die Kollektorkapazität des Transistors QS geladen hält, so daß vermieden wird, daß sich diese Kapazität jedesmal auflädt und entlädt, wenn sich die Diodenklemmschaltung zwischen den aktiven und inaktiven Zuständen lädt. Dieser Ladevorgang wird mit Hilfe der Dioden D 2 ermöglicht, die auch das Auftreten einer Durchlaßvorspannung des Ba-
sis-Kollektor-Übergangs des Transistors QS verhindern, so daß der Transistor QS nicht unter Sättigungsbedingungen leitet.
Das Darlington-Transistorpaar QS, Q 7 kann einen hohen Strom zum Aufladen der Lastkapazität und hohe Lastströme liefern. Wenn sich die Schaltungsanordnung in dem Zustand befindet, in dem am Ausgang ein Signal mit dem Wert »1« abgegeben wird, bildet das Transistorpaar Q 6, Q 7 an der Ausgangsklemme OP eine niedrige Ausgangsimpedanz, die die Fähigkeit weiter erhöht, einen hohen Ansteuerstrom für niederohmige Schaltungen, beispielsweise eine Standard-Übertragungsleitung mit einem Wellenwiderstand von 50 Ohm zu liefern. Die Schaltgeschwindigkeit vom Ausgangssignalwert »0« zum Ausgangssignalwert »1« wird ebenfalls erhöht, da die Kollektoren des Transistorpaars Q 7, QS direkt an die Versorgungsspannung Wr angelegt sind und da die Basis des Transistors Q 7 über den Widerstand R 6 angesteuert wird, so daß eine Durchlaßvorspannung der Basis-Kollektor-Übergänge der Transistoren Q 6 und Q 7 vermieden wird, was zur Folge hat, daß ein Leiten unter Sättigungsbedingungen nicht erfolgen kann. Die Schottky-Basis-Kollektor-Klemme des Transistors Q 7 ergibt einen zusätzlichen Schutz gegen Sättigung unter hohen Ansteuerverbindungen. Da der obere digitale Signalwert auf 3 ■ Vflt- und der untere digitale Signalwert auf 1 ■ VBi: festgeklemmt sind, wird ein voller digitaler Signalwerthub von 2 · Vm: erzielt, der um einen Schaltungsschweüenwert von 2 ■ VHi: Volt zentriert ist Unter typischen Betriebsbedingungen der Schaltungsanordnung betragen die Spannung Vhf und die Vorwärtsspannungsabfälle der Diodenübergänge ungefähr 0,8 Volt. Die Verwendung der Klemmung mittels Dioden mit PN-Übergang verbessert nicht nur die Geschwindigkeit, sondern bewirkt auch eine beträchtliehe Reduzierung des Signalleitungsrauschens, das sich aus der Ladung und Entladung der Signalleitungskapazität ergibt; ferner wird dadurch auch die Temperaturstabilitäl der Schaltungsanordnung verbessert.
Die im Zusammenhang mit F i g. 1 beschriebene Schaltungsanordnung wird vorteilhafterweise unter Verwendung von lonenimplantationsverfahren hergestellt, die eine 20 bis 30%ige Reduzierung der Transistorflächen (mit einer entsprechenden Reduzierung der Störkapazitäten) im Vergleich zur Herstellung unter
Anwendung herkömmlicher Verfahren mit diffundierten Übergängen ermöglichen. Außerdem können unter Anwendung eines lonenimplantationsverfahrens Transistoren mit flacher Basis, (beispielsweise 3000 A) und Emitterzonen hergestellt werden, was Transistoren mit sehr hohem VrParametern (beispielsweise im Nennbereich zwischen 1800 bis 2000 MHz) mit einer damit verbundenen Zunahme der Schaltgeschwindigkeit und der Schaltungsstabilität ergibt
Ein geeignetes Ionenimplantationsverfahren zur Her-
stellung einer Schaltungsanordnung, wie sie im Zusammenhang mit F i g. 1 beschrieben wurde, ist in der US-Patentanmeldung SN 4 85200 vom 2. Juli 1974 beschrieben. Kurze Einzelheiten der Herstellung der Schaltung
von F i g. 1 werden anschließend unter Bezugnahme auf Fig. 2 angegeben.
Bei einem p-leitenden Substrat 100 wird in eine Oberfläche ein n-Dotierungsmittcl diffundiert, damit eine stark dotierte (n + )-leitende Zone 102 entsteht. Anschließend wird eine dünne n-leilende epitaklischc Schicht 104 auf der Oberfläche des Substrats 100 aufgebracht, damit die Zone 102 bedeckt wird; zweckmäßigerweise hat die epitaktische Schicht 104 eine Dicke von 1,2 um.
Wie F i g. 2b zeigt, wird auf der epitaktischen Schicht 104 eine Schicht 106 aus Siliziumoxid durch thermisches Aufwachsen angebracht, und über dieser Siliziumoxidschicht 106 wird eine Schicht 108 aus einem Photoresist, beispielsweise aus dem von der Firma KODAK unter der Bezeichnung M1CO-RES1ST 747 verkauften Photoresist, aufgebracht. Die Photoresistschicht 108 wird dann mit einem Muster versehen, und darunterliegende Bereiche der Siliziumoxidschicht 106 werden in der üblichen Weise geätzt, damit eine ringförmige Isolationsöffnung 110, eine Basiszonenöffnung 112 und eine Kollektorkontaktöffnung 114 durch die zwei Schichten 106 und 108 erzeugt werden, wie in F i g. 2c dargestellt ist. Dies ermöglicht in einfacher Weise, daß die öffnungen 110,112 und 114 exakt aufeinander ausgerichtet sind. Es wird dann eine weitere Photoresistschicht aufgebracht und mit einem Muster versehen, damit die Isolationsöffnung UO freigelegt wird, während die Basiszonenöffnung 112 und die Kollektorkontaktöffnung 114 von Photoresistbereichen 116 überzogen bleiben. Die Anordnung wird dann einer Implantation mit Borionen ausgesetzt, damit eine p-leitende Isolationszone 118 erzeugt wird, die sich durch die gesamte Dicke der epitaktischen Schicht 104 erstreckt, wobei die Photoresistschichten 108 und 116 und die Siliziumoxidschicht 106 als Implantationssperren wirken. Die sich dabei ergebende Struktur ist in F i g. 2d dargestellt.
Die Photoresistschichten 108 und 116 werden nun in der üblichen Weise entfernt, und zum Bedecken der öffnungen 110, 112 und 114 wird durch thermisches Aufwachsen ein Oxid erzeugt; dieser thermische Oxidaufwachsvorgang dient auch dazu, die Isolationszone 118 zu tempern. Es wird nun eine weitere Photoresistschicht aufgebracht und mit einem Muster versehen, so daß nur die Kollektorkontaktöffnung 114 durch eine Photoresistzone 122 geschützt ist. Anschließend werden Borionen durch die dünnen Oxidbereiche in den öffnungen 110 und 112 implantiert, damit die p-leitende Basiszone 124 erzeugt wird und damit der Oberflächendotierungsgrad der Isolationszone 118 erhöht wird. Die sich ergebende Struktur ist in F i g. 2f dargestellt. Die Photoresistzone 122 wird nun unter Anwendung herkömmlicher Verfahren entfernt. In der dünnen Oxidschicht 120 über der Basiszone 124 wird nun eine Emitteröffnung gebildet, während auch die dünne Oxidschicht 120 in der Kollektorkontaktöffnung entfernt wird, und die sich dadurch ergebende Struktur wird einer Implantation mit Arsenionen ausgesetzt, damit eine Emitterzone 126 vom (n + )-Leitungstyp und eine Kollektorkontaktzone 128 vom (n + )-Leitungstyp erzeugt werden, wie in Fig.2g dargestellt ist Über der gesamten Struktur wird nun gemäß Fig. lh eine Siliziumoxidschicht 130 durch Abscheiden aus mit Phosphor dotiertem chemischem Dampf gebildet, und die gesamte Struktur wird bei einer Temperatur von etwa 900 bis 1000° C getempert
Bei den oben beschriebenen Verfahrensschritten kann anstelle der erwähnten Photoresistmaterialien auch für Elektronen-Strahlen empfindliche Resistmaterialien, beispielsweise Polymethylinethacrylat verwendet werden, und das Anbringen der Muster kann durch selektives Aufprallen eines Elektronenstrahls auf dem Resist durchgeführt werden.
Die oben beschriebenen Verfahrensschritte beziehen sich speziell auf die Herstellung eines NPN-Transistors, doch ist zu erkennen, daß die in der Schaltung enthaltenen Widerstände in einfacher Weise während der Basisimplantation durch entsprechende dünne Oxidzonen
ίο ähnlich den Zonen 120, gebildet werden können, die in öffnungen der Siliziumdioxidschicht 106 gebildet sind und Abmessungen aufweisen, die denen der in Fig. 3 dargestellten Widerstandszonen entsprechen. In gleicher Weise können auch Dioden entsprechend den Dioden D 2 und D 3 mit PN-Übergang gemäß Fig. 3 durch Herstellen von Transistorstrukturen in der oben beschriebenen Weise mit einem Kurzschließen des Basis-Emitter-Übergangs oder des Basis-Kollektor-Übergangs und Verwendung des verbleibenden Übergangs als die Diode gebildet werden. In F i g. 3 sind die Basis-Kollektor-Übergänge zur Bildung der Dioden Dl, D3 kurzgeschlossen. Zur Bildung der Basis-Kollektor-Schottky-Dioden der Transistoren Q 5 und Q 7 ist der Basiskontakt so ausgeführt, daß er sich über den Basis-Kollektor-Übergang erstreckt und einen ohmschen Kontakt mit der Basis sowie einen gleichrichtenden Sperrschichtkontakt mit der Kollektorzone bildet. Die Schottky-Diode D1 wird unter Verwendung von Bereichen der epitaktischen Schicht 104 innerhalb isolierter Inseln hergestellt, die gemäß der obigen Beschreibung erzeugt wurden. Kontaktöffnungen für diese epitaktischen Zonen werden gleichzeitig mit den Kollektorkontaktöffnungen 114 erzeugt, wobei zwei öffnungen für jede Schottky-Diodenzone verwendet werden und eine
(n-t-)-Zone durch eine erste der Öffnungen in der gleichen Weise und gleichzeitig mit der Bildung der Kollektorkontaktzone 128 erzeugt wird. Während des nachfolgenden Metallisierungsvorgangs bilden die Kontakte zu diesen (n + ) -Zonen ohmsche Kontakte, während die
Kontakte durch die zweiten öffnungen direkt mit den epitaktischen Zonen gleichrichtende Sperrschichtkontakte bilden, die die jeweiligen Schottky-Dioden erzeugen. Die Schottky-Diode DA wird mit Hilfe des Kontaktbereichs S3 erzeugt, der einen gleichrichtenden Sperrschichtkontakt mit dem Kollektor des Transistors Q 3 bildet und eine ohmsche Verbindung mit dem Emitter des Transistors Q1 aufweist.
F i g. 4a zeigt den Aufbau der PN-Transistoren Q XA und QXB von Fig.3. Diese Transistoren haben eine gemeinsame Kollektorzone, die vom Halbleitersubstrat 100 gebildet wird; die in der η-leitenden epitaktischen Schicht gebildeten Basiszonen 132 der Transistoren sind dabei von einer (p + )-Zone 132 umgeben, die sich durch die epitaktische Schicht zum Substrat erstreckt und die gleichzeitig mit den (p+)-Isolationszonen gebildet wurde, wie in Fig.2 beschrieben wurde. Die p-leitende Emitterzone 136 und die (n + )-Basiskontaktzone 138 werden gleichzeitig mit der p-leitenden Basiszone bzw. mit der (n + )-Kollektorkontaktzone der NPN-Transistören erzeugt, wie im Zusammenhang mit F i g. 2 beschrieben wurde.
Fig.4b zeigt die Struktur des Transistors <?5 und seiner zugehörigen Basis-Kollektor-Schottky-Klemmdiode mit den Widerständen R 3 und R 4 von F i g. 3.
Der Transistor ist ein NPN-Transistor, der so hergestellt ist, wie oben im Zusammenhang mit Fig.3 beschrieben wurde, und der eine Emitterzone 140, eine Basiszone 142 und eine Kollektorzone 144 aufweist
Gleichzeitig mit der Basiszone 142 wird eine längliche p-leitende Zone gebildet, die mittels eines Abschnitts 146 der η-leitenden Kollektorzone 144 von der Basiszone getrennt ist. Abschnitte 148 und 150 der länglichen p-Zone bilden die Widerstände R 3 bzw. R 4, wobei die Verbindung zwischen dem Widerstand R 4 und der Kollektorzone 144 mit Hilfe eines (n + )-Kollektorkontaktbereichs 152 und des Kontaktbereichs P1 gebildet ist.
Die Basis-Kollektor-Schottky-Diodenklemme wird von dem Metallkontaktbereich SCl gebildet, die einen gleichrichtenden Sperrschichtkontakt mit dem Kollektorzonenabschnitt 146 und einem ohmschen Kontakt mit der Basiszone 142 erzeugt.
Das Aufbringen der geeigneten Metallkontakte und Metallverbindungen zwischen den verschiedenen Schaltungselementen (beispielsweise Aluminium oder eine Zusammensetzung aus Platin, Titan- Wolfram und Aluminium) erzeugt auch die Sperrschichtkontakte für die Schottky-Dioden, wie oben beschrieben wurde, so daß sich die in F i g. 1 dargestellte Schaltungsanordnung ergibt. Die Herstellung dieser Metallkontakte und Metallverbindungen kann unter Anwendung herkömmlicher Verfahren zur Metallaufbringung und Musterbildung erfolgen.
Es ist somit zu erkennen, daß eine gemäß den obigen Ausführungen hergestellte digitale Schaltungsanordnung Vorteile hinsichtlich genau definierter oberer und unterer digitaler Ausgangssignalwerte und hinsichtlich einer genau definierten Schwelle zwischen diesen Signalwerten ergibt, was für eine ausgezeichnete Temperaturstabilität sorgt. Außerdem kann diese Schaltungsanordnung einen hohen Ansteuerstrom in eine niederohmige Last bei einer relativ niedrigen Spannung (in der beschriebenen Schaltungsanordnung bei 2,4 Volt) einspeisen, was die Schaltungsanordnung besonders für Anwendungsfälle geeignet macht, bei denen eine Übertragungsleitung mit einem Wellenwiderstand von 50 Ohm gespeist werden soll. Unter Anwendung der hier beschriebenen Verfahren können in einfacher und zuverlässiger Weise digitale Schaltungsanordnungen mit Übertragungsverzögerungen von bis zu 2ns und mit einer typischen Verlustleistung von bis zu 25 mW pro Verknüpfungselement hergestellt werden. Eine leichte Belastung der Eingangsansteuerelemente für die Schaltungsanordnung wird durch Verwendung einzelner Eingangstransistoren anstelle der sonst in TTL-Schaltungen üblicherweise verwendeten Mehremitter-Eingangstransistoren gewährleistet.
Hierzu 3 Blatt Zeichnungen
55
60
65

Claims (13)

Patentansprüche:
1. Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale, mit wenigstens zwei Eingangstransistoren bildenden ersten Transistoren, einem zweiten Transistor, der ein Mehremitter-Transistor ist, und einem einen Ausgangstransistor bildenden dritten Transistor, bei der im abgeschalteten Zustand jedes der ersten Transistoren der zweite und der dritte Transistor so eingeschaltet sind, daß am Kollektor des dritten Transistors ein erster digitaler Signalwert erzeugt wird, während dann, wenn sich einer der ersten Transistoren im leitenden Zustand befindet, der zweite und der dritte Transistor gesperrt sind und am Kollektor des dritten Transistors ein zweiter digitaler Signalwert erzeugt wird, dadurch gekennzeichnet, daß die ersten Transistoren (QiA, QiB) zum zweiten Transistor (Q 3) und zum dritten Transistor (Q 4) komplementär sind, daß der erste Emitter des zweiten Transistors (Q 3) mit dem Kollektor des dritten Transistors (Q 4) und der zweite Emitter des zweiten Transistors (Q 3) mit der Basis des dritten Transistors (Q 4) verbunden sind, daß an den Kollektor des dritten Transistors (Q 4) eine Lastschaltung (Q 6, Q7,R5) mit wenigstens einem mit dem Kollektor des zweiten Transistors (Q 3) in Verbindung stehenden Transistor (Ql) angeschlossen ist, die zur Erzeugung des zweiten digitalen Signalwerts am Kollektor des dritten Transistors (Q 4) in den leitenden Zustand übergeht, wenn sich wenigstens einer der ersten Transistoren (Q \A, Q iß) im leitenden Zustand befindet, und eintr Kopplungsschaltung (Q 2) zum Verbinden der Emitter der ersten Transistoren (Q IA, Q I B) mit der Basis des zweiten Transistors (Q 3).
2. Anordnung nach Anspruch 1 dadurch gekennzeichnet, daß zum Verhindern der Sättigung des zweiten Transistors (Q 3) in dessen leitendem Zustand zwischen die Emitter der ersten Transistoren (QiA, QiB) und den Kollektor des zweiten Transistors (Q3) ein in einer Richtung leitendes Schaltungselement (D 4) eingefügt ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Schaltungselement eine Schottky-Diode (D 4) ist.
4. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kopplungsschaltung eine Emitterfolgerstufe ist.
5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Lastschaltung eine Transistorstufe mit einem Darlington-Transistorpaar (Q6, Ql) enthält, deren Basiseingang am Kollektor des zweiten Transistors angeschlossen ist, wobei die Kollektoren des Darlington-Transistorpaars direkt an eine Gleichspannungsversorgungsleitung angeschlossen sind.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Darlington-Transistorpaar (Q 6, Q 7) eine Schottky-Klemmdiode enthält, die parallel zum Basis-Kollektor-Übergang desjenigen Transistors (Q 7) des Paars geschaltet ist, der den Basiseingang für das Paar bildet.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß an den Basiseingang des Dailington-Transistorpaars (Q 6, Q 7) eine Klemmdiodenschaltungmit PN-Übergang (D 2, D3, ζ)8) angeschlossen ist, die den digitalen Signalwert am Kollektor des dritten Transistors (Q 4) festlegt wenn sich das Dar-Hngton-Transistorpaar (ζ) 6, O 7) im leitenden Zustand befindet.
8. Anordnung nach den Ansprüchen 1 bis 7, dauurch gekennzeichnet, daß die ersten Transistoren (QiA, QiB) PNP-Transistoren sind und daß der zweite Transistor (Q3) und der dritte Transistor (Q 4) NPN-Transistoren sind.
ίο 9. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Transistoren (Q 6, Q 7) des Darlington-Transistorpaars NPN-Transistoren sind.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Klemmdiodenschaltung einen NPN-Transistor (Q 8) enthält, zwischen dessen Basis und Kollektor mehrere PN-Dioden (D 2, D3) mit gleicher Polung wie der Basis-Emitter-Übergang dieses Transistors (QB) eingefügt sind, und daß der Kollektor diesec Transistors (Q 8) über ein Schaltelement (D 3) so mit dem Basiseingang des Darlington-Transistorspaars (Q%, Q7) verbunden ist, daß die Dioden und der Transistor leitend werden, wenn der zweite Transistor (Q 3) gesperrt ist.
11. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Transistoren Siliciumtransistoren sind und daß die Dioden Siliciumdioden sind.
12. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie als monolithisch integrierte Schaltung hergestellt ist.
13. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Basis- und Emitterzonen der jeweiligen Transistoren aus mittels Ionenimplantation hergestellten Bereichen in einem gemeinsamen Siliciumsubstrat bestehen, und daß die Transistoren in Halbleiterinseln angebracht sind, die mit Hilfe von mittels Ionenimplantation erzeugten Isolationszonen gebildet sind.
DE2558017A 1974-12-23 1975-12-22 Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale Expired DE2558017C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/535,405 US3999080A (en) 1974-12-23 1974-12-23 Transistor coupled logic circuit

Publications (2)

Publication Number Publication Date
DE2558017A1 DE2558017A1 (de) 1976-07-01
DE2558017C2 true DE2558017C2 (de) 1985-02-14

Family

ID=24134040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2558017A Expired DE2558017C2 (de) 1974-12-23 1975-12-22 Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale

Country Status (5)

Country Link
US (1) US3999080A (de)
JP (1) JPS51108564A (de)
DE (1) DE2558017C2 (de)
FR (1) FR2296312A1 (de)
GB (1) GB1525499A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3739872A1 (de) * 1987-11-25 1989-06-08 Texas Instruments Deutschland Integrierte schaltung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
JPS567464A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor integrated circuit device
US4339675A (en) * 1979-08-13 1982-07-13 Texas Instruments Incorporated Logic circuit having an improved disable circuit
US4339676A (en) * 1979-08-13 1982-07-13 Texas Instruments Incorporated Logic circuit having a selectable output mode
US4330723A (en) * 1979-08-13 1982-05-18 Fairchild Camera And Instrument Corporation Transistor logic output device for diversion of Miller current
US4413194A (en) * 1981-07-10 1983-11-01 Motorola, Inc. TTL Output circuit having means for preventing output voltage excursions induced by negative current reflections
JPS5830235A (ja) * 1981-08-18 1983-02-22 Fujitsu Ltd ゲ−トアレイ
US4415817A (en) * 1981-10-08 1983-11-15 Signetics Corporation Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor
US4424455A (en) * 1982-04-22 1984-01-03 Motorola, Inc. Glitch eliminating data selector
JPS59181724A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd ゲ−トアレイｌｓｉ装置
US4542331A (en) * 1983-08-01 1985-09-17 Signetics Corporation Low-impedance voltage reference
US4583051A (en) * 1984-11-06 1986-04-15 Precision Monolithics, Inc. Extended range amplifier circuit
US4675552A (en) * 1985-02-11 1987-06-23 Harris Corporation Single input/multiple output logic interface circuit having minimized voltage swing
FR2589296B1 (fr) * 1985-10-29 1987-11-27 Thomson Csf Circuit de commande en parallele d'un grand nombre de cellules logiques de type stl
US4920286A (en) * 1986-07-02 1990-04-24 Texas Instruments Incorporated Method and circuitry for compensating for negative internal ground voltage glitches
US4975603A (en) * 1986-07-02 1990-12-04 Texas Instruments Incorporated Method and circuitry for compensating for negative internal ground voltage glitches
JPS6378617A (ja) * 1986-09-22 1988-04-08 Mitsubishi Electric Corp バイポ−ラ論理回路
US4893032A (en) * 1987-03-23 1990-01-09 International Business Machines Corp. Non-saturating temperature independent voltage output driver with adjustable down level
JPS63250217A (ja) * 1987-03-23 1988-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Ｔｔｌ駆動回路
US4868424A (en) * 1987-11-24 1989-09-19 Fairchild Semiconductor Corp. TTL circuit with increased transient drive
US4874970A (en) * 1988-05-11 1989-10-17 Applied Micro Circuits Corporation ECL output with Darlington or common collector-common emitter drive

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL282779A (de) * 1961-09-08
US3217181A (en) * 1962-09-11 1965-11-09 Rca Corp Logic switching circuit comprising a plurality of discrete inputs
US3394268A (en) * 1965-02-01 1968-07-23 Bell Telephone Labor Inc Logic switching circuit
US3515899A (en) * 1966-06-08 1970-06-02 Northern Electric Co Logic gate with stored charge carrier leakage path
US3544808A (en) * 1967-03-25 1970-12-01 Nippon Telegraph & Telephone High speed saturation mode switching circuit for a capacitive load
US3624620A (en) * 1969-06-23 1971-11-30 Honeywell Inc Memory address selection circuitry
BE778654A (fr) * 1971-04-05 1972-05-16 Burroughs Corp Circuit logique perfectionne

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3739872A1 (de) * 1987-11-25 1989-06-08 Texas Instruments Deutschland Integrierte schaltung

Also Published As

Publication number Publication date
US3999080A (en) 1976-12-21
FR2296312A1 (fr) 1976-07-23
GB1525499A (en) 1978-09-20
FR2296312B1 (de) 1982-12-10
JPS51108564A (de) 1976-09-25
DE2558017A1 (de) 1976-07-01

Similar Documents

Publication Publication Date Title
DE2558017C2 (de) Schaltungsanordnung zur Durchführung Boolescher Verknüpfungen digitaler Signale
DE3407975C2 (de) Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE2443171C2 (de) Integrierte Schaltung
DE1154872B (de) Halbleiterbauelement mit einem mindestens drei pn-UEbergaenge aufweisenden Halbleiterkoerper
DE1211334B (de) Halbleiterbauelement mit eingelassenen Zonen
DE4122347A1 (de) Halbleiterbauelement mit einem stossspannungsschutzelement
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1439922B2 (de) Schaltbares halbleiterbauelement mit einem pnpn oder einem npnp halbleiterkoerper
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE2655917A1 (de) Integrierte schaltung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
EP0520355A1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE3235641C2 (de)
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE3838964C2 (de)
DE2615553C3 (de) Schwellenschaltung mit Hysterese
DE2054863A1 (de) Spannungsverstärker
DE2531249A1 (de) Vielschicht-thyristor
DE2417248A1 (de) Elektronische festkoerper-steuervorrichtung und schaltung fuer diese
DE2614580C2 (de) &#34;I&amp;uarr;2&amp;uarr;L-Schaltung&#34;
DE3604173A1 (de) Lateraltransistor
DE2149038C2 (de) Halbleiterbauelement und Verfahren zum Betrieb des Halbleiterbauelements
DE1614250B2 (de) Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition