DE19957113A1 - Verfahren zur Herstellung eines aktiven Transistorgebietes - Google Patents
Verfahren zur Herstellung eines aktiven TransistorgebietesInfo
- Publication number
- DE19957113A1 DE19957113A1 DE19957113A DE19957113A DE19957113A1 DE 19957113 A1 DE19957113 A1 DE 19957113A1 DE 19957113 A DE19957113 A DE 19957113A DE 19957113 A DE19957113 A DE 19957113A DE 19957113 A1 DE19957113 A1 DE 19957113A1
- Authority
- DE
- Germany
- Prior art keywords
- doping
- region
- substrate
- transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims abstract description 8
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 abstract description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- -1 phosphor ions Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Abstract
Beschrieben ist ein Verfahren zur Herstellung eines aktiven Transistorgebietes in Bipolar-Technologie auf einem Substrat mit folgenden Schritten: DOLLAR A - Bereitstellung eines Substrats (12), DOLLAR A - Erzeugung eines vergrabenen Dotierungsbereichs (9) im Substrat, DOLLAR A - Erzeugung einer Epitaxieschicht (13), DOLLAR A - Erzeugung eines retrograden Dotierprofils (3') in der Epitaxieschicht,derart, daß das hochdotierte Gebiet des vergrabenen Dotierungsbereichs in Richtung der Substratoberfläche vergrößert wird. DOLLAR A Ferner beschreibt die Erfindung ein aktives Transistorgebiet in Bipolar-Technologie mit einem retrograden Dotierungsbereich (14).
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
aktiven Transistorgebietes in Bipolar-Technologie auf einem
Substrat sowie ein aktives Transistorgebiet, welches nach
diesem Verfahren hergestellt ist.
Für typische Hochfrequenzanwendungen, wie die drahtlose Kom
munikationstechnik, werden integrierte Schaltkreise mit Tran
sistoren mit hoher Grenzfrequenz benötigt. Die Herstellung
von integrierten Bipolartransistoren mit hoher Grenzfrequenz
von etwa fcut-off = 50 GHz ist technisch aufwendig. In Bipolar-
Technik hergestellte integrierte Transistoren besitzen übli
cherweise einen vergrabenen Kollektor, welcher mit einer Pro
zeßfolge hergestellt wird, bei der zunächst ein Dotierstoff
mit niedriger Energie in einer Halbleitersubstratoberfläche
implantiert wird. Anschließend erfolgt die epitaktische Ab
scheidung einer monokristallinen Siliziumschicht mit einer
bestimmten Dicke, so daß ein vergrabener Dotierungsbereich
(burried layer) entsteht. Danach werden weitere Schritte zur
Fertigstellung der Transistoren durchgeführt, wie etwa die
Aufbringung von weiteren Schichten zur Herstellung eines Ba
sisbereichs und eines Emitterbereichs.
In der DE 196 11 692 A1 wird ein entsprechender Prozeß zur
Herstellung von Bipolartransistoren in einer CMOS-kompatiblen
Silizium Germanium-Technologie beschrieben, wobei die Transi
storen eine Spannungsfestigkeit von etwa VCEO = 4 V aufweisen.
Die beschriebenen Transistoren lassen sich für Anwendungen
bis einer Frequenz von etwa 25 GHz einsetzen.
Die Spannungsfestigkeit der beschriebenen Transistoren und
die Schaltgeschwindigkeit wird im wesentlichen durch die Dic
ke der Epitaxieschicht bestimmt, welche bei Transistoren ge
mäß der DE 196 11 692 A1 einen Wert 0,8 µm hat. Würde man die
Dicke der Epitaxieschicht erhöhen, ließen sich Transistoren
mit erhöhter Spannungsfestigkeit herstellen. Dies ist aller
dings nicht praktikabel, da durch eine vergrößerte Dicke der
Epitaxieschicht die Grenzfrequenz des Transistors herabge
setzt werden würde.
Aufgabe der vorliegenden Erfindung ist es, das vorstehend be
schriebene bekannte Herstellungsverfahren in der Weise wei
terzuentwickeln, daß gleichzeitig Transistoren mit hoher
Spannungsfestigkeit als auch Transistoren mit gegenüber dem
bekannten Verfahren erhöhter Grenzfrequenz herstellen lassen.
Diese Aufgabe wird erfindungsgemäß gelöst durch das Verfahren
gemäß Anspruch 1.
Das erfindungsgemäße Verfahren ist besonders flexibel, da
sich auf dem selben Substrat unterschiedliche Typen von Halb
leiterbauelementen parallel herstellen lassen. Der Begriff
"unterschiedliche Typen" bedeutet im Sinne der Erfindung, daß
Transistoren hergestellt werden können, die entweder in bezug
auf die Spannungsfestigkeit oder in bezug auf die Hochfre
quenzeigenschaften optimiert sind.
Vorteilhaft ist es zudem, daß der Prozeß mit den erfindungs
gemäß zusätzlich benötigten Prozeßschritte nicht unnötig kom
pliziert wird.
Ebenfalls vorteilhaft ist es, daß der Prozeß voll CMOS-
kompatibel aber auch BiCMOS-kompatibel ist.
Erfindungsgemäß wird eine ein- oder mehrstufige hochenergeti
sche Implantation, mit der sich in einem Gebiet des Substrats
ein retrogrades Dotierprofil in der Epitaxieschicht herstel
len läßt, durchgeführt. Die hochenergetische Implantation er
folgt bevorzugt zweistufig. Der Bereich der retrograden Do
tierung schließt vorzugsweise unmittelbar an das hochdotierte
Gebiet des vergrabenen Dotierungsbereichs an, so daß die Grö
ße des hochdotierten Dotierungsbereichs vergrößert wird. Dies
hat zur Folge, daß lokal ein Transistor geschaffen werden
kann, der vergleichbar ist mit einem Transistor, der mittels
eines Prozesses hergestellt wird, bei dem die Epitaxieschicht
vergleichsweise dünner hergestellt wurde.
Nach der hochenergetischen Implantation wird das Verfahren
gemäß der Erfindung in an sich bekannter Weise zur Fertig
stellung der gewünschten Transistoren fortgesetzt. Soll im
betreffenden Substratgebiet ein npn-Transistor hergestellt
werden, so folgen Prozeßschritte zur Herstellung einer Basis
zone und einer Emitterzone. Soll dagegen ein pnp-Transistor
hergestellt werden, folgen in an sich bekannter Weise abgeän
derte Schritte zur Erzeugung eines Komplementärtransistors.
Es wird beispielsweise auf die DE 196 11 692 A1 verwiesen.
In einer bevorzugten Ausführungsform wird oberhalb der Epita
xieschicht eine Oxidschicht, beispielsweise eine TEOS-Schicht
mit einer Dicke von vorzugsweise weniger als 400 nm, insbe
sondere mit einer Dicke im Bereich von 20 bis 200 nm, er
zeugt. Nach dem Aufbringen der TEOS-Schicht folgt im allge
meinen eine Verdichtung der TEOS-Schicht durch Temperaturbe
handlung. Die Herstellung dieser Schicht erfolgt vorzugsweise
vor der hochenergetischen Dotierung. Dies ist vorteilhaft, da
die Oxidschicht als Streuoxid bezüglich der implantierten Do
tierstoffe wirkt.
In einer Weiterbildung des Verfahrens wird vor der hochener
getischen Dotierung oberhalb der Oxidschicht eine beispiels
weise p-dotierte Polysiliziumschicht erzeugt. Darauf folgt
ein Ätzschritt zur Erzeugung einer Öffnung in der Polysilizi
umschicht oberhalb des aktiven Transistorgebietes. Die Ätzung
stoppt auf der unterhalb der Polysiliziumschicht liegenden
Oxidschicht. Vorzugsweise wird eine Anordnung zur lateralen
Begrenzung der Ausbreitung der implantierten Dotierstoffe er
zeugt, beispielsweise eine Fotolackmaske oberhalb der p-
Polysiliziumschicht. Die Öffnung der Anordnung zur lateralen
Begrenzung wird bevorzugt größer gewählt, als die eingeätzte
Öffnung in der p-Polysiliziumschicht.
Die Erfindung betrifft auch ein Verfahren zur Herstellung ei
ner auf einem Substrat integrierten Anordnung aus Transisto
ren einer ersten Art mit hoher Durchbruchspannung und Transi
storen einer zweiten Art mit hoher Grenzfrequenz gemäß An
spruch 4.
Gemäß der Erfindung wird im Bereich des Transistors der zwei
ten Art das erfindungsgemäße Verfahren durchgeführt. Im Ge
biet des Transistors der ersten Art wird keine hochenergeti
sche Implantation zur Vergrößerung des vergrabenen Kollektor
bereichs durchgeführt. Auf diese Weise kann während des Pro
zesses auf dem ganzen Substrat eine vergleichsweise dicke
Epitaxieschicht aufgebracht werden, so daß sich eine hohe
Spannungsfestigkeit bei den Transistoren der ersten Art er
gibt.
Die Transistorgebiete unterscheiden sich somit im wesentli
chen dadurch, daß im Bereich zwischen dem vergrabenen Dotie
rungsbereich und dem Basisbereich unterschiedliche Dotierpro
file, beziehungsweise im Spezialfall beim zweiten Typ ein re
trogrades Dotierprofil und beim ersten Typ kein Dotierprofil,
erzeugt werden.
Unter einem Dotierprofil gemäß der Erfindung wird der Verlauf
der Dotierungskonzentration in Richtung senkrecht zur Haupto
berfläche des Substrats durch das aktive Gebiet des Transis
tors verstanden.
Im Substratgebiet des Transistors der ersten Art wird vor
zugsweise während der Herstellung der Epitaxieschicht ein
ebenes Dotierprofil durch in-situ Dotierung erzeugt. Beson
ders bevorzugt wird während des Aufwachsens ein Dotierstoff
mittels Strahlimplantation erzeugt. Vorzugsweise weist der
Transistor der ersten Art im Bereich der Epitaxieschicht ein
im wesentlichen "ebenes" Dotierprofil auf, in dem die Konzen
tration des/der Dotierstoffe im wesentlichen konstant und ge
ringer, als die Dotierstoffkonzentration im hochdotierten Ge
biet ist.
Durch das Verfahren gemäß der Erfindung läßt sich ein aktives
Transistorgebiet gemäß Anspruch 6 herstellen. Die vorliegende
Erfindung betrifft daher auch ein aktives Transistorgebiet.
Die Dicke der Epitaxieschicht beträgt vorzugsweise mindestens
300 nm, insbesondere 500 nm.
Erfindungsgemäß lassen sich Transistorgebiete für pnp-
Transistoren und npn-Transistoren herstellen. Wird ein pnp-
Transistorgebiet hergestellt, ist es bevorzugt, den Bereich
der retrograden Dotierung mit einer n-Dotierung unter Verwen
dung von beispielsweise Phosphor als Dotierstoff zu versehen.
In einem Bereich mit einem Transistorgebiet für einen npn-
Transistor wird vorzugsweise der Bereich der retrograden Do
tierung p-dotiert.
Vorzugsweise weist der erfindungsgemäß herstellbare Transis
tor eine Silizium-Germanium Basis auf. Die Herstellung einer
solchen Basis kann mittels dem Verfahren des selektiven epi
taktischen Wachstums einer Silizium-Germanium Schicht erfol
gen.
Erfindungsgemäß lassen sich bezüglich der Hochfrequenz
eigenschaften optimierte Transistoren mit einer Grenzfrequenz
fcut-off im Bereich von 70 bis 100 GHz herstellen. Die Span
nungsfestigkeit UCEO des bezüglich der Hochfrequenzeigenschaf
ten optimierten Transistors beträgt bevorzugt mindestens 2 V.
Die Spannungsfestigkeit des bezüglich der Durchbruchspannung
optimierten Transistors liegt vorzugsweise im Bereich von UCEO
= 3 bis 7 V, insbesondere im Bereich von UCEO = 5 bis 6 V.
Ausführungsbeispiele sind in den Fig. 1 bis 4 beschrieben.
Es zeigen
Fig. 1 eine schematische Darstellung eines Querschnitts durch
ein aktives Gebiet eines Transistors in einer Halbleiter
struktur, der bezüglich der Hochfrequenzeigenschaften opti
miert ist,
Fig. 2 ein schematisches Dotierprofil eines erfindungsgemäßen
Transistors mit bezüglich der Hochfrequenzeigenschaften opti
mierten Eigenschaften,
Fig. 3 ein schematisches Dotierprofil eines Transistors mit
optimierten Eigenschaften bezüglich der Durchbruchspannung
und
Fig. 4 ein Diagramm einer Messung des Verlaufs der Dotie
rungskonzentration an einem Transistors mit bezüglich der
Hochfrequenzeigenschaften optimierten Eigenschaften.
In Fig. 1 (npn-Hochfrequenztransistor) ist auf einem p
dotierten Silizium-Substrat 12 mit vergrabenem Dotierungsbe
reich (burried layer) 9 eine Epitaxieschicht 13 aus Silizium
der Dicke e = 600 nm erzeugt. Die Epitaxieschicht wird in-
situ durch Arsen-Implantation mit einer Dosis von 1.1016 cm-3
dotiert.
Oberhalb der Epitaxieschicht wird dann eine Oxidschicht 6 der
Dicke 100 nm und im Anschluß daran eine p-Polysilizium-
Schicht 5 aufgebracht. Es folgt die Herstellung einer dar
überliegenden TEOS-Schicht 10 und einer über der TEOS-Schicht
angeordneten Nitrid-Schicht 11. Nach Herstellung dieser
Schichten wird eine Öffnung im Emitterbereichs 8 des Durch
messers 500 nm durch einen Ätzschritt erzeugt. Die Ätzung
stoppt an der Oxidschicht 6. Schließlich wird eine Lack
schicht 7 auf die Nitrid-Schicht aufgebracht, deren Öffnung
um den Betrag d = 350 nm größer ist, als die Öffnung des
Emitterbereichs 8.
Darauf folgt die hochenergetische Implantation von Phospho
rionen in Richtung der Pfeile 14 zur Erzeugung eines retro
graden Dotierungsbereichs 14 in der Epitaxieschicht 13.
Die hochenergetische Ionen-Implantation erfolgt zweistufig.
Zunächst wird Phosphor (P+) mit E = 110 keV und einer Dosis
von 1,5.1012 cm-2 bei T = 0°C implantiert. Im zweiten
Schritt wird Phosphor (P++) mit E = 350 keV und einer Dosis
von 4,05.1012 cm-2 bei T = 0°C implantiert. Die Basis und
der Emitter sind zu diesem Zeitpunkt noch nicht vorhanden.
Der durch die hochenergetische Implantation erzeugte Dotie
rungsbereich kann auch als "pseudo burried layer" bezeichnet
werden.
Fig. 2 zeigt in schematischer Darstellung das Diagramm der
Dotierungskonzentration K in in Abhängigkeit von der Tiefe K,
wobei K von der Substratoberfläche ausgehend in Richtung des
vergrabenen Dotierungsbereichs ansteigt, für ein Transistor
gebiet gemäß Fig. 1 (HF-Transistor). Die Kurve für die Emit
terdotierung 1, wobei der Dotierstoff im Beispiel Arsen ist,
fällt mit steigender Tiefe steil ab. Kurve 2 stellt den Do
tierungsverlauf für die mit Bor dotierte Basis dar. Die Ba
siskurve fällt schwächer ab als die Emitterkurve und endet im
oberflächennahen Bereich des Epitaxiegebietes. Das Kollektor
profil 3 beginnt von der Substratoberfläche aus gesehen flach
und geht unstetig in einen ansteigenden Verlauf mit abnehmen
der Steigung über, welcher als retrograder Dotierungsverlauf
3' bezeichnet wird.
In Fig. 3 ist entsprechend Fig. 2 die Dotierungskonzentration
für einen hinsichtlich der Durchbruchspannung optimiertes
Transistorgebiet schematisch gezeigt (HV-Transistor). Die
Emitterkurve 21, die Basiskurve 22 und die Kurve des vergra
benen Dotierungsbereichs 24 verlaufen wie in Fig. 2 darge
stellt. Der Verlauf der Dotierungskonzentration 23 im Kollek
tor ist allerdings flach, wie es sich bei einer gleichförmi
gen in-situ Dotierung während der Herstellung der Epitaxie
schicht ergibt. Wie die Kurve für die Dotierungskonzentration
23 zeigt, befindet sich die Dotierungskonzentration im Kol
lektor auf einem im Vergleich zum HF-Transistor (Kurve 3 in
Fig. 2) niedrigerem Niveau.
Eine SIMS-Messung der Dotierungskonzentration K bei einem HF-
Transistor gemäß Figur ist in Fig. 4 dargestellt. Kurve 34 re
präsentiert den Konzentrationsverlauf der Dotierstoffe im
vergrabenen Dotierungsbereich. Kurve 33 stellt den Konzentra
tionsverlauf für die retrograde Dotierung (entsprechend Be
zugszeichen 3' in Fig. 2) mit einem Maximum 16 bei etwa der
Tiefe T = 400 nm dar. Diese Kurve flacht in Richtung der Sub
stratoberfläche bei T < = 200 nm ab (entsprechend Bezugszei
chen 3 in Fig. 2).
Claims (10)
1. Verfahren zur Herstellung eines aktiven Transistorgebietes
in Bipolar-Technologie auf einem Substrat mit folgenden
Schritten:
- - Bereitstellung eines Substrats (12),
- - Erzeugung eines vergrabenen Dotierungsbereichs (9) im Sub strat,
- - Erzeugung einer Epitaxieschicht (13), die geringer dotiert ist, als der vergrabene Dotierungsbereich auf dem Substrat,
- - Erzeugung eines retrograden Dotierprofils (3') in der Epi taxieschicht durch ein- oder mehrstufige hochenergetische Im plantation geeigneter Dotierstoffe derart, daß das hochdo tierte Gebiet des vergrabenen Dotierungsbereichs in Richtung der Substratoberfläche vergrößert wird und
- - Durchführung weiterer an sich bekannter Verfahrensschritte zur Fertigstellung des aktiven Transistorgebietes.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
oberhalb der Epitaxieschicht eine Oxidschicht erzeugt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor
der zusätzlichen Dotierung oberhalb der Oxidschicht eine do
tierte Polysiliziumschicht erzeugt wird und im Anschluß daran
in die Polysiliziumschicht eine Öffnung geätzt wird, die bis
zur Oxidschicht reicht.
4. Verfahren zur Herstellung einer auf einem Substrat inte
grierten Anordnung aus Transistoren einer ersten Art mit ho
her Durchbruchspannung und Transistoren einer zweiten Art mit
hoher Grenzfrequenz, dadurch gekennzeichnet, daß bei dem
Transistor der zweiten Art im Gegensatz zum Transistor der
ersten Art ein aktives Transistorgebiet gemäß Anspruch 1 her
gestellt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zu
mindest im Bereich des Transistors der ersten Art während der
Herstellung der Epitaxieschicht ein ebenes Dotierprofil
(23) durch in-situ Dotierung erzeugt wird.
6. Aktives Transistorgebiet in einer in Bipolar-Technologie
hergestellten Halbleiterstruktur mit einem Substrat (12), ei
nem vergrabenen Dotierungsbereich (9) und einer Epitaxie
schicht (13), die geringer dotiert ist, als der vergrabene
Dotierungsbereich, dadurch gekennzeichnet, daß
in der Epitaxieschicht ein retrograder Dotierungsbereich (14)
mit von der Oberfläche des Substrats in Richtung des vergra
benen Dotierungsbereich anwachsender Dotierungskonzentration
vorhanden ist.
7. Transistorgebiet nach Anspruch 6, dadurch gekennzeichnet,
daß die Dicke der Epitaxieschicht (13) mindestens 300 nm be
trägt.
8. Transistorgebiet nach Anspruch 6 oder 7, dadurch gekenn
zeichnet, daß oberhalb der Epitaxieschicht eine Oxidschicht
(6) vorhanden ist.
9. Transistorgebiet nach mindestens einem der Ansprüche 6 bis
8, dadurch gekennzeichnet, daß der Bereich der retrograden
Dotierung n-dotiert ist.
10. Transistorgebiet nach Anspruch 6 oder 7, dadurch gekenn
zeichnet, daß der Bereich der retrograden Dotierung p-dotiert
ist.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19957113A DE19957113A1 (de) | 1999-11-26 | 1999-11-26 | Verfahren zur Herstellung eines aktiven Transistorgebietes |
| EP00985076A EP1240671A1 (de) | 1999-11-26 | 2000-11-21 | Retrograd dotierter subkollektor und verfahren zur herstellung |
| US10/130,083 US6806152B1 (en) | 1999-11-26 | 2000-11-21 | Retrograde doped buried layer transistor and method for producing the same |
| JP2001540843A JP2003515932A (ja) | 1999-11-26 | 2000-11-21 | 退行性ドーピングされたサブコレクタおよびその製造方法 |
| PCT/EP2000/011591 WO2001039274A1 (de) | 1999-11-26 | 2000-11-21 | Retrograd dotierter subrollertor und verfahren zur herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19957113A DE19957113A1 (de) | 1999-11-26 | 1999-11-26 | Verfahren zur Herstellung eines aktiven Transistorgebietes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19957113A1 true DE19957113A1 (de) | 2001-06-07 |
Family
ID=7930534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19957113A Withdrawn DE19957113A1 (de) | 1999-11-26 | 1999-11-26 | Verfahren zur Herstellung eines aktiven Transistorgebietes |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6806152B1 (de) |
| EP (1) | EP1240671A1 (de) |
| JP (1) | JP2003515932A (de) |
| DE (1) | DE19957113A1 (de) |
| WO (1) | WO2001039274A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10160509A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| DE102011108334B4 (de) * | 2011-07-25 | 2016-05-25 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013018789A1 (de) | 2012-11-29 | 2014-06-05 | Infineon Technologies Ag | Steuern lichterzeugter Ladungsträger |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4319932A (en) | 1980-03-24 | 1982-03-16 | International Business Machines Corporation | Method of making high performance bipolar transistor with polysilicon base contacts |
| EP0605634A1 (de) * | 1991-09-27 | 1994-07-13 | Harris Corporation | Komplementäre bipolare transistoren mit hoher early-spannung, hoher frequenzleistung und hoher durchschlagspannungscharakteristik und herstellungsprozess für dieselbe. |
| US5321301A (en) * | 1992-04-08 | 1994-06-14 | Nec Corporation | Semiconductor device |
| JP2582519B2 (ja) | 1992-07-13 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
| US5326710A (en) * | 1992-09-10 | 1994-07-05 | National Semiconductor Corporation | Process for fabricating lateral PNP transistor structure and BICMOS IC |
| US5320972A (en) | 1993-01-07 | 1994-06-14 | Northern Telecom Limited | Method of forming a bipolar transistor |
| JPH07193075A (ja) | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体装置およびその製造方法 |
| KR100208977B1 (ko) | 1995-06-15 | 1999-07-15 | 윤종용 | 초고속 쌍극성 트랜지스터의 제조방법 |
| JP2748898B2 (ja) | 1995-08-31 | 1998-05-13 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| WO1997017726A1 (en) | 1995-11-07 | 1997-05-15 | National Semiconductor Corporation | Low collector resistance bipolar transistor compatible with high voltage integrated circuits |
| DE19611692C2 (de) | 1996-03-25 | 2002-07-18 | Infineon Technologies Ag | Bipolartransistor mit Hochenergie-implantiertem Kollektor und Herstellverfahren |
| JP3186691B2 (ja) * | 1998-04-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその形成方法 |
| FR2779571B1 (fr) | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
-
1999
- 1999-11-26 DE DE19957113A patent/DE19957113A1/de not_active Withdrawn
-
2000
- 2000-11-21 EP EP00985076A patent/EP1240671A1/de not_active Withdrawn
- 2000-11-21 US US10/130,083 patent/US6806152B1/en not_active Expired - Fee Related
- 2000-11-21 JP JP2001540843A patent/JP2003515932A/ja active Pending
- 2000-11-21 WO PCT/EP2000/011591 patent/WO2001039274A1/de active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10160509A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| WO2003046948A3 (de) * | 2001-11-30 | 2004-04-22 | Ihp Gmbh | Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung |
| US7323390B2 (en) | 2001-11-30 | 2008-01-29 | Ihp Gmbh - Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik | Semiconductor device and method for production thereof |
| DE102011108334B4 (de) * | 2011-07-25 | 2016-05-25 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001039274A1 (de) | 2001-05-31 |
| JP2003515932A (ja) | 2003-05-07 |
| US6806152B1 (en) | 2004-10-19 |
| EP1240671A1 (de) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032999B1 (de) | Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur | |
| EP0032550B1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
| DE1938365A1 (de) | Verfahren zum Herstellen integrierter Schaltungen | |
| DE10214066A1 (de) | Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben | |
| DE3628488A1 (de) | Isolationsstruktur in mos-bauelementen und verfahren zu ihrer herstellung | |
| EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
| EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE19643903A1 (de) | Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang | |
| EP0020998A1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| DE2124764A1 (de) | Verfahren zur Herstellung einer Halb leiteranordnung | |
| DE102015204411B4 (de) | Transistor und Verfahren zur Herstellung eines Transistors | |
| DE19844710C2 (de) | Mit einer Submikrometer-CMOS-Technik kompatible integrierte Halbleiterschaltung mit einem lateralen Bipolartransistor und diesbezügliches Herstellungsverfahren | |
| EP1415340A2 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
| EP0068392A1 (de) | Verfahren zur Herstellung von Schottky-Dioden | |
| DE2429957B2 (de) | Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper | |
| DE19957113A1 (de) | Verfahren zur Herstellung eines aktiven Transistorgebietes | |
| WO2003046947A2 (de) | Bipolar transistor | |
| DE2930780C2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
| EP1254482A2 (de) | Bipolartransistor | |
| EP1436842A1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
| DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung | |
| DE10317096B4 (de) | Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen | |
| WO2000019535A1 (de) | Halbleiterstruktur für halbleiterbauelemente | |
| EP1153437B1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
| DE10249897B4 (de) | Selbstjustierendes Verfahren zur Herstellung eines Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |