JP2007073992A - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2007073992A JP2007073992A JP2006312476A JP2006312476A JP2007073992A JP 2007073992 A JP2007073992 A JP 2007073992A JP 2006312476 A JP2006312476 A JP 2006312476A JP 2006312476 A JP2006312476 A JP 2006312476A JP 2007073992 A JP2007073992 A JP 2007073992A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- film
- emitter
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
【解決手段】バイポーラトランジスタは、コレクタとして機能するSi単結晶層3と、Si単結晶層3の上に形成された単結晶のSi/SiGeC層30a及び多結晶のSi/SiGeC層30bと、エミッタ開口部を有する酸化膜31と、エミッタ電極50と、エミッタ層35とを備えている。単結晶のSi/SiGeC層30aに真性ベース層52が形成され、単結晶のSi/SiGeC層30aの一部と多結晶のSi/SiGeC層30bとCoシリサイド層37bとにより、外部ベース層51が構成されている。エミッタ電極の厚みは、エミッタ電極50に注入されたボロンがエミッタ電極50内を拡散して、エミッタ−ベース接合部まで達しないように設定されている。
【選択図】図1
Description
以下、図面を参照しながら、本発明の第1の実施形態について詳細に説明する。図1は、本発明の第1の実施形態に係るバイポーラトランジスタの断面図である。
以下、図面を参照しながら、本発明の第2の実施形態について説明する。図13,図14は、本発明の第2の実施形態に係るバイポーラトランジスタの製造工程を示す断面図である。
2 サブコレクタ
3 Si単結晶層
4 シャロートレンチ
5 ディープトレンチ
6 アンドープポリシリコン膜
7 シリコン酸化膜
8 N+型コレクタ引き出し層
9 P型ウェル
10 N型ウェル
11 酸化膜
28 酸化膜
29 ポリシリコン膜
30 (単結晶の)Si/SiGeC層
30 (多結晶の)Si/SiGeC層
31 酸化膜
32 ポリシリコン膜
33 ポリシリコン膜
35 エミッタ層
36 サイドウォール
37 Coシリサイド層
38 層間絶縁膜
39 Wプラグ
40 アルミニウム金属配線
45 エミッタ開口部
50 エミッタ電極
51 外部ベース層
52 真性ベース層
Claims (8)
- 第1の半導体層と、
上記第1の半導体層の上面領域に形成され、第1導電型不純物を含むコレクタ層と、
上記コレクタ層を挟んで互いに離間して形成され、絶縁膜からなる2つの分離層と、
上記第1の半導体層及び上記分離層の上に成長され、上記第1の半導体層とはバンドギャップが異なる,第2導電型不純物を含む第2の半導体層と、
上記第2の半導体層の上に成長され、上記第2の半導体層とはバンドギャップが異なる第3の半導体層と、
上記第3の半導体層の上に形成され、エミッタ開口部を有する絶縁膜と、
上記エミッタ開口部を埋めて形成され、第1導電型不純物を含む多結晶半導体からなるエミッタ電極とを備え、
上記第3の半導体層のうち上記エミッタ電極に接する領域は、第1導電型不純物を含むエミッタ層であり、
上記第2の半導体層及び第3の半導体層のうち上記エミッタ層と上記コレクタ層とによって挟まれる領域は、第2導電型不純物を含む真性ベース層であり、
上記第2の半導体層及び上記第3の半導体層のうち上記真性ベース層を囲む部分は、第2導電型不純物を含む外部ベース層であり、
上記外部ベース層は、上記分離層に跨っており、かつ、表面部にシリサイド層を有しており、
上記第2の半導体層及び第3の半導体層のうち、上記第1の半導体層の上に形成された部分は単結晶の半導体層であり、上記分離層の上に形成された部分は多結晶の半導体層であり、
上記第2の半導体層及び上記第3の半導体層のうちの、上記分離層の上に形成された上記外部ベース層である部分の膜厚は、上記第1の半導体層の上に形成された上記真性ベース層である部分の膜厚よりも薄く、
上記エミッタ電極は、その内部に注入された,外部ベース層形成用の第2導電型不純物が、該エミッタ電極内を拡散して、エミッタ−ベース接合部まで達しない膜厚を有している,バイポーラトランジスタ。 - 請求項1記載のバイポーラトランジスタにおいて、
上記エミッタ電極の厚みは、300nm以上で500nm以下の範囲にある,バイポーラトランジスタ。 - 請求項1記載のバイポーラトランジスタにおいて、
上記多結晶半導体は、上記絶縁膜の上に形成され、上記第3の半導体層を露出する上部エミッタ開口部を有する第1の多結晶半導体膜と、上記第1の多結晶半導体膜の上に上記エミッタ開口部及び上部エミッタ開口部を埋めて形成され、上記第3の半導体層の上記エミッタ開口部及び上部エミッタ開口部から露出した部分と接する第2の多結晶半導体膜とからなる,バイポーラトランジスタ。 - 請求項1〜3のうちいずれか1つに記載のバイポーラトランジスタにおいて、
上記第1の半導体層は、Si単一組成を有し、
上記第2の半導体層は、SiGeまたはSiGeC混晶組成を有している,バイポーラトランジスタ。 - 分離層に囲まれた第1導電型の第1の半導体層の上に、第1の半導体層とはバンドギャップが異なり第2導電型不純物を含む第2の半導体層を、上記分離層に跨るようにエピタキシャル成長させる工程(a)と、
上記第2の半導体層の上に、上記第2の半導体層とはバンドギャップが異なる第3の半導体層をエピタキシャル成長させる工程(b)と、
上記第3の半導体層の上にエミッタ開口部を有する絶縁膜を形成する工程(c)と、
上記第3の半導体層及び上記絶縁膜の上に、第1導電型不純物を含む多結晶層を形成する工程(d)と、
上記多結晶層及び上記絶縁層をパターニングしてエミッタ電極を形成する工程(e)と、
上記エミッタ電極及び上記絶縁膜をマスクにして、基板表面に垂直な方向に対して傾いた方向から、第2導電型の不純物を上記第2及び第3の半導体層に注入する工程(f)とを含み、
上記工程(a)及び上記工程(b)において、上記エピタキシャル成長の成長反応が表面で起こる,超高真空化学気相堆積(UHV−CVD)法により、上記第1の半導体層の上に単結晶の第2の半導体層及び第3の半導体層をそれぞれ形成し、上記第1の半導体層を除く部分の上に、上記単結晶の第2の半導体層及び第3の半導体層よりも膜厚が薄い多結晶の第2の半導体層及び第3の半導体層を形成し、
上記工程(f)において、上記エミッタ電極は、その内部に注入された上記第2導電型不純物が、該エミッタ電極内を拡散して、エミッタ−ベース接合部まで達しない膜厚を有している,バイポーラトランジスタの製造方法。 - 請求項5記載のバイポーラトランジスタの製造方法において、
上記多結晶層は、第1の多結晶半導体膜と第2の多結晶半導体膜とからなり、
上記工程(c)は、上記第3の半導体層の上に上記絶縁膜及び第1導電型不純物を含む上記第1の多結晶半導体膜を連続して堆積する工程(c1)と、上記第1の多結晶半導体膜をパターニングして、上記エミッタ開口部を形成する工程(c2)と、上記エミッタ開口部内の上記絶縁膜を除去する工程(c3)とを含み、
上記工程(d)において、上記第3の半導体層及び上記第1の多結晶半導体膜の上に第1導電型不純物を含む上記第2の多結晶半導体膜を形成する,バイポーラトランジスタの製造方法。 - 請求項5記載のバイポーラトランジスタの製造方法において、
上記ステップ(d)では、300nm以上で500nm以下の範囲にある厚みを有する多結晶層を形成する,バイポーラトランジスタの製造方法。 - 請求項5〜7のうちいずれか1つに記載のバイポーラトランジスタの製造方法において、
上記第1の半導体層は、Si単一組成を有しており、
上記ステップ(a)では、SiGeまたはSiGeC混晶組成を有する第2の半導体層を成長させるバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312476A JP2007073992A (ja) | 2003-03-25 | 2006-11-20 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003082421 | 2003-03-25 | ||
JP2006312476A JP2007073992A (ja) | 2003-03-25 | 2006-11-20 | バイポーラトランジスタおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004074121A Division JP2004311971A (ja) | 2003-03-25 | 2004-03-16 | バイポーラトランジスタおよびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011154704A Division JP2011238955A (ja) | 2003-03-25 | 2011-07-13 | バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073992A true JP2007073992A (ja) | 2007-03-22 |
Family
ID=37935119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006312476A Withdrawn JP2007073992A (ja) | 2003-03-25 | 2006-11-20 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073992A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268732A (ja) * | 1990-12-07 | 1992-09-24 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタの製造方法 |
JPH09326399A (ja) * | 1996-06-04 | 1997-12-16 | Sony Corp | 半導体装置とその製造方法 |
JP2001319936A (ja) * | 2000-05-12 | 2001-11-16 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
JP2002324806A (ja) * | 2001-03-19 | 2002-11-08 | Internatl Business Mach Corp <Ibm> | 階段状コレクタ・インプラント及びその形成方法 |
-
2006
- 2006-11-20 JP JP2006312476A patent/JP2007073992A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04268732A (ja) * | 1990-12-07 | 1992-09-24 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタの製造方法 |
JPH09326399A (ja) * | 1996-06-04 | 1997-12-16 | Sony Corp | 半導体装置とその製造方法 |
JP2001319936A (ja) * | 2000-05-12 | 2001-11-16 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
JP2002324806A (ja) * | 2001-03-19 | 2002-11-08 | Internatl Business Mach Corp <Ibm> | 階段状コレクタ・インプラント及びその形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011238955A (ja) | バイポーラトランジスタ | |
KR100630110B1 (ko) | 반도체 장치 및 그 제조방법 | |
US20020132438A1 (en) | Epitaxial base bipolar transistor with raised extrinsic base | |
US20040089918A1 (en) | Bipolar transistor device having phosphorous | |
KR20020019560A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
JP2010010456A (ja) | 半導体装置 | |
JPH0969528A (ja) | 半導体装置およびその製造方法 | |
JP4138806B2 (ja) | バイポーラトランジスタの形成方法 | |
US7719031B2 (en) | Heterojunction biploar transistor and method for manufacturing same | |
JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
JP4932981B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
US7564075B2 (en) | Semiconductor device | |
JPH10326793A (ja) | 半導体装置の製造方法 | |
JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
US6927118B2 (en) | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening | |
JP2004311971A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2007073992A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2006310590A (ja) | 半導体装置及びその製造方法 | |
JP3908023B2 (ja) | 半導体装置の製造方法 | |
JP4181450B2 (ja) | 半導体装置の製造方法 | |
JPH08288299A (ja) | 半導体装置およびその製造方法 | |
JP2007088310A (ja) | 半導体装置およびその製造方法 | |
JP2007173452A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2006173507A (ja) | バイポーラトランジスタとバイポーラトランジスタの製造方法 | |
JP2008027964A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Effective date: 20110117 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20110419 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110725 |
|
A761 | Written withdrawal of application |
Effective date: 20110727 Free format text: JAPANESE INTERMEDIATE CODE: A761 |