JP2006173507A - バイポーラトランジスタとバイポーラトランジスタの製造方法 - Google Patents

Abstract

【課題】 従来のＨＢＴの製造時に、外因性ベース上へのコンタクトホール形成の際の突き抜けを防ぎ、コンタクトホール形成の歩留まりを向上することを目的とする。
【解決手段】 エピタキシャル成長ベース層を有するバイポーラトランジスタであって、外因性ベース層を、化学的に極めて安定なシリコンカーバイド層を含む積層構造とすることにより、ドライエッチングによるコンタクトホール形成時にシリサイドの不完全な部分があったとしても、シリコンカーバイド層によってエッチングの突き抜けを防ぐことができるために、コンタクトホール形成の歩留まりを向上することが可能となる。
【選択図】 図１３

Description

本発明は、高速動作を必要とする通信用デバイスなどに利用されるバイポーラトランジスタとバイポーラトランジスタの製造方法に関する。

ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）は、優れた高速動作・高電流駆動能力を持つことから、高速・高集積を必要とする移動体通信等の通信用デバイスとして利用されている。

特に近年、バイポーラトランジスタにＳｉ／ＳｉＧｅ、Ｓｉ／ＳｉＧｅＣ等のヘテロ接合構造を用いて１００ＧＨｚ以上の遮断周波数を持つヘテロ接合バイポーラトランジスタが実現されている。

従来のＨＢＴでは、真性ベース部分はエピタキシャルＳｉＧｅからなり、外因性ベース部分は実質的に多結晶材料（多結晶ＳｉＧｅ、多結晶Ｓｉ）からなる。そして、多結晶材料の上には、自己整合プロセスによって、ベースコンタクト層となるチタニウムシリサイドが形成されており、このベースコンタクト層上にベース電極がコンタクトホールを通じて形成されている（例えば、特許文献１参照）。
特開平９−１８６１７２号公報

しかしながら、最近のＨＢＴにおいては、さらなる高周波特性向上が望まれ、また、ＨＢＴ素子の微細化が要求されている。これら要求を満たすためには、従来のＨＢＴ構造において、ＨＢＴを構成する各層を薄膜化して行く必要があり、また、横方向の寸法も微細化される。さらに、ＨＢＴ構造の薄膜化、微細化に伴い、ベースコンタクト層となるシリサイドを作製する際の加熱処理温度のマージンが小さくなり、シリサイドの作製が困難になる。そのため、ＨＢＴを作り込むウェハの面内にはシリサイドの不完全な領域が生じることがあった。

このように、ＨＢＴ構造の薄膜化と同時に外因性ベース層の膜厚は減少し、外因性ベース層上のシリサイドに不完全部分がある場合、シリサイド上のコンタクトホール形成のドライエッチングにおいて、シリサイドの不完全部分をコンタクトホールが突き抜ける可能性があり、このコンタクトホールの突き抜けにより、ＨＢＴが正常に動作しないという問題点があった。

したがって、従来のＨＢＴ構造では高周波特性向上、微細化が進むにつれて、外因性ベース上へのコンタクトホール形成の歩留まりが減少しているが、今後は、高周波特性向上、微細化を進めるに従い、コンタクトホール形成の歩留まりを向上する必要が生じる。

本発明のバイポーラトランジスタとバイポーラトランジスタの製造方法は、前記問題点を解決するもので、外因性ベース上へのコンタクトホール形成の際の突き抜けを防ぎ、コンタクトホール形成の歩留まりを向上することを目的とする。

上記目的を達成するために、本発明の請求項１記載のバイポーラトランジスタは、エピタキシャル成長ベース層を有するバイポーラトランジスタであって、前記エピタキシャル成長ベース層は分離層に囲まれたコレクタ層の上に配置された真性ベース層と前記分離層の上に配置された外因性ベース層とからなり、前記真性ベース層の上に形成された開口部を有する絶縁膜と、前記絶縁膜の上に形成されたエミッタポリシリコン層と、前記開口部に位置する前記真性ベース層上に形成されたエミッタ層とを備え、前記外因性ベース層はポリシリコン，ポリシリコンカーバイドおよびポリシリコンゲルマニウムとを積層した構造であることを特徴とする。

請求項２記載のバイポーラトランジスタは、エピタキシャル成長ベース層を有するバイポーラトランジスタであって、前記エピタキシャル成長ベース層は分離層に囲まれたコレクタ層の上に配置された真性ベース層と前記分離層の上に配置された外因性ベース層とからなり、前記真性ベース層の上に形成された開口部を有する絶縁膜と、前記絶縁膜の上に形成されたエミッタポリシリコン層と、前記開口部に位置する前記真性ベース層上に形成されたエミッタ層とを備え、前記外因性ベース層のポリシリコンゲルマニウムの少なくとも一部をシリコンゲルマニウムカーボンとすることを特徴とする。

請求項３記載のバイポーラトランジスタの製造方法は、エミッタ領域、コレクタ領域、外因性ベース領域および真性ベース領域を備えたバイポーラトランジスタの製造方法であって、分離層に囲まれた第１導電型のコレクタ領域を半導体基板に設ける工程と、前記コレクタ領域上に第２導電型のシリコンゲルマニウム層、シリコンカーバイド層およびシリコン層を含む真性ベース領域の結晶半導体領域をエピタキシャル成長によって形成する工程と、前記結晶半導体領域に隣接するように前記分離層上にポリシリコンゲルマニウム、ポリシリコンカーバイドおよびポリシリコンを含む外因性ベース領域の多結晶半導体層を前記結晶半導体領域形成と同時に前記エピタキシャル成長によって形成する工程と、前記結晶半導体領域の上に開口部を有する絶縁膜を形成する工程と、前記開口部と前記絶縁膜の上に第１導電型のポリシリコン層を選択的に形成する工程とを備え、前記外因性ベース層を前記真性ベース層と同時にエピタキシャル成長によって形成することを特徴とする。

請求項４記載のバイポーラトランジスタの製造方法は、請求項３記載のバイポーラトランジスタの製造方法において、前記第２導電型シリコンゲルマニウム層を第２導電型シリコンゲルマニウムカーボン層とし、前記ポリシリコンゲルマニウムをポリシリコンゲルマニウムカーボンとすることを特徴とする。

請求項５記載のバイポーラトランジスタの製造方法は、エミッタ領域、コレクタ領域、外因性ベース領域および真性ベース領域を備えたバイポーラトランジスタの製造方法であって、分離層に囲まれた第１導電型のコレクタ領域を半導体基板に設ける工程と、前記コレクタ領域上に第２導電型のシリコンゲルマニウム層およびシリコン層を含む真性ベース領域の結晶半導体領域を形成する工程と、前記結晶半導体領域に隣接するように前記分離層上にポリシリコンゲルマニウムおよびポリシリコンを含む外因性ベース領域となる多結晶半導体層を形成する工程と、前記結晶半導体領域の上に開口部を有する絶縁膜を形成する工程と、前記開口部と前記絶縁膜の上に第１導電型のポリシリコン層を選択的に形成する工程と、前記ポリシリコン層をマスクにして前記多結晶半導体層にカーボンを注入する工程とを備え、前記外因性ベース領域のポリシリコンカーバイド層をカーボン注入により形成することを特徴とする。

請求項６記載のバイポーラトランジスタの製造方法は、請求項５に記載のバイポーラトランジスタの製造方法において、前記第２導電型シリコンゲルマニウム層が第２導電型シリコンゲルマニウムカーボンであることを特徴とする。

以上のように、層間酸化膜のドライエッチングに対して化学的に極めて安定なシリコンカーバイド層が外因性ベース層中に挿入されるため、このシリコンカーバイド層によってコンタクトホール形成時の外因性ベース層突き抜けを防ぐことが可能となり、コンタクトホール形成の歩留まりを向上することが可能となる。

本発明によれば、ＨＢＴの外因性ベース層を、化学的に極めて安定なシリコンカーバイド層を含む積層構造とすることにより、ドライエッチングによるコンタクトホール形成時にシリサイドの不完全な部分があったとしても、シリコンカーバイド層によってエッチングの突き抜けを防ぐことができるために、コンタクトホール形成の歩留まりを向上することが可能となる。

以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１におけるバイポーラトランジスタの構造断面図である。また、図２は本発明の実施の形態１におけるバイポーラトランジスタのサブコレクタ形成工程を示す工程断面図、図３は本発明の実施の形態１におけるバイポーラトランジスタのトレンチ形成工程を示す工程断面図、図４は本発明の実施の形態１におけるバイポーラトランジスタのコレクタ引き出し層形成工程を示す工程断面図、図５は本発明の実施の形態１におけるバイポーラトランジスタの酸化膜・ポリシリコン膜形成工程を示す工程断面図、図６は本発明の実施の形態１におけるバイポーラトランジスタの酸化膜・ポリシリコン膜への開口形成工程を示す工程断面図、図７は本発明の実施の形態１におけるバイポーラトランジスタのシリコン化合物層形成工程を示す工程断面図、図８は本発明の実施の形態１におけるバイポーラトランジスタのエミッタ開口形成工程を示す工程断面図、図９は本発明の実施の形態１におけるバイポーラトランジスタのエミッタポリシリコン電極形成工程を示す工程断面図、図１０は本発明の実施の形態１におけるバイポーラトランジスタの外因性ベース電極形成工程を示す工程断面図、図１１は本発明の実施の形態１におけるバイポーラトランジスタのＴｉシリサイド層形成工程を示す工程断面図、図１２は本発明の実施の形態１におけるバイポーラトランジスタの配線層形成工程を示す工程断面図、図１３は本発明の実施の形態１におけるバイポーラトランジスタのＳｉ／ＳｉＣ／ＳｉＧｅ層およびポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜を示す要部拡大図である。図１〜１３において、同じ構成要素については同じ符号を用いている。

まず、図２に示すように、（００１）面を主面とするｐ型Ｓｉ基板１の上部の表面に、フォトリソグラフィーを用いてｎ型のサブコレクタを形成する領域を開口したレジストを形成し、このレジストをマスクとしてヒ素（Ａｓ）イオンを注入し、ＨＢＴ形成領域に深さ約１μｍのｎ型のサブコレクタ２を形成する。続いて、ｐ型Ｓｉ基板１の上部にＮ型不純物をドープしながらＳｉ単結晶層３をエピタキシャル成長させる。

次に、図３に示すように、素子分離としてシリコン酸化膜が埋め込まれたシャロートレンチ分離層４と、アンドープポリシリコン膜６およびこれを取り囲むシリコン酸化膜７により構成されるディープトレンチ分離層５とを形成する。シャロートレンチ分離層４の深さは約０．３μｍ、ディープトレンチ分離層５の深さは約２μｍである。

次に、ｎ^＋型コレクタ引き出し層形成領域を開口したレジストをマスクとして、リン（Ｐ）イオンを約６０ｋｅＶ、３×１０^１５ａｔｏｍｓ／ｃｍ^２で注入した後、酸素プラズマアッシングを用いてレジストを除去する。続いて、温度が８５０℃程度で３０分程度の熱処理を行って、さらに、ヒ素（Ａｓ）を約５０ｋｅＶ、３×１０^１５ａｔｏｍｓ／ｃｍ^２で注入、温度が約１０００℃、時間１０〜１５秒程度の熱処理をして、ｎ^＋型コレクタ引き出し層８を形成する。以上により、図４のような構造を形成する。

次に、図５に示すように、約５０ｎｍの酸化膜２８を減圧ＣＶＤ法で堆積させ、続いて約１００ｎｍのポリシリコン膜２９を減圧ＣＶＤ法で堆積させる。
次に、図６に示すように、フォトリソグラフィーを用いてＨＢＴ形成領域としてシャロートレンチで囲まれたコレクタ層となる領域からシャローレンチを開口したレジストをマスクとして前記ポリシリコン膜２９をエッチングした後、酸素プラズマアッシングを用いてレジストを除去し、続いて前記ポリシリコン膜２９をエッチングした領域で露出している前記酸化膜２８をフッ酸により除去する。

次に、図７に示すように、ＵＨＶ−ＣＶＤ法により約１００ｎｍのＳｉ／ＳｉＣ／ＳｉＧｅ層３０ａおよびポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜３０ｂを同時に形成する。この時、ＳｉＧｅ層には膜成長中にホウ素（Ｂ）が導入されてｐ型になっている。なお、Ｓｉ／ＳｉＣ／ＳｉＧｅ層３０ａ、ポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜３０ｂの詳細は、図１３に示すように、シャロートレンチ分離層４で囲まれたコレクタ層となる領域上にはＳｉ層、ＳｉＧｅ層、ＳｉＣ層、Ｓｉ層が順次エピタキシャル成長した結晶の積層構造となっており、また、シャロートレンチ分離４上には、ポリＳｉ、ポリＳｉＧｅ、ポリＳｉＣ、ポリＳｉの膜が順次積層した構造となっている。

次に、図８に示すように、膜厚約３０ｎｍの酸化膜３１および、膜厚が約５０ｎｍでリンを約３×１０^２０ａｔｏｍｓ／ｃｍ^３含むポリシリコン膜３２を連続して減圧ＣＶＤ法により堆積した後、フォトリソグラフィーを用いて形成したレジストパターンをマスクにして、前記ポリシリコン膜３２を臭化水素ガス・塩素ガスを用いたドライエッチングすることで、Ｓｉ／ＳｉＣ／ＳｉＧｅ層３０ａの中央部の上方に位置する領域に前記ポリシリコン膜３２の開口部を形成し、続いて、レジストパターンを除去してから、前記開口部直下の酸化膜３１をウエットエッチングしてエミッタ開口部Ａする。

次に、膜厚が３００ｎｍ程度でリン濃度が１〜５×１０^２０ａｔｏｍｓ／ｃｍ^３程度のｎ^＋型ポリシリコンを減圧ＣＶＤ法により堆積し、続いて、フォトリソグラフィーにより図９に示すエミッタポリシリコン電極３３を規定する領域に形成したレジストパターンをマスクにして前記ｎ^＋型ポリシリコン膜を異方性エッチングして、図９に示すような、エミッタポリシリコン電極３３を形成する。この異方性エッチングでエミッタポリシリコン電極３３を形成する際に、図８で示された開口部Ａが露出しないように、また、エミッタポリシリコン電極３３がポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜３０ｂと重ならないようにエミッタポリシリコン電極３３の領域を規定する前記レジストパターンは規定される。

次に、前記ポリシリコン膜の異方性エッチングに続いて、レジストパターンが残った状態で、エミッタポリシリコン電極３３をマスクとして前記酸化膜３１をウエットエッチングする。その後、ホウ素を約７°の角度で９０°ずつ４回に分けて注入することにより、エミッタ電極下部にもホウ素の注入を行う。注入角度および注入エネルギー、ドーズ量についてはデバイスの寸法に依存するために最適な角度および注入エネルギー、ドーズ量を採用する必要があり、注入角度、注入エネルギーは限定されるものではない。その後に酸素プラズマアッシングを用いてレジストを除去する。

次に、図１０に示すように、フォトリソグラフィーにより図１０に示す領域Ｂを覆うレジストパターンをマスクにして前記ポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜３０ｂをエッチングして、ＨＢＴの外因性ベース電極３４を形成する。

次に、図１１に示すように、厚さが約３０〜１００ｎｍ程度の酸化膜を減圧ＣＶＤ法により堆積した後、温度が９００℃程度、時間が１０〜１５秒程度の熱処理をして前記エミッタポリシリコン電極３３からエミッタ層３５をベース中に拡散させる。続いて、前記酸化膜を異方性エッチングしＨＢＴのエミッタポリシリコン電極の側壁にサイドウォール３６を形成する。この時、ＨＢＴのエミッタポリシリコン電極３３表面、外因性ベース電極３４表面、ｎ^＋型コレクタ引き出し層８表面は、シリコン表面が露出している状態である。次に、Ｔｉをスパッタリングし、アニールをした後に、Ｔｉ未反応層を除去し、続いてアニールを実施することにより、ＨＢＴのエミッタポリシリコン電極３３表面、外因性ベース電極３４表面、ｎ^＋型コレクタ引き出し層８表面にＴｉシリサイド層３７を形成する。

これ以降は標準的な多層配線工程プロセスで作製して行く。図１２に示すように、層間絶縁膜３８を堆積した後に、前記層間絶縁膜３８を貫通してＨＢＴのエミッタポリシリコン電極３３、外因性ベース電極３４、ｎ^＋型コレクタ引き出し層８上の各前記Ｔｉシリサイド層３７に到達する接続孔を形成する。

最後に、各接続孔内にＷ膜を埋め込んでＷプラグ３９を形成した後に、アルミニウム合金膜をスパッタリングし、所定の領域を開口したレジストをマスクにしてパターニングし、各Ｗプラグ３９に接続され、層間酸化膜３８の上に延びる金属配線４０を形成しＨＢＴデバイスが形成される。

以上のように、外因性ベース層にＳｉＣ層が挿入されている場合、酸化膜への接続孔形成のドライエッチング工程で接続孔はＳｉＣを突き抜けることはない。これは以下の理由によるものである。

酸化膜への接続孔形成工程には、通常、ＣＦ_４のほか、ＣＨＦ_３、Ｃ_４Ｆ_８、ＣＨ_２Ｆ_２などのフロロカーボンガスにＨ_２を混合したガスを用いたドライエッチングが使用されている。このガス系によるドライエッチングでは、Ｓｉやシリサイドに対し高選択比のエッチングが可能である。酸化膜表面では、Ｏ原子が、エッチング過程で形成されるＣＦやＣＦ_２のラジカルと反応し、エッチングが進行する。さらに、最近の研究により、ドライエッチング過程でＳｉ表層にＳｉＣが形成されることがＣＦｘ重合膜形成の引き金となり、このＣＦｘ重合膜がエッチング速度を大幅に低下させることがわかってきた。すなわち、上記ガス系のドライエッチングでは、ＳｉＣ上にはＣＦｘの重合膜が形成され易く、ＳｉＣのエッチング速度は極めて小さくなる。結合エネルギー４．５ｅＶ、融点２８３０℃のＳｉＣは、融点１５４０℃のＴｉＳｉ_２に比べて安定であり、ＳｉＣのドライエッチング耐性を大きくしている。

したがって、外因性ベース層のシリサイド下にＳｉＣが存在することで、外因性ベース層上のシリサイドに不完全部分があるとしても、接続孔がＳｉＣを突き抜けることはない。

また、ＳｉＣ層は、ＣＦｘ重合膜形成のきっかけとなれば良いので、基本的には、原子層オーダーで存在すれば良く、発明者らの実験では、ＳｉＣの膜厚は３ｎｍあれば十分である。この膜厚の場合、電子はＳｉＣによるエネルギー障壁を透過することが可能であり、ＨＢＴのデバイス特性に大きな影響を与えない。

また、Ｓｉ／ＳｉＣ／ＳｉＧｅ層３０ａ、ポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜３０ｂに形成される膜としてＳｉ／ＳｉＣ／ＳｉＧｅ層およびポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜用いたが、ＳｉＧｅ層、ポリＳｉＧｅ層は、ＳｉＧｅＣ層、ポリＳｉＧｅＣ層としてもよい。

さらに、ポリＳｉＣ層の挿入位置は、ポリＳｉ層の直下に限定されるものではない。
（実施の形態２）
次に、本発明の実施の形態２について図１４を用いて説明する。

図１４は本発明の実施の形態２におけるバイポーラトランジスタの要部構造断面図である。
実施の形態１におけるＳｉ／ＳｉＣ／ＳｉＧｅ層３０ａ、ポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜３０ｂに変わりＳｉ／ＳｉＧｅ層およびポリＳｉ／ポリＳｉＧｅ膜を用いて、実施の形態１と同様に、実施の形態２のＨＢＴを、図２から図９のように、まず、製造する。

次に、実施の形態２では、エミッタポリシリコン電極３３形成してホウ素を注入した後、カーボンを注入する。このとき、カーボンの注入エネルギーを調整することで、図１４に示すように、外因性ベース層内の上層側のポリＳｉ下にＳｉＣ層領域を形成する。実施の形態２では、カーボン注入時にエミッタポリシリコン電極３３がマスクとなるので、実施の形態１のように真性ベース層内へのＳｉＣ形成はなく、外因性ベース層のみにポリＳｉＣが形成される。

その後の形成工程は、実施の形態１と同様である。
以上のような方法により、外因性ベース層にＳｉＣ層が挿入され、実施の形態１と同様に接続孔の突き抜けを防止する。

ＳｉＧｅ層をＳｉＧｅＣ層としてもよいことは、実施の形態１と同様である。

本発明は、コンタクトホール形成の歩留まりを向上することができ、高速動作を必要とする通信用デバイスなどに利用されるバイポーラトランジスタとバイポーラトランジスタの製造方法等に有用である。

本発明の実施の形態１におけるバイポーラトランジスタの構造断面図 本発明の実施の形態１におけるバイポーラトランジスタのサブコレクタ形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタのトレンチ分離形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタのコレクタ引き出し層形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタの酸化膜・ポリシリコン膜形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタの酸化膜・ポリシリコン膜への開口形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタのシリコン化合物層形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタのエミッタ開口形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタのエミッタポリシリコン電極形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタの外因性ベース電極形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタのＴｉシリサイド層形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタの配線層形成工程を示す工程断面図 本発明の実施の形態１におけるバイポーラトランジスタのＳｉ／ＳｉＣ／ＳｉＧｅ層およびポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜を示す要部拡大図 本発明の実施の形態２におけるバイポーラトランジスタの要部構造断面図

符号の説明

１ Ｐ型Ｓｉ基板
２ サブコレクタ
３ Ｓｉ単結晶層
４ シャロートレンチ分離層
５ ディープトレンチ分離層
６ アンドープポリシリコン膜
７ シリコン酸化膜
８ Ｎ^＋型コレクタ引き出し層
２８ 酸化膜
２９ ポリシリコン膜
３０ａ Ｓｉ／ＳｉＣ／ＳｉＧｅ層
３０ｂ ポリＳｉ／ポリＳｉＣ／ポリＳｉＧｅ膜
３１ 酸化膜
３２ ポリシリコン膜
３３ エミッタポリシリコン電極
３４ 外因性ベース電極
３５ エミッタ層
３６ サイドウォール
３７ Ｔｉシリサイド層
３８ 層間絶縁膜
３９ Ｗプラグ
４０ アルミニウム金属配線

Claims (6)

1. エピタキシャル成長ベース層を有するバイポーラトランジスタであって、
   前記エピタキシャル成長ベース層は分離層に囲まれたコレクタ層の上に配置された真性ベース層と前記分離層の上に配置された外因性ベース層とからなり、
   前記真性ベース層の上に形成された開口部を有する絶縁膜と、
   前記絶縁膜の上に形成されたエミッタポリシリコン層と、
   前記開口部に位置する前記真性ベース層上に形成されたエミッタ層と
   を備え、前記外因性ベース層はポリシリコン，ポリシリコンカーバイドおよびポリシリコンゲルマニウムとを積層した構造であることを特徴とするバイポーラトランジスタ。
2. エピタキシャル成長ベース層を有するバイポーラトランジスタであって、
   前記エピタキシャル成長ベース層は分離層に囲まれたコレクタ層の上に配置された真性ベース層と前記分離層の上に配置された外因性ベース層とからなり、
   前記真性ベース層の上に形成された開口部を有する絶縁膜と、
   前記絶縁膜の上に形成されたエミッタポリシリコン層と、
   前記開口部に位置する前記真性ベース層上に形成されたエミッタ層と
   を備え、前記外因性ベース層のポリシリコンゲルマニウムの少なくとも一部をシリコンゲルマニウムカーボンとすることを特徴とするバイポーラトランジスタ。
3. エミッタ領域、コレクタ領域、外因性ベース領域および真性ベース領域を備えたバイポーラトランジスタの製造方法であって、
   分離層に囲まれた第１導電型のコレクタ領域を半導体基板に設ける工程と、
   前記コレクタ領域上に第２導電型のシリコンゲルマニウム層、シリコンカーバイド層およびシリコン層を含む真性ベース領域の結晶半導体領域をエピタキシャル成長によって形成する工程と、
   前記結晶半導体領域に隣接するように前記分離層上にポリシリコンゲルマニウム、ポリシリコンカーバイドおよびポリシリコンを含む外因性ベース領域の多結晶半導体層を前記結晶半導体領域形成と同時に前記エピタキシャル成長によって形成する工程と、
   前記結晶半導体領域の上に開口部を有する絶縁膜を形成する工程と、
   前記開口部と前記絶縁膜の上に第１導電型のポリシリコン層を選択的に形成する工程と
   を備え、前記外因性ベース層を前記真性ベース層と同時にエピタキシャル成長によって形成することを特徴とするバイポーラトランジスタの製造方法。
4. 前記第２導電型シリコンゲルマニウム層を第２導電型シリコンゲルマニウムカーボン層とし、前記ポリシリコンゲルマニウムをポリシリコンゲルマニウムカーボンとすることを特徴とする請求項３記載のバイポーラトランジスタの製造方法。
5. エミッタ領域、コレクタ領域、外因性ベース領域および真性ベース領域を備えたバイポーラトランジスタの製造方法であって、
   分離層に囲まれた第１導電型のコレクタ領域を半導体基板に設ける工程と、
   前記コレクタ領域上に第２導電型のシリコンゲルマニウム層およびシリコン層を含む真性ベース領域の結晶半導体領域を形成する工程と、
   前記結晶半導体領域に隣接するように前記分離層上にポリシリコンゲルマニウムおよびポリシリコンを含む外因性ベース領域となる多結晶半導体層を形成する工程と、
   前記結晶半導体領域の上に開口部を有する絶縁膜を形成する工程と、
   前記開口部と前記絶縁膜の上に第１導電型のポリシリコン層を選択的に形成する工程と、
   前記ポリシリコン層をマスクにして前記多結晶半導体層にカーボンを注入する工程と
   を備え、前記外因性ベース領域のポリシリコンカーバイド層をカーボン注入により形成することを特徴とするバイポーラトランジスタの製造方法。
6. 前記第２導電型シリコンゲルマニウム層が第２導電型シリコンゲルマニウムカーボンであることを特徴とする請求項５記載のバイポーラトランジスタの製造方法。
   

Images