JPS63164365A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の構造およびその製造方法に関す
るものであり、特にバイポーラ型トランジスタの高性能
化を図るものである。

従来の技術 半導体集積回路（Ｉ（：ｊ）の高速動作に適したバイポ
ーラ型トランジスタにおいて、高速・高密度化を実現す
るために、パターンの微細化ならびに接合容量の低減化
を図る必要がある。そこで、従来、多結晶シリコン膜（
Ｐｏ１ｙ　−Ｓｉ　膜）でベース取り出し電極を形成す
ることによって、ペース領域の微細化およびコレクタ・
ペース接合容量の低減化の検討がなされている。

例えば、特開昭５６−１５５６号公報では、第４図ム〜
Ｆに示す製造方法で、側壁ペース電極型構造（Ｓｉｉｅ
ｗａｌｌ　Ｂ！ＬＳ６　Ｃｏｎｔａｃｔ　５ｔｒｕｃｔ
ｕｒｅ）トランジスタが提案されている。

この５ＩＣＯ８型トランジスタは、第３図に示すように
、所定のペース領域の電極を絶縁膜２２および２４には
さまれたＰ＋形Ｐｏ１ｙ−５ｉ層２３１Ｌにより取り出
し、寄生領域を大幅に取り除いた構造となっている。第
３図において、１１はＰ形Ｓ１基板、１２はＮ＋形拡散
層、１３はＮ形エビ層、２２はＳｉＯ□膜、２３！ＬＰ
＋形Ｐｏ１ｙ−８ｉ層、２４郡１０２膜、２６はＰ＋形
ベース層、２７は「形エミッタ層、２８１Ｌ、２８ｂ、
２８０は各々エミッタ金属電極、ペース金属電極、コレ
クタ金属電極でめる〇 そして、上記トランジスタの第４図に示す製造方法では
、活性領域となる部分を残してＮ形エピタキシャル層よ
りなる半導体層１３を凸型にエツチングした後、側面の
シリコン窒化膜（Ｓｉ３Ｎ４膜）２０ｔ′マスクに選択
酸化してその周囲にシリコン酸化膜（５ｉｎ２膜）２２
を埋め込み形成する。次に、ノンドープドＰｏ１ｙ−８
１膜２３ｔ−堆積後、熱処理を施してポロンドープＰｏ
１ｙ　−５１膜１６をソースとして、半導体層１３上の
Ｐｏ１ｙ　−Ｓｉ膜２３のみに不純物拡散を行ない、そ
の後Ｐｏ１ｙ−８１膜２３の選択エツチングを施してペ
ース取り出し用Ｐｏ１ｙ　−８ｉ層２３ｆ：埋め込む。

次に、ボロン拡散を施した後、ペース取り出し電極のパ
ターンを形成する。次に、Ｐ＋形Ｐｏ１ｙ　−８１層２
３１Ｌを酸化して表面に５１０２膜２４を形成後、活性
ペース拡散層２６．エミッタ拡散層２７および金属電極
２８を順次形成する。こうすると、半導体層１３を取り
囲んだ５１０２膜２２上に、１形Ｐｏ１ｙ−８ｉ層２３
ａが形成される製造方法となっている。

発明が解決しようとする問題点 このような従来の構造および製造方法では、次のような
問題点がある。

（１）ペース取り出し電極は多結晶シリコン（Ｐ＋形Ｐ
ｏ１ｙ　−Ｓｉ層２３＆）で構成しているため、その抵
抗値は小さくならない。このため、ペース抵抗とペース
・コレクタ接合容量の積で表わされる時定数でトランジ
スタの速度が定まり、高速化が妨げられ問題となってい
た。

（２）ベース取り出し電極はコレクタ電極と離すため、
活性領域である凸型半導体層１３を取り囲んだＳｉＯ□
膜２２上２２上しているので、エミッタおよびペース金
属電極２８１Ｌ、２８ｂと、コレクタ金属電極２８０の
間に約１．６μｍの段差を生じ、このトランジスタに金
属配線、特に多層配線を行なう場合、配線の段切れおよ
び短絡の不良が発生しＩＣの歩留りが低下が問題となっ
ていた。

本発明はこのような問題に鑑み、簡易な構成でペース抵
抗を低減してトランジスタの高速化を図９、そしてトラ
ンジスタの表面を平坦にし、歩留りの向上が可能な半導
体装置およびその製造方法を提供することを目的とする
。

問題点を解決するための手段 本発明の半導体装置は、凸形領域を形成した一力導電形
半導体層を一主面に有する基板と、この基板の凸形領域
以外に設けた第１の絶縁膜と、この第１の絶縁膜上に設
け、前記凸形領域の側面に接続した高融点合金層と、こ
の合金層２含む前記第１の絶縁膜上に設けた第２の絶縁
膜と、前記凸形領域の一方導電形半導体層内に設け、前
記高融点合金層と接続した他方導電膨拡散層と、この他
方導電形拡散層内に設けた一方導電形拡散層と全備え、
前記高融点合金層は、高融点金属とシリコンの合金から
なる高融点金属シリサイド層を用いてなる。

そして、本発明の製造方法は、−力導電形半導体層を一
主面に有する基板上に耐酸化性被膜を形成する工程と、
この基板上に凸形領域全形成する工程と、この基板の凸
形領域以外に第１の絶縁膜を形成する工程と、この第１
の絶縁膜上に多結晶シリコン膜全形成する工程と、前記
凸形領域を含む所定領域に高融点金属薄膜を形成する工
程と、この金属薄膜と前記多結晶シリコン膜の一部全熱
処理を施して合金反応させ、前記凸形領域上？除く前記
所定領域に高融点金属シリサイド層金形成する工程と、
このシリサイド層を含む前記多結晶シリコン膜？酸化し
て第２の絶縁膜を形成し、この第２の絶縁膜下に前記高
融点金属シリサイド層全埋め込み形成する工程と、前記
−力導電形半導体層内に前記高融点金属シリサイド層を
接続した他方導電膨拡散層全形成する工程と、この他力
導電形拡散層内に一力導電形拡散層を形成する工程とを
含むものである。

作用 本発明にかかるバイポーラ型トランジスタは上記の構成
によって、第１の絶縁膜上の高融点金属シリサイド層が
ベース取り出し電極となるために、ベース抵抗およびベ
ース・コレクタ接合容量を低減でき、トランジスタの高
速化が可能となる。

そして、本発明にかかる製造方法は上記の工程によって
、凸形領域を含む所定領域の多結晶シリコン膜上に高融
点金属薄換金形成後、熱処理を施して高融点金属と多結
晶シリコン全合金反応させ高融点金属シリサイド層全形
成する。その後、多結晶シリコン膜を熱酸化して第２の
絶縁膜を形成すると同時に、高融点金属シリサイド層を
この第２の絶縁膜下に埋め込み形成するために、ベース
取り出し電極となる高融点シリサイド層が自己整合的に
形成できるものである。又、高融点シリサイド層上に第
２の絶縁膜が形成されるために、トランジスタの表面は
平坦になるので、これに多層配線を行なう場合、配線の
断線および短絡を防止できるものである。

実施例 第１図は本発明による一実施例のＮＰＮ形バイポーラ型
トランジスタの断面構造図である。第１図において、３
１はＰ形シリコン基板、３４はコレクタ領域のＮ形シリ
コンエピタキシャル層、４０は素子間分離の第１のフィ
ールド酸化膜、４５１Ｌはベース取り出し電極の高融点
金属とシリコンの合金層（シリサイド層）、４６は第２
のフィールド酸化膜、４了はコレクタウオールのＮ＋形
拡散層、４８はＰ形ペース拡散層、４９はシリコン酸化
膜、６０ＩＬはＮ＋形エミッタ拡散層、６２＆はエミッ
タ金属電極、６２ｂはベース金属電極、５２０はコレク
タ金属電極である。

このような構成において、ベース取り出し電極は高融点
金属シリサイド層４５＆で形成されているので、このト
ランジスタのベース抵抗全従来の多結晶シリコンと比べ
釣部に低減でき、トランジスタの高速化を図ることがで
きる。そして、このベース取り出し電極のシリサイド層
４５＆は、第２のフィールド酸化膜４６下に埋め込み形
成されているので、このトランジスタの表面は平坦する
ことができ、多層配線を行なう場合、上層配線の段切れ
および短絡全防止することができる。

次に、本発明による製造方法について説明する。

第２図（ム）〜（Ｉ）は、第１図に示したＮＰＮ形バイ
ポーラトランジスタの製造方法の一実施例を示す工程断
面図である。

（Ａ）　　Ｐ形シリコン基板（以下８１基板という）３
１に、周知の技術を用いて、コレクタ埋め込みとしての
Ｎ＋形埋め込み層３２、チャンネルストッパーとしての
Ｐ＋形拡散層３３、コレクタとしてのＮ形シリコンエピ
タキシャル層（以下エビ層という）３４全順次形成する
。その後、Ｓｉ基板３１上に熱酸化法により下地膜とし
てシリコン酸化膜（以下５１０２膜という）３６を、減
圧ＣＶ　Ｄ　（Ｃｈｅｍｉｃａ７！Ｖａｐｏｒ　Ｄｅｐ
ｏｄｉｔｉｏｎ）法により耐酸化性被膜としてシリコン
窒化膜Ｃ以下Ｓｉ、Ｎ４膜という）３６を、常圧ｃｖｎ
法により堆積被膜としてＣＶ　Ｄ−８ｉｎ２膜３７を順
次形成する。その後、ホトリン技術を用いて活性領域お
よびコレクタウオール領域となるＮ形エピ層３４の所定
領域上にレジストパターン（図示せず）を形成する。そ
して、このレジストパターンをマスクにドライエッチ技
術を用いて、ＣＶＤ−５ｉｎ２膜３７　、　Ｓｉ３Ｎ４
膜３６゜５１０２膜３６を順次除去し、さらにＮ形エビ
層３４の所定深さまでエツチングを施して８１基板３１
上にＮ形エピ層３４からなる凸形パターン人を形成する
。その後、レジス）１−除去する。

申）次に、この凸形パターン人の側壁を含む露出したＮ
形エビ層３４を熱酸化して第２の下地５１０２膜３８を
形成する。その後、減圧ＣＶＤ法により、Ｓ１基板３１
上に第２の耐酸化性の５１３Ｎ４膜３９　を堆積した後
、異方性ドライエッチ技術を用いて、８１基板３１の平
面上の第２のＳｉ３Ｎ４膜３９を除去する。こうすると
、凸形パターン人の側壁のみに第２のＳｉ、Ｎ４膜３９
を自己整合的に形成できる。

（Ｃ）　　次に、この第２の５１５Ｎ４膜３９とＳｉ３
Ｎ４膜３６をマスクに選択酸化し素子間分離として第１
のフィールド酸化膜Ｃ以下５１０２膜）４ｏｆ形成する
。そして、第２の５ｉ５Ｎ４膜３９、第２の８１０２膜
３８を順次除去し、凸形パターン人の側壁のＮ形エピ層
３４を露出する。その後、このＳｉ基板３１上に減圧Ｃ
ＶＤ法により多結晶シリコン膜（以下Ｐｏ１ｙ−５ｉ膜
という）４１を堆積する。その後、ホトリソ技術を用い
て、凸形パターン人の周辺を除く第１のフィールド５１
０２膜４０上の所定領域上にレジストパターン４２を形
成する。そして、例えば紫外線照射してレジストパター
ン４２の表面を硬化する。

その後、Ｓｉ基板３１上に第２のレジスト膜４３を塗布
した後、酸素ガス？用いて異方性ドライエッチを施して
、凸形パターンム上の第２のレジスト膜４３を除去する
。こうすると、凸形パターン人とレジストパターン４２
の間の溝部に第２のレジスト膜４３を自己整合的に形成
できる。

（Ｄ）　　次に、ドライエッチ技術を用いて、レジスト
膜４３から露出した凸形パターンム上のＰｏ１ｙ−８ｉ
膜４１ｔ−１ＣＶ　Ｄ　Ｓｉｎ□膜３７が露出マチ除去
する。その後、レジストパターン４２およびレジスト膜
４３．！：ＣＶＤ−８ｉＯ２１１１３７ｆｆｉ順次除去
する。こうすると、第１のフィールドＳｉＯ□膜４０上
に凸形パターン人のＮ彫工゛ビ層３４の側壁に接続した
ｐｏｉｙ−８ｉ層４１１Ｌ’ｉ自己整合的に形成できる
。その後、高融点金属として例えばモリプデ／（以下Ｍ
Ｏという）をターゲットにスパッタ蒸着して、８１基板
３１上にＭｏ薄膜４４を堆積した後、ホトエッチ技術を
用いて、活性領域となるＮ形エビ層３４１Ｌ’ｉ含む所
定領域Ｂ上にＭｏ薄膜４４を選択形成する。

傳）次に、この８１基板３１を、例えば５００〜７００
　’Ｃの窒素ガス雰囲気で熱処理を施すと、Ｐｏ１ｙ−
５ｉ層４１１ＬとＭｏ薄膜４４とが反応し、高融点金属
をシリコンの金属層（シリサイド層）ここではモリブデ
ンシリサイド層（以下ＭＯ８ｉ□という）４６が形成さ
れる。その後、Ｓｉ、Ｎ４膜上のＭｏ薄膜４４は反応し
ないので、Ｎ形エピ層３４Ｌ上の未反応のＭｏ薄膜４４
を除去する。

こうすると、活性領域となるＮ形エビ層３４１Ｌの外周
に接続したＭｏＳｉ２層４６を自己整合的に形成できる
。

？）次に、８１５Ｎ４膜３６をマスクに、この８１基板
３１上のＰｏ１ｙ　−８１層４１亀を酸化して第２のフ
ィールド５１０２膜４６′ｆ：選択形成する。このとき
、Ｐｏ１ｙ−５ｉ層４１ａ上のＭＯ５ｉ２層４５も層化
５れ表面に８１０２膜が成長し、過剰になったＭｏ原子
はＭｏＳｉ２層４５中を拡散し、下地のＰｏ１ｙ−５ｉ
層４１１Ｌと反応して新しくＭｏＳｉ２を形成する。さ
らに酸化が進行すると、ＭｏＳｉ□層４６はＰｏ１ｙ−
８ｉ層４１１Ｌ内へ埋設し、ＭｏＳｉ２層４５上にも第
２のフィールド５ｉｎ２膜４６が形成される。こうする
と、所定領域Ｂ上のＭｏＳｉ２層４５は、Ｐｏ１ｙ−５
ｉ層４１０を酸化した第２のフィールドＳｉＯ□膜４６
と第１のフィール　ド５１０２膜４０の間に埋め込まれ
、しかもコレクタ取り出し層３４ｂと分離されるので、
ベース取り出し電極が自己整合的に形成できる。

Ｑ）　次に、Ｓｉ、Ｎ４膜３６を除去する。その後、ホ
トリソ技術とイオン注入技術を用いて、コレクタウオー
ル領域となるＮ形エピ層３４ｂに例えばリンを選択注入
した後、Ｓｉ基板３１に熱処理を施してコレクタウオー
ルのＮ　膨拡散層４７全形成する。その後、同様にして
活性領域となるＮ形エビ層３４！Ｌにボロンを選択注入
した後、８１基板３１に熱処理を施してＰ形ベース拡散
層４Ｂを形成する。

但）次に、５１０２膜３６を除去する。その後、熱酸化
法によＶ）ｓｉ基板３１上に表面保護膜としてＳｉＯ２
膜４９全４９する。その後、ホトエッチ技術を用いて、
エミッタコンタクト窓Ｃおよびコレクタコンタクト窓Ｄ
ｉ形成した後、この窓Ｃ，Ｄにヒ素をイオン注入する。

そして、このＳｉ基板３１上に減圧ＣＶＤ法を用いてＳ
ｉ、Ｎ４膜６１を形成した後、熱処理を施してＰ形ベー
ス拡散層４８内に「形エミッタ拡散層５０１Ｌおよびコ
レクタウオールのＮ＋形拡散層４７内に高濃度の「膨拡
散層ｅｓｏｂｌ形成する。

（１）　　次に、８１３Ｎ４膜６１を除去する。その後
、周知の技術を用いて、ベース取り出し電極のＭａｘｉ
□層４５ａ上の第２のフィールドＳｉＯ□膜４６にベー
スコンタクト窓全開口した後、エミッタアルミ合金電極
（ここではアルミニウムーシリコン合金で以下Ａｌ−：
３ユという）５１ａ。

ヘ−スＡｇ−５ｉ電極ｓ２ｂ、　−ｒｖクタＡｌ１−５
ｉ電極５２０’ｉ形成する。こうすると、本実施例のト
ランジスタはでき上がる。

このように製造てれたトランジスタでは、Ｐ形ベース拡
散層４８の側面に接続するベース取り出し電極のＭＯ５
ｉ２層４５ａは、活性領域となるＮ形エビ層３４Ｌ’ｉ
含んだ所定領域ＢのＰｏ１ｙ−８ｉ層４１＆上にＭＯ薄
膜４４を形成した後、熱処理を施してＭｏとＰｏ１ｙ　
−Ｓｉを合金反応させＭｏＳｉ２層４的形底する。その
後、このＰｏ１ｙ−８ｉ層４１１Ｌ全熱酸化して、第２
のフィールドＳｉＯ□膜４６を形成すると同時に、この
第２のフィールドＳｉＯ□膜４６下にＭｏＳｉ層４６＆
を埋め込み形成することによジ得られる。このことから
、高融点金属シリサイド層全側壁ベース電極をもつバイ
ポーラ型トランジスタ全一連の自己整合工程で簡便に製
造することができ、そして、トランジスタの高速化全図
９、多層配線の断線と短絡全防止することができるので
、ＩＣの歩留り全向上できる。

なお、本実施例において、高融点金属シリサイド層は多
結晶シリコン上にモリブデン（Ｍｏ）ｆスパッタ蒸着後
、合金反応を用いて形成したが、これは他の高融点金属
、例えばタングステン（至）、チタン（Ｔｉ）、タンタ
ル（Ｔａ）等を用いて形成しても良く、又、多結晶シリ
コンは、他のｃｖｎ法。

蒸着法等の堆積法で形成した非晶質シリコンを用いても
良い。さらに、高融点金属シリサイド層をＣＶＤ法、蒸
着法等の堆積で直接形成しても、本効果が得られるのは
言うまでもない。

そして、ＮＰＮ形トランジスタについて述べたが、これ
は他のＰＩＰ形トランジスタとしても、本効果が得られ
るのは言うまでもない。

発明の効果 以上述べてきたように、本発明によれば、簡便な構成で
バイポーラ型トランジスタのベース抵抗全低減してその
高速化全図り、そしてトランジスタの表面全平坦にして
歩留りの向上が可能な高速・高密度なバイポーラ型半導
体装置全実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体装置の断面図
、第２図は本実施例の半導体装置の製造力法全示す工程
断面図、第３図は従来の半導体装置の断面図、第４図は
従来の半導体装置の製造方法を示す工程断面図である。 ３１・・・・・・Ｐ形Ｓｉ基板、３４・・・・・・Ｎ形
エビ層、４ｏ・・・・・・第１のフィールド５ｉｎ２膜
、４５＆・・・・・・ベース取り出し電極のＭｏＳｉ２
層、４６・・・・・・第２のフィールドＳｉＯ膜、４８
・・・・・・Ｐ形ベース拡散層、５Ｑａ・・・・・・Ｃ
形エミッタ拡散層、５２１Ｌ　−°。 ・・・エミッタ金属電極、５２ｂ・・・・・・ベース金
属電極、５２ｃ・・・・・・コレクタ金属電極。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名３１
−Ｐ形ＳＬ基版 ３４−コレクタのｒＬ形Ｓｉエピ層 句−オｌのフィールドＳｔ　Ｏｒ展 ４５１１−へ−ス釆り出しｔ、ａの ミリサイド層 ４６−　　第２のフィールド５ｉＯｔ膜４７−　　コレ
クタウオールの Ｎ＋形拡漱眉 招−Ｐ形ベース拡致眉 ４１−−５ＬＯｔ裏 ５（ｋ−−−Ｎ＋形エミリタａ散層 ５２ｔｔ−一エミ・ツタＡｌ−３ｔｆ層５２トー　ベー
スＡｌ−３ｉ’１Ｍ 第２図 第２図 第２図 ＩＩ−Ｐ形Ｓｔ基板 ／２−Ｎ＋形拡散層 １３−Ｎ形エピ層 ２２−−−　ＳＬ□’膜 ２３ｔｘ−−Ｐ＋形Ｐａ／ｙ−３ｉ層 ２４　−　　５ｉ（ｈ腰 ２乙−Ｐ＋形ペース層 ２７−　Ｎ＋形エミッタ層 ２８α−エミッタ電層 ２８６−−−　ベース電極 ２８ｃｍ　　コレクタ電極 第３図 第４図

Claims (4)

【特許請求の範囲】
1. （１）少なくとも２ケ所以上の凸形領域を形成した一方
   導電形半導体層を一主面に有する基板と、この基板の凸
   形領域以外に設けた第１の絶縁膜と、この第１の絶縁膜
   上に設け、少なくとも１ケ所の前記凸形領域の側面に接
   続した高融点合金層と、この高融点合金層を含む前記第
   １の絶縁膜上に設けた第２の絶縁膜と、前記凸形領域の
   一方導電形半導体層内に設け、前記高融点合金層と接続
   した他方導電形拡散層と、この他方導電形拡散層内に設
   けた一方導電形拡散層とを備えてなる半導体装置。
2. （２）一方導電形半導体層にＮ形シリコン単結晶層を、
   高融点合金層に高融点金属とシリコンの合金からなる高
   融点金属シリサイド層を、第１および第２の絶縁膜にシ
   リコン酸化膜を用いてなる特許請求の範囲第１項記載の
   半導体装置。
3. （３）一方導電形半導体層を一主面に有する基板に凸形
   領域を形成する工程と、この基板の凸形領域以外に第１
   の絶縁膜を形成する工程と、この第１の絶縁膜上に多結
   晶シリコン膜を形成する工程と、前記凸形領域周辺の所
   定領域に高融点金属シリサイド層を形成する工程と、こ
   の高融点金属シリサイド層を含む前記多結晶シリコン膜
   を酸化して第２の絶縁膜を形成し、この第２の絶縁膜下
   に前記高融点金属シリサイド層を埋め込み形成する工程
   と、前記一方導電形半導体層内に前記高融点金属シリサ
   イド層と接続した他方導電形拡散層を形成する工程と、
   この他方導電形拡散層内に一方導電形拡散層を形成する
   工程とを含んでなる半導体装置の製造方法。
4. （４）高融点金属シリサイド層を形成するに際し基板の
   凸形領域上に耐酸化性被膜を形成する工程と、この凸形
   領域を含む所定領域上の多結晶シリコン膜上に高融点金
   属薄膜を形成する工程と、前記基板に熱処理を施して、
   前記高融点金属と少なくとも前記多結晶シリコン膜の一
   部を合金反応させ、前記凸形領域を除く前記所定領域上
   に高融点金属シリサイド層を形成する工程と、前記耐酸
   化性被膜上に残留した未反応の高融点　金属薄膜を除去
   する工程とを含んでなる特許請求の範囲第３項記載の半
   導体装置の製造方法。