JP2002517899A - 半導体素子の製法 - Google Patents
半導体素子の製法Info
- Publication number
- JP2002517899A JP2002517899A JP2000552709A JP2000552709A JP2002517899A JP 2002517899 A JP2002517899 A JP 2002517899A JP 2000552709 A JP2000552709 A JP 2000552709A JP 2000552709 A JP2000552709 A JP 2000552709A JP 2002517899 A JP2002517899 A JP 2002517899A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxy
- semiconductor component
- semiconductor
- layer
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000407 epitaxy Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 150000002222 fluorine compounds Chemical class 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000005693 optoelectronics Effects 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000001534 heteroepitaxy Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000002195 soluble material Substances 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 101000872823 Xenopus laevis Probable histone deacetylase 1-A Proteins 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
次の方法工程：ａ）エピタキシーウィンドウを有するＨＦ可溶性マスク層をエピタキシー基板上に施与し、ｂ）エピタキシー反応器中で、エピタキシーウィンドウにより露出しているエピタキシー基板範囲に半導体層又は半導体層列をエピタキシー析出させ、かつｃ）エピタキシー反応器中に供給されるフッ素化合物を用いてマスク材料を除去するを有する、エピタキシーによる半導体構造素子の製法。
Description
【０００１】 本発明は、ＨＦ可溶性マスク材料が使用される半導体構造素子の製法に関する
。殊には、電気半導体及びオプトエレクトロニク半導体コンポーネントが組み合
わされているオプトエレクトロニク半導体構造素子又は水平集積半導体構造素子
の製法に関する。
。殊には、電気半導体及びオプトエレクトロニク半導体コンポーネントが組み合
わされているオプトエレクトロニク半導体構造素子又は水平集積半導体構造素子
の製法に関する。
【０００２】 エピタキシー基板、例えば半導体基板上のＨＦ可溶性層はよくある従来技術で
は湿式化学的に、又は乾式化学的にエピタキシー反応器の外部で除去される。こ
の方法では例えば、選択的エピタキシー又はヘテロエピタキシーにより水平集積
構造素子が製造される。
は湿式化学的に、又は乾式化学的にエピタキシー反応器の外部で除去される。こ
の方法では例えば、選択的エピタキシー又はヘテロエピタキシーにより水平集積
構造素子が製造される。
【０００３】 選択的エピタキシーではＨＦ可溶性層がマスキングのために使用される。この
場合、エピタキシー反応器中でマスキングされていない範囲に層を選択的に成長
させるが、その際、マスキング層をその後、反応器の外部で湿式又は乾式化学的
に除去する。更なる集積のためにこの場合、少なくとも更なるリソグラフィー工
程が必要である。
場合、エピタキシー反応器中でマスキングされていない範囲に層を選択的に成長
させるが、その際、マスキング層をその後、反応器の外部で湿式又は乾式化学的
に除去する。更なる集積のためにこの場合、少なくとも更なるリソグラフィー工
程が必要である。
【０００４】 ヘテロエピタキシーでは直接半導体（direkte Halbleiter: 化合物半導体）を
シリコン基板上に施与する。その場合、基板と空気の酸素との接触により生じる
シリコンの自然酸化物ＳｉＯ２が大きな問題である。このＳｉＯ２層を除去する
ために、基板を高温工程にさらす必要がある。その際、約９００℃に加熱する。
シリコン基板上に施与する。その場合、基板と空気の酸素との接触により生じる
シリコンの自然酸化物ＳｉＯ２が大きな問題である。このＳｉＯ２層を除去する
ために、基板を高温工程にさらす必要がある。その際、約９００℃に加熱する。
【０００５】 いずれの方法でも、基板は反応器から取りだされ、かつ空気にさらされる。こ
の場合、基板は制御不可能な汚染にさらされる。数回の出し入れにより、これら
のプロセスは妨害されやすく、機能性構造素子の収率は低下し、かつ製造コスト
が増大する。
の場合、基板は制御不可能な汚染にさらされる。数回の出し入れにより、これら
のプロセスは妨害されやすく、機能性構造素子の収率は低下し、かつ製造コスト
が増大する。
【０００６】 ヘテロエピタキシーでは、例えば電気及びオプトエレクトロニクコンポーネン
トを集積するが、その際、電気コンポーネントは既に、加工すべき半導体基板上
に存在し、その後で、例えばオプトエレクトロニク半導体基板を製造する。シリ
コンの自然酸化物ＳｉＯ２を除去するために、基板を高温工程にさらす必要があ
り、これにより、電気構造素子は破壊されることがある。
トを集積するが、その際、電気コンポーネントは既に、加工すべき半導体基板上
に存在し、その後で、例えばオプトエレクトロニク半導体基板を製造する。シリ
コンの自然酸化物ＳｉＯ２を除去するために、基板を高温工程にさらす必要があ
り、これにより、電気構造素子は破壊されることがある。
【０００７】 本発明の課題は、エピタキシーによる層析出の際の頻繁なウェハの出し入れ及
び高温工程を可能な限り回避することにある。
び高温工程を可能な限り回避することにある。
【０００８】 この課題は請求項１に記載の方法により解決される。
【０００９】 有利な実施態様及び本方法の有利な使用は従属請求項２〜７もしくは８〜１２
の対象である。
の対象である。
【００１０】 ＨＦ可溶性層のエッチング除去はエピタキシー反応器中で、フッ化水素（ＨＦ
）又は不安定なフッ素化合物の供給により行う。不安定なフッ素化合物は、光励
起又は最低１００℃への加熱により分解し、かつフッ化水素を放出することを特
徴とする。いくつかのフッ素化合物では、付加的な別のガス、いわゆる担体ガス
を供給する必要がある。通常、Ｈ２、Ｎ２又はアルゴンを使用する。これらの担
体ガスの供給は、不安定なフッ素化合物のためには必要であるが、フッ化水素に
は不要である。
）又は不安定なフッ素化合物の供給により行う。不安定なフッ素化合物は、光励
起又は最低１００℃への加熱により分解し、かつフッ化水素を放出することを特
徴とする。いくつかのフッ素化合物では、付加的な別のガス、いわゆる担体ガス
を供給する必要がある。通常、Ｈ２、Ｎ２又はアルゴンを使用する。これらの担
体ガスの供給は、不安定なフッ素化合物のためには必要であるが、フッ化水素に
は不要である。
【００１１】 多くのエピタキシー反応器は、エッチングされる酸化物と同じ石英ガラスから
なるので、反応器壁をエッチングガスに対して保護する必要がある。これは有利
には反応器壁の冷却により行う。それというのも、熱に不安定なガスの反応性が
明らかに低減されるためである。
なるので、反応器壁をエッチングガスに対して保護する必要がある。これは有利
には反応器壁の冷却により行う。それというのも、熱に不安定なガスの反応性が
明らかに低減されるためである。
【００１２】 本発明の方法を用いて、ＨＦ可溶性物質を、エピタキシープロセスの直前に、
基板から除去することができ、これにより、時間及び経費を節約することができ
る。
基板から除去することができ、これにより、時間及び経費を節約することができ
る。
【００１３】 異なる層厚を有する複数の異なるＨＦ可溶性マスク材料の使用により、エピタ
キシー反応器中で様々な構造素子を製造することができる。この場合、異なるＨ
Ｆ可溶性マスク材料をそれぞれ異なるエッチング工程で、全プロセスを中断する
ことなく除去する。その場合、いくつかの成長工程で、様々なエピタキシー材料
をエピタキシャルに析出させることができる。好適なマスク画定により、構造素
子を所定に析出させることができ、これにより、後続のリソグラフィープロセス
を有利に節減することができる。
キシー反応器中で様々な構造素子を製造することができる。この場合、異なるＨ
Ｆ可溶性マスク材料をそれぞれ異なるエッチング工程で、全プロセスを中断する
ことなく除去する。その場合、いくつかの成長工程で、様々なエピタキシー材料
をエピタキシャルに析出させることができる。好適なマスク画定により、構造素
子を所定に析出させることができ、これにより、後続のリソグラフィープロセス
を有利に節減することができる。
【００１４】 この方法を用いて有利には、既に予備処理された（例えば電気）半導体コンポ
ーネントと、他のタイプの（例えばオプトエレクトロニク）半導体コンポーネン
トとを結合させることができる。このためには、既に存在する半導体成分を選択
的に、厚いＨＦ可溶性層で被覆する。例えばオプトエレクトロニク半導体コンポ
ーネントガ設けられる領域はこの場合には、非常に薄いＨＦ可溶性層でのみ被覆
されている。次いでその場でのエッチング工程により、基板のこの領域を露出さ
せて、引き続き、例えばオプトエレクトロニク半導体コンポーネントの選択的析
出を実施する。
ーネントと、他のタイプの（例えばオプトエレクトロニク）半導体コンポーネン
トとを結合させることができる。このためには、既に存在する半導体成分を選択
的に、厚いＨＦ可溶性層で被覆する。例えばオプトエレクトロニク半導体コンポ
ーネントガ設けられる領域はこの場合には、非常に薄いＨＦ可溶性層でのみ被覆
されている。次いでその場でのエッチング工程により、基板のこの領域を露出さ
せて、引き続き、例えばオプトエレクトロニク半導体コンポーネントの選択的析
出を実施する。
【００１５】 方法及びそのうちの有利な実施態を次で、図面１ａ〜４ｃを用いる４つの実施
例に基づき詳述する。
例に基づき詳述する。
【００１６】 これは、次のものを示している： 図１ａ〜１ｃは第１の一般的な実施例の図示であり、 図２ａ〜２ｄはレーザー構造を製造するための、方法プロセスの図示であり（
第２の実施例）、 図３ａ〜３ｃは第３の実施例による方法プロセスの図示であり、かつ 図４ａ〜４ｃは第３の実施例による方法プロセスの図示である。
第２の実施例）、 図３ａ〜３ｃは第３の実施例による方法プロセスの図示であり、かつ 図４ａ〜４ｃは第３の実施例による方法プロセスの図示である。
【００１７】 図１ａ〜１ｃによる実施例では先ず、ＨＦ可溶性材料（例えばＳｉＯ２又はＳ
ｉｘＮｘ）からなるマスク層３が施与されているエピタキシー基板９を（図１ａ
）、エピタキシー反応器中に装入する。続いてマスク層３のウィンドウ４中に、
例えばＭＯＶＰＥ（有機金属気相エピタキシー）により例えば半導体レーザーの
半導体層系列１０をエピタキシャルにエピタキシー基板上に析出させる（図１ｂ
）。析出プロセスは図１ｂで、矢印１１で示されている。
ｉｘＮｘ）からなるマスク層３が施与されているエピタキシー基板９を（図１ａ
）、エピタキシー反応器中に装入する。続いてマスク層３のウィンドウ４中に、
例えばＭＯＶＰＥ（有機金属気相エピタキシー）により例えば半導体レーザーの
半導体層系列１０をエピタキシャルにエピタキシー基板上に析出させる（図１ｂ
）。析出プロセスは図１ｂで、矢印１１で示されている。
【００１８】 続いて、エピタキシーの後にエピタキシー反応器中に供給されるフッ素化合物
（例えばＨＦ）を用いてのエッチング１２により半導体層系列１０の間に存在す
るマスク層３を除去する（図１ｃ）。プロセス温度は有利には５０〜５００℃で
ある。この後、こうして製造されたウェハを更に加工することができる。
（例えばＨＦ）を用いてのエッチング１２により半導体層系列１０の間に存在す
るマスク層３を除去する（図１ｃ）。プロセス温度は有利には５０〜５００℃で
ある。この後、こうして製造されたウェハを更に加工することができる。
【００１９】 図２ａ〜２ｄでは、活性領域１、垂直導波のための第１の導波路２及び水平導
波のための第２の導波路８を有するレーザー構造体を製造するための方法経過を
図示している。
波のための第２の導波路８を有するレーザー構造体を製造するための方法経過を
図示している。
【００２０】 この構造体を製造するために、ＨＦ可溶性マスク層３（ＳｉＯ２、ＳｉｘＮｘ ）を直接、エピタキシー基板９の上に施与する（図２ａ）。この後、エピタキシ
ー反応器中で選択的析出により、マスク層３のウィンドウ４に第１の導波路層５
、活性領域６及び第２の導波路層７からなる層系列を施与する（図２ｂ）。第１
及び第２の導波路層（５、７）は、垂直導波のための導波路２の少なくとも一部
を形成する。
ー反応器中で選択的析出により、マスク層３のウィンドウ４に第１の導波路層５
、活性領域６及び第２の導波路層７からなる層系列を施与する（図２ｂ）。第１
及び第２の導波路層（５、７）は、垂直導波のための導波路２の少なくとも一部
を形成する。
【００２１】 続いて、マスク材料をエッチングガス（例えばＮＦ３）の作用により除去する
が（図２ｃ）、このエッチングガスはエピタキシーの後に例えば担体ガス（例え
ば、Ｈ２、Ｎ２、Ａｒ等）と一緒にエピタキシー反応器に供給する。温度はこの
場合、有利には５０〜５００℃である。
が（図２ｃ）、このエッチングガスはエピタキシーの後に例えば担体ガス（例え
ば、Ｈ２、Ｎ２、Ａｒ等）と一緒にエピタキシー反応器に供給する。温度はこの
場合、有利には５０〜５００℃である。
【００２２】 そして後続のプロセス工程で、ウェハを予め反応器から取り出すことなく、垂
直導波のための導波路２が完成し、かつ水平導波のための導波路８が生じるよう
に、導波路材料を析出させる（図２ｄ）。
直導波のための導波路２が完成し、かつ水平導波のための導波路８が生じるよう
に、導波路材料を析出させる（図２ｄ）。
【００２３】 図３ａ〜３ｃに図示された方法経過では、電気半導体コンポーネント１３（例
えばトランジスタ、ダイオード、増幅器段等）がオプトエレクトロニク半導体コ
ンポーネント１４（例えばレーザーダイオード、光学増幅器、変調器、光ダイオ
ード等）と結合している水平集積半導体構造素子を製造するために、既に電気半
導体コンポーネント１３が存在しているエピタキシー基板９にＨＦ可溶性マスク
層３を施与する。これは、後でオプトエレクトロニク半導体コンポーネント１４
が析出される領域にウィンドウ４を有し、そこでは、エピタキシー基板９が露出
している（図３ａ）。このウェハをエピタキシー反応器に装入し、次いでそこで
、ウィンドウ４に、エピタキシー基板１４上でオプトエレクトロニク半導体コン
ポーネント１４を析出させる（図３ｂ）。続いてマスク層３を、エピタキシー反
応器中にフッ素化合物を供給することにより除去し（図３ｃ）、かつウェハを更
に加工する、例えば、更なる半導体層及び／又は電気的コンタクトを設けること
ができる。
えばトランジスタ、ダイオード、増幅器段等）がオプトエレクトロニク半導体コ
ンポーネント１４（例えばレーザーダイオード、光学増幅器、変調器、光ダイオ
ード等）と結合している水平集積半導体構造素子を製造するために、既に電気半
導体コンポーネント１３が存在しているエピタキシー基板９にＨＦ可溶性マスク
層３を施与する。これは、後でオプトエレクトロニク半導体コンポーネント１４
が析出される領域にウィンドウ４を有し、そこでは、エピタキシー基板９が露出
している（図３ａ）。このウェハをエピタキシー反応器に装入し、次いでそこで
、ウィンドウ４に、エピタキシー基板１４上でオプトエレクトロニク半導体コン
ポーネント１４を析出させる（図３ｂ）。続いてマスク層３を、エピタキシー反
応器中にフッ素化合物を供給することにより除去し（図３ｃ）、かつウェハを更
に加工する、例えば、更なる半導体層及び／又は電気的コンタクトを設けること
ができる。
【００２４】 特に有利には図３ａ〜３ｃの前記の方法で、電気半導体コンポーネント１３が
既にその上に存在するエピタキシー基板９上にＨＦ可溶性マスク層３を施与する
が、このマスク層３は電気的半導体コンポーネント１３上では、次にオプトエレ
クトロニク半導体コンポーネント１４を析出させる領域においてよりも厚い。マ
スク層３のこの薄い領域をエピタキシー反応器中で第１のマスク除去工程で除去
する。この後、オプトエレクトロニク半導体コンポーネントをエピタキシーによ
り露出している領域４に施与する。
既にその上に存在するエピタキシー基板９上にＨＦ可溶性マスク層３を施与する
が、このマスク層３は電気的半導体コンポーネント１３上では、次にオプトエレ
クトロニク半導体コンポーネント１４を析出させる領域においてよりも厚い。マ
スク層３のこの薄い領域をエピタキシー反応器中で第１のマスク除去工程で除去
する。この後、オプトエレクトロニク半導体コンポーネントをエピタキシーによ
り露出している領域４に施与する。
【００２５】 図４ａ〜４ｃに図示されている方法は、３つの異なるタイプの半導体コンポー
ネント１５、１６、１７が結合している水平集積半導体構造素子の製造のために
役立つ。このためにエピタキシー基板９から出発して、第１の（１８）、第２の
（１９）、かつ第３のＨＦ可溶性マスク層２０をエピタキシー基板９に施与する
（図４ａ）。これらは同じ、又は異なる組成であり、かつ／又は同じ又は異なる
厚さであってよい。
ネント１５、１６、１７が結合している水平集積半導体構造素子の製造のために
役立つ。このためにエピタキシー基板９から出発して、第１の（１８）、第２の
（１９）、かつ第３のＨＦ可溶性マスク層２０をエピタキシー基板９に施与する
（図４ａ）。これらは同じ、又は異なる組成であり、かつ／又は同じ又は異なる
厚さであってよい。
【００２６】 初めにエピタキシー基板９に施与される第１のマスク層１８は、後に半導体コ
ンポーネント１５、１６、１７がエピタキシー基板９上に施与される全ての所に
ウィンドウを有する。第２のマスク層１９は、後に第１のタイプの半導体コンポ
ーネント１５がエピタキシー基板上に析出される全ての所にウィンドウを有する
。相応して、第３のマスク層２０は、後に第１の（１５）又は第２のタイプ（１
６）の半導体コンポーネントが析出される所にのみウィンドウを有する。
ンポーネント１５、１６、１７がエピタキシー基板９上に施与される全ての所に
ウィンドウを有する。第２のマスク層１９は、後に第１のタイプの半導体コンポ
ーネント１５がエピタキシー基板上に析出される全ての所にウィンドウを有する
。相応して、第３のマスク層２０は、後に第１の（１５）又は第２のタイプ（１
６）の半導体コンポーネントが析出される所にのみウィンドウを有する。
【００２７】 エピタキシー基板９上に第１のタイプの半導体コンポーネント１５をエピタキ
シャル施与した後に、第３のマスク層２０を、かつそのウィンドウで第２のマス
ク層１９をエッチングによりエピタキシー反応器内部で、フッ素化合物の供給に
より除去する（図４ｂ）。その後、第２のタイプの半導体コンポーネント１６を
エピタキシー基板９上に析出させ、かつその後、残りの第２のマスク層１９を、
エピタキシー反応器内部でのフッ素化合物の供給によるエッチングにより、除去
する（図４ｃ）。その後初めて、第３のタイプの半導体成分１７をエピタキシー
基板９上に析出させる。この方法は、任意のタイプ数の半導体コンポーネントに
まで展開することができる；但し、マスク層とマスクエッチング工程の数は、相
応して、半導体コンポーネントの異なるタイプ数に合わせる必要がある。
シャル施与した後に、第３のマスク層２０を、かつそのウィンドウで第２のマス
ク層１９をエッチングによりエピタキシー反応器内部で、フッ素化合物の供給に
より除去する（図４ｂ）。その後、第２のタイプの半導体コンポーネント１６を
エピタキシー基板９上に析出させ、かつその後、残りの第２のマスク層１９を、
エピタキシー反応器内部でのフッ素化合物の供給によるエッチングにより、除去
する（図４ｃ）。その後初めて、第３のタイプの半導体成分１７をエピタキシー
基板９上に析出させる。この方法は、任意のタイプ数の半導体コンポーネントに
まで展開することができる；但し、マスク層とマスクエッチング工程の数は、相
応して、半導体コンポーネントの異なるタイプ数に合わせる必要がある。
【図１】 図１ａ〜ｃは第１の一般的な実施例の示す図である。
【図２】 図２ａ〜ｄはレーザー構造を製造するための、方法経過を示す図である（第２
の実施例）。
の実施例）。
【図３】 図３ａ〜ｃは第３の実施例による方法経過を示す図である。
【図４】 図４ａ〜ｃは第３の実施例による方法経過を示す図である。
３ ＨＦ可溶性マスク層、 ４ エピタキシーウィンドウ、 ５ 第１導波路
層、 ６ 活性レーザー層 ７ 第２導波路層、 ８ 導波路材料、 ９ エピ
タキシー基板、 １０ 半導体層又は半導体層列、 １１ エピタキシー析出、
１２ マスク材料除去、 １３ 第１半導体コンポーネント、 １４ 第２半
導体コンポーネント、 １５、１６、１７ 半導体コンポーネント、 １８、１
９、２０ マスク層
層、 ６ 活性レーザー層 ７ 第２導波路層、 ８ 導波路材料、 ９ エピ
タキシー基板、 １０ 半導体層又は半導体層列、 １１ エピタキシー析出、
１２ マスク材料除去、 １３ 第１半導体コンポーネント、 １４ 第２半
導体コンポーネント、 １５、１６、１７ 半導体コンポーネント、 １８、１
９、２０ マスク層
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年５月２３日（２０００．５．２３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F043 AA31 AA35 BB22 BB23 GG10 5F045 AB32 AB33 AF03 AF20 CA12 DB02 EB13 HA03 HA04 5F052 KA05 5F073 AA21 AB02 AB12 AB21 DA05
Claims (12)
- 【請求項１】 半導体構造素子の製法において、次の方法工程： ａ）エピタキシーウィンドウ（４）を有するＨＦ可溶性マスク層（３）をエピタ
キシー基板（９）上に施与し、 ｂ）エピタキシー反応器中で、エピタキシーウィンドウ（４）により露出してい
るエピタキシー基板（９）範囲に半導体層又は半導体層列（１０）をエピタキシ
ー析出（１１）させ、かつ ｃ）エピタキシー反応器中に供給されるフッ素化合物により、エピタキシー反応
器内部でマスク材料を除去する（１２） を有することを特徴とする、半導体構造素子の製法。 - 【請求項２】 供給されるフッ素化合物がフッ化水素である、請求項１に記
載の製法。 - 【請求項３】 フッ素化合物として、反応器中で分解するか、又は反応して
フッ化水素になる不安定なフッ素化合物を供給する、請求項１に記載の製法。 - 【請求項４】 方法プロセスの異なる時点で除去される、異なる層厚の複数
ＨＦ可溶性マスク層（３）を使用する、請求項１から３までのいずれか１項に記
載の製法。 - 【請求項５】 異なる組成のＨＦ可溶性マスク層をマスク材料として使用す
る、請求項１から４までのいずれか１項に記載の製法。 - 【請求項６】 マスク層を除去する工程の間に、その時点で露出しているウ
ィンドウに、半導体材料をエピタキシャルにエピタキシー基板上に析出させる、
請求項４又は５に記載の製法。 - 【請求項７】 エピタキシー反応器中でのプロセスの開始前に、フッ素化合
物の供給により、基板表面をＨＦ可溶性層から清浄にする、請求項１から６まで
のいずれか１項に記載の製法。 - 【請求項８】 レーザー構造体を製造するための、請求項１から７までのい
ずれか１項に記載の方法の使用において、 ａ）ＨＦ可溶性マスク層（３）をエピタキシー基板（９）上に施与し、 ｂ）エピタキシー基板（９）がマスク層（３）に被覆されていないマスク層（３
）のウィンドウ（４）に、第１の導波路層（５）、少なくとも１つの活性レーザ
ー層（６）及び第２の導波路層（７）を有する層系列を有するレーザー構造体を
エピタキシャルに析出させ、 ｃ）マスク層（３）を、エピタキシー反応器中にフッ素化合物を供給することに
より除去し、かつ ｄ）続いて、もう１つのエピタキシー工程で、導波路材料（８）をエピタキシー
基板（９）上に析出させる ことを特徴とする、レーザー構造体を製造するための請求項１から７までのいず
れか１項に記載の方法の使用。 - 【請求項９】 第１の半導体コンポーネント（１３）が第１の半導体コンポ
ーネント（１３）とは異なる第２の半導体コンポーネント（１４）と結合されて
いる水平集積半導体構造素子を製造するための請求項１から７までのいずれか１
項に記載の方法の使用において、 ａ）第１の半導体コンポーネント（１３）が既にその上に存在しているエピタキ
シー基板（９）上に、ＨＦ可溶性マスク層（３）を施与するが、この際、このＨ
Ｆ可溶性マスク層は、第２の半導体コンポーネント（１４）が析出されるべき領
域にウィンドウ（４）を有し、かつ ｂ）ウィンドウ（４）中に、第２の半導体コンポーネント（１４）を析出させる
ことを特徴とする、水平集積半導体素子の製造のための請求項１から７までのい
ずれか１項に記載の方法の使用。 - 【請求項１０】 第１の半導体コンポーネント（１３）が既にその上に存在
するエピタキシー基板（９）上に、後で第２の半導体コンポーネント（１４）が
析出される範囲におけるよりも第１の半導体コンポーネント（１３）上において
厚いＨＦ可溶性マスク層（３）を施与し、第１のマスク除去工程でマスク層（３
）の薄い範囲を除去し、かつ引き続き、第２の半導体コンポーネント（１４）を
露出範囲に施与する、請求項９に記載の使用。 - 【請求項１１】 第１の半導体コンポーネント（１３）が電気半導体コンポ
ーネントであり、かつ第２の半導体コンポーネント（１４）がオプトエレクトロ
ニク半導体であるか、又はその逆である、請求項９又は１０に記載の使用。 - 【請求項１２】 水平集積半導体構造素子を製造するための請求項１から７
までのいずれか１項に記載の方法の使用において、ｎ個（ｎ∈自然数）の異なる
タイプの群からなる半導体コンポーネント（１５、１６、１７）を相互に結合さ
せ、ｎ個のマスク層（１８、１９、２０）をエピタキシー基板（９）上に施与す
る場合に、その際、先ずエピタキシー基板（９）上に施与されたマスク層（１８
）が、任意のタイプの半導体コンポーネントが析出される全ての所にウィンドウ
を有し、かつ第Ｘのマスク層（Ｘ∈{１、２、．．．（ｎ−１）、ｎ}が、整数＜
Ｘを有するタイプの半導体コンポーネントが施与される全ての所にウィンドウを
有し、かつ第Ｘの半導体コンポーネントの施与の後に、エピタキシー反応器中に
フッ素化合物を供給することにより第（Ｘ＋１）のウィンドウをエッチングによ
り空けることを特徴とする、水平集積半導体素子を製造するための請求項１から
７までのいずれか１項に記載の方法の使用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19824142A DE19824142A1 (de) | 1998-05-29 | 1998-05-29 | Verfahren zum Ätzen von flourwasserstofflöslichen Schichten |
| DE19824142.9 | 1998-05-29 | ||
| PCT/DE1999/001556 WO1999063582A2 (de) | 1998-05-29 | 1999-05-25 | Verfahren zum herstellen von halbleiterbauelementen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002517899A true JP2002517899A (ja) | 2002-06-18 |
| JP3602443B2 JP3602443B2 (ja) | 2004-12-15 |
Family
ID=7869363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000552709A Expired - Fee Related JP3602443B2 (ja) | 1998-05-29 | 1999-05-25 | 半導体素子の製法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6864112B1 (ja) |
| EP (1) | EP1086488B1 (ja) |
| JP (1) | JP3602443B2 (ja) |
| CN (1) | CN1155992C (ja) |
| DE (2) | DE19824142A1 (ja) |
| WO (1) | WO1999063582A2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336040A (ja) * | 2003-04-30 | 2004-11-25 | Osram Opto Semiconductors Gmbh | 複数の半導体チップの製造方法および電子半導体基体 |
| KR100682879B1 (ko) * | 2005-01-07 | 2007-02-15 | 삼성코닝 주식회사 | 결정 성장 방법 |
| TWI326691B (en) | 2005-07-22 | 2010-07-01 | Kraton Polymers Res Bv | Sulfonated block copolymers, method for making same, and various uses for such block copolymers |
| US8012539B2 (en) | 2008-05-09 | 2011-09-06 | Kraton Polymers U.S. Llc | Method for making sulfonated block copolymers, method for making membranes from such block copolymers and membrane structures |
| US8445631B2 (en) * | 2009-10-13 | 2013-05-21 | Kraton Polymers U.S. Llc | Metal-neutralized sulfonated block copolymers, process for making them and their use |
| US8263713B2 (en) * | 2009-10-13 | 2012-09-11 | Kraton Polymers U.S. Llc | Amine neutralized sulfonated block copolymers and method for making same |
| US9429366B2 (en) | 2010-09-29 | 2016-08-30 | Kraton Polymers U.S. Llc | Energy recovery ventilation sulfonated block copolymer laminate membrane |
| US9394414B2 (en) | 2010-09-29 | 2016-07-19 | Kraton Polymers U.S. Llc | Elastic, moisture-vapor permeable films, their preparation and their use |
| CN103201298B (zh) | 2010-10-18 | 2015-06-24 | 科腾聚合物美国有限责任公司 | 生产磺化的嵌段共聚物组合物的方法 |
| US9861941B2 (en) | 2011-07-12 | 2018-01-09 | Kraton Polymers U.S. Llc | Modified sulfonated block copolymers and the preparation thereof |
| US9110281B2 (en) | 2011-12-22 | 2015-08-18 | Qualcomm Mems Technologies, Inc. | Vertically etched facets for display devices |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3000954C2 (de) * | 1980-01-12 | 1982-04-22 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Verfahren zum Ätzen von Glasoberflächen, insbesondere bei der Glasfaser-Lichtleiter-Herstellung |
| US4614564A (en) * | 1984-12-04 | 1986-09-30 | The United States Of America As Represented By The United States Department Of Energy | Process for selectively patterning epitaxial film growth on a semiconductor substrate |
| US4816098A (en) * | 1987-07-16 | 1989-03-28 | Texas Instruments Incorporated | Apparatus for transferring workpieces |
| JPH01270287A (ja) | 1988-04-21 | 1989-10-27 | Nec Corp | 半導体レーザーの製造方法 |
| JPH0246407A (ja) * | 1988-08-05 | 1990-02-15 | Seiko Epson Corp | 光導波路及びその製造方法 |
| GB2228617A (en) * | 1989-02-27 | 1990-08-29 | Philips Electronic Associated | A method of manufacturing a semiconductor device having a mesa structure |
| JP3086719B2 (ja) | 1991-06-27 | 2000-09-11 | 株式会社東芝 | 表面処理方法 |
| US5268069A (en) * | 1991-10-28 | 1993-12-07 | International Business Machines Corporation | Safe method for etching silicon dioxide |
| JPH05160085A (ja) | 1991-12-11 | 1993-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5282925A (en) | 1992-11-09 | 1994-02-01 | International Business Machines Corporation | Device and method for accurate etching and removal of thin film |
| JP3256769B2 (ja) | 1993-12-28 | 2002-02-12 | 日本電信電話株式会社 | 埋め込み構造半導体レーザの製造方法 |
| US5498578A (en) * | 1994-05-02 | 1996-03-12 | Motorola, Inc. | Method for selectively forming semiconductor regions |
| US5418183A (en) * | 1994-09-19 | 1995-05-23 | At&T Corp. | Method for a reflective digitally tunable laser |
| EP0720243A3 (en) * | 1994-12-27 | 1998-07-01 | Fujitsu Limited | Method of fabricating compound semiconductor device and optical semiconductor device |
| JP3297291B2 (ja) * | 1995-03-10 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3169114B2 (ja) * | 1995-05-29 | 2001-05-21 | 信越半導体株式会社 | 単結晶薄膜の製造方法 |
| GB2304918B (en) * | 1995-08-30 | 1999-05-19 | Daewoo Electronics Co Ltd | Method for manufacturing a thin film actuated mirror having a stable elastic member |
| DE19620687A1 (de) | 1996-05-22 | 1997-11-27 | Centeon Pharma Gmbh | Neuer adenoviraler Vektor für den Transfer humaner Gene in vivo |
| US5668038A (en) * | 1996-10-09 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | One step smooth cylinder surface formation process in stacked cylindrical DRAM products |
-
1998
- 1998-05-29 DE DE19824142A patent/DE19824142A1/de not_active Ceased
-
1999
- 1999-05-25 EP EP99936327A patent/EP1086488B1/de not_active Expired - Lifetime
- 1999-05-25 WO PCT/DE1999/001556 patent/WO1999063582A2/de active IP Right Grant
- 1999-05-25 CN CNB99806775XA patent/CN1155992C/zh not_active Expired - Fee Related
- 1999-05-25 JP JP2000552709A patent/JP3602443B2/ja not_active Expired - Fee Related
- 1999-05-25 DE DE59914127T patent/DE59914127D1/de not_active Expired - Lifetime
-
2000
- 2000-11-28 US US09/722,461 patent/US6864112B1/en not_active Expired - Fee Related
-
2003
- 2003-07-22 US US10/625,118 patent/US6838391B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6864112B1 (en) | 2005-03-08 |
| EP1086488B1 (de) | 2007-01-03 |
| EP1086488A2 (de) | 2001-03-28 |
| DE19824142A1 (de) | 1999-12-09 |
| US20040053513A1 (en) | 2004-03-18 |
| JP3602443B2 (ja) | 2004-12-15 |
| WO1999063582A3 (de) | 2000-02-17 |
| CN1155992C (zh) | 2004-06-30 |
| DE59914127D1 (de) | 2007-02-15 |
| WO1999063582A2 (de) | 1999-12-09 |
| US6838391B2 (en) | 2005-01-04 |
| CN1303517A (zh) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6984595B1 (en) | Layer member forming method | |
| EP0380815B1 (en) | Integration of GaAs on Si substrate | |
| JP2002517899A (ja) | 半導体素子の製法 | |
| US7994066B1 (en) | Si surface cleaning for semiconductor circuits | |
| JPS61117822A (ja) | 半導体装置の製造装置 | |
| NL1015550C2 (nl) | Werkwijze voor het vervaardigen van een uit een kern opgebouwde susceptor, aldus verkregen susceptor en een werkwijze voor het aanbrengen van actieve lagen op een halfgeleidersubstraat onder toepassing van een dergelijke susceptor. | |
| KR102017138B1 (ko) | 탄화규소 제품의 재생 방법 및 재생된 탄화규소 제품 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| KR101153861B1 (ko) | 실리콘 웨이퍼 상에 ＧａＮ 박막을 형성하는 방법 | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| US20040106296A1 (en) | Method of removing silicon oxide from a surface of a substrate | |
| JP2002252179A (ja) | 半導体基板熱処理用チューブの清浄化方法並びに金属汚染ゲッター基板及び再生金属汚染ゲッター基板 | |
| JPH09199424A (ja) | エピタキシャル成長方法 | |
| JPH0624191B2 (ja) | プラズマ処理方法 | |
| JPH0774109A (ja) | 化合物半導体基板および半導体基板の再利用法 | |
| JP3080860B2 (ja) | ドライエッチング方法 | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JP7322371B2 (ja) | 炭化珪素多結晶基板の製造方法 | |
| KR20000015506A (ko) | 광 조사에 의한 원자층 증착 방법을 이용한 선택적 박막 형성방법 및 장치 | |
| JPH02237025A (ja) | 半導体装置の製造方法 | |
| US6458707B1 (en) | Tool for semiconductor manufacturing apparatus and method for using the same | |
| JPH0226892A (ja) | 分子線エピタキシャル成長方法及び装置 | |
| JP2634051B2 (ja) | 薄膜の成長方法 | |
| JPH06349801A (ja) | 表面処理方法 | |
| JPH0869994A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |