DE4417966A1 - Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente - Google Patents

Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente

Info

Publication number
DE4417966A1
DE4417966A1 DE19944417966 DE4417966A DE4417966A1 DE 4417966 A1 DE4417966 A1 DE 4417966A1 DE 19944417966 DE19944417966 DE 19944417966 DE 4417966 A DE4417966 A DE 4417966A DE 4417966 A1 DE4417966 A1 DE 4417966A1
Authority
DE
Germany
Prior art keywords
layer
copper
deposition
aluminum
contacted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19944417966
Other languages
English (en)
Inventor
Konrad Dr Hieber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19944417966 priority Critical patent/DE4417966A1/de
Publication of DE4417966A1 publication Critical patent/DE4417966A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung elektrischer Kontakte zwischen den Metallisierungsebenen von Halbleiterbauelementen mit Mehrla­ genmetallisierung mit Hilfe von Kontaktlöchern oder Vias. In der Siliziumhalblei­ tertechnologie müssen einerseits die aktivierten Gebiete im Silizium lokal mit einem Metall kontaktiert werden, damit sie elektrisch angesteuert werden können, andererseits müssen elektrische Kontakte durch eine Isolationsschicht hindurch zwischen verschiedenen Metallisierungsebenen hergestellt werden. Die Kontaktierung erfolgt in beiden Fällen durch Öffnungen einer auf der zu kontaktierenden Oberfläche aufgebrachten Isolationsschicht (z. B. Oxidschicht). Diese Öffnungen werden bei der Kontaktierung von Halbleiterbereichen auch als Kontaktlöcher, bei der Kontaktierung von Metallisierungsebenen als Vias bezeichnet.
Für eine Technologie mit lateralen Strukturgrößen von unterhalb 0,5 µm liegt der Durchmesser der Öffnungen in der Isolationsschicht ebenfalls in dieser Größenordnung. Da die Dicke der Isolationsschichten in den meisten Fällen ca. 1 µm beträgt, stellt sich das Problem, diese Kontaktierungsöffnungen mit einem Aspektverhältnis a 1 (a = Tiefe/Durchmesser der Kontaktierungsöffnung) mit einer oder mehreren Metallschichten vollständig aufzufüllen. Das Kontaktloch muß vollständig aufgefüllt werden, damit keine Verengung des Strompfades beim Übergang von einer horizontalen, auf der Isolationsschicht aufgebrachten Leiterbahn in das vertikale Kontaktloch auftritt.
Weiterhin sollte das im Kontaktloch volumenmäßig vorherrschende Metall möglichst so niederohmig sein, wie das Leiterbahnmaterial selbst, da eine Widerstandserhöhung im Kontaktloch oder Via zu einer unerwünschten Temperaturerhöhung im Betrieb und zur Beeinträchtigung der Schaltgeschwin­ digkeit des Bauteils führt.
Aus fertigungstechnischen Gründen ist es vorteilhaft, die Kontaktierung zu Halbleiterbereichen, wie z. B. dotiertem Silizium, in gleicher Weise vornehmen zu können wie zwischen zwei Metallisierungsebenen, beispielsweise aus einer Aluminiumlegierung. Diese Forderung ist nur zu erfüllen, wenn die Prozeßtempe­ raturen bei der Kontaktierung (dem Aufbringen der Metallisierungsschichtfolge) auf Temperaturen unterhalb von 450°C beschränkt sind, da bei höheren Temperaturen das Gefüge bereits vorhandener Metallisierungsschichten gestört werden kann.
Bei einer bekannten Technik zur Kontaktierung (vgl. z. B. M. Mändle et al., J. Appl. Phys. 68 (5), 1990, 2127) wird mittels PVD (physical vapor deposition) eine Schichtfolge aus 25 nm Ti (gesputtert bei Raumtemperatur) als Kontaktschicht, 50-100 nm TiN (gesputtert bei Raumtemperatur) als Barriere und 500-1000 nm AlSi (1%) Cu (0,5%) (gesputtert bei 150°C) als Leiterbahnmaterial in das Kontaktloch eingebracht. Bei einer Abscheidetemperatur der Aluminiumlegie­ rung von T < 450°C entsteht jedoch in einem Kontaktloch mit a 1 ein uner­ wünschter Hohlraum (sogenannter Lunker), der zu einer Reduktion der Langzeitstabilität des Bauelementes führt. Um eine vollständige Auffüllung eines Kontaktloches mit a 1 zu erreichen, muß das Leiterbahnmaterial unter reinsten Bedingungen bei Temperaturen T < 450°C abgeschieden werden, so daß dieses Verfahren nur für Kontaktierungen zu Halbleiterbereichen eingesetzt wer­ den kann. Mit PVD-Verfahren ist es zudem schwierig, eine zusammenhängende dichte Barriereschicht bei Aspektverhältnissen a 1 herzustellen. Daher wird in A. Intemann et al., J. Electrochem. Soc., Vol. 140, No. 11 (1993), 3215 vorge­ schlagen, die TiN-Schicht mit einem CVD-Verfahren (chemical vapor deposition) abzuscheiden.
Da sich generell Schichten, die mittels CVD-Verfahren abgeschieden werden, durch eine bessere Kantenbedeckung auszeichnen, werden die Kontaktlöcher bzw. Vias auch durch ganzflächige Abscheidung von CVD-Wolfram aufgefüllt (vgl. H. Körner et al., Appl. Surf. Sci. 73 (1993), 6). Diese Wolframschicht benötigt ebenfalls die bereits bekannten Ti/TiN-Schichten als Unterlage (Haftung).
Nachteilig an den vorgenannten Verfahren ist, daß die Kantenbedeckung der Ti/TiN-Beschichtung mit abnehmendem Durchmesser der Kontaktlöcher immer schlechter wird. Es muß daher immer eine entsprechend dickere Schicht (gemessen in der Horizontalebene) abgeschieden werden, um am Kontaktloch­ boden noch eine zusammenhängende Schicht zu erhalten. Dies hat zur Folge, daß die Seitenwände an der Kontaktlochöffnung mit z. B. 100 nm aus Ti/TiN be­ schichtet sind. Der spezifische elektrische Widerstand dieser Materialien ist je­ doch ca. um den Faktor 100 höher als für die Aluminiumlegierung der Leiterbah­ nen. Mit zunehmendem Aspektverhältnis nimmt somit der Volumenanteil des hochohmigen Materials ständig zu. Es kommt zu Einbußen bei der Schaltge­ schwindigkeit des Bauelementes. Ist zusätzlich noch ein Lunker vorhanden, so treten längerfristig Zuverlässigkeitsprobleme auf.
In H. Körner, Thin Solid Films 175 (1989), 55 ist ein Verfahren zum Auffüllen von Kontaktlöchern mittels selektiver Abscheidung von Wolfram beschrieben. Die Wolframabscheidung erfolgt in einem 2-Stufen Prozeß gemäß folgender Reaktionen:
Ist eine dünne W-Schicht entstanden, wird die Reaktion mit H₂-Überschuß wei­ tergeführt, gemäß:
Dabei scheidet sich Wolfram bevorzugt auf Wolfram ab und nicht auf dem Oxid, so daß eine selektive Auffüllung des Kontaktloches oder Vias erreicht werden kann. Anschließend kann die AlSiCu-Schicht als Leiterbahn aufgesputtert werden.
Dieses Verfahren hat den Vorteil, daß es sowohl für die Kontaktloch- als auch Via-Auffüllung geeignet ist.
Auch in diesem Fall besitzt jedoch das selektiv abgeschiedene Wolfram einen spezifischen elektrischen Widerstand, der ca. um den Faktor 10 höher liegt, als der Widerstand des Leiterbahnmaterials (Aluminiumlegierung), so daß uner­ wünschte Temperaturerhöhungen und Einbußen in der Schaltgeschwindigkeit des Bauelementes zu erwarten sind.
Aus K. Tsubouchi et al., J. Vac. Sci. Technol. A 10 (4) (1992), 856 ist schließlich ein Verfahren bekannt, bei dem Kontaktlöcher durch selektive thermische Abscheidung von reinem Aluminium auf Silizium aufgefüllt werden. Als Leiterbahnmaterial wird nachfolgend im gleichen Abscheideprozeß durch Änderung der Prozeßbedingungen das reine Aluminium nicht selektiv abge­ schieden.
Die Verwendung von reinem Aluminium als Leiterbahnmaterial hat jedoch den Nachteil einer hohen Elektro- und Streßmigration, so daß der Einsatz dieses Verfahrens bei der Fertigung von Halbleiterbauelementen aus Zuverlässigkeits­ erwägungen nicht in Frage kommt.
Bei einem aus N. Awaya et al., J. Electr. Mat. 21, No. 10, 1992, 959 bekannten Verfahren zur Auffüllung von Vias wird reines Kupfer selektiv auf Kupfer abgeschieden. Dieses Verfahren ist jedoch nur auf Kupferschichten zufrieden­ stellend anwendbar, während in Verbindung mit anderen Materialien erhöhte Übergangswiderstände auftreten.
Aufgabe der vorliegenden Erfindung ist es daher, ein universell einsetzbares Verfahren zur Herstellung elektrischer Kontakte zwischen den Metallisie­ rungsebenen bzw. zu Silizium anzugeben, das die Kontaktierung von Halbleiter­ bereichen und metallischen Schichten in gleicher Weise erlaubt und dessen Kontakte auch bei lateralen Strukturgrößen im Sub-µm-Bereich einen geringen Übergangswiderstand und eine hohe Zuverlässigkeit aufweisen.
Die Aufgabe wird erfindungsgemäß mit den Verfahrensmerkmalen gemäß Anspruch 1 gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Kontaktlöcher (oder Vias) werden beim erfindungsgemäßen Verfahren se­ lektiv mit reinem Aluminium oder Kupfer aufgefüllt. Diese Abscheidung erfolgt, wie im Ausführungsbeispiel beschrieben, bei Temperaturen unter 450°C, so daß keine Veränderung bereits im Bauelement vorhandener Metallisierungsebenen auftreten kann. Nach dem Auffüllen der Kontaktlöcher wird eine als Leiterbahn dienende metallische Schicht (üblicherweise eine Aluminiumlegierungsschicht) auf die Isolationsschicht und die selektiv abgeschiedene Aluminium- oder Kupferschicht aufgebracht (z. B. durch Sputtern). Erfindungsgemäß wird zwischen der Aluminiumlegierungsschicht und der Aluminium- oder Kupfer­ schicht durch Temperung ein Konzentrationsausgleich eingestellt. Da hierbei die geringe Menge von selektiv abgeschiedenem Kupfer oder Aluminium (geringes Volumen des Kontaktloches) mit einem relativ großen Volumen der Aluminium­ legierungsschicht in Kontakt kommt, wird die Leiterbahnschicht durch den Konzentrationsausgleich kaum beeinflußt, während sich die Konzentrationsän­ derung über das gesamte Volumen des Kontaktloch es erstreckt. Dies gilt in gleicher Weise zwischen der Aluminium- oder Kupferschicht und einer darunter liegenden Leiterbahnschicht.
Bei der Kontaktierung von Halbleiterschichten, wie z. B. dotierten Siliziumberei­ chen, wird vorzugsweise zunächst eine dünne Barriereschicht auf den durch das Kontaktloch freigelegten Bereich der Halbleiterschicht aufgebracht. So kann z. B. eine 30 nm dicke Wolframschicht selektiv auf der Halbleiteroberfläche abgeschieden werden. Dies ist ebenfalls bei Temperaturen unterhalb von 450°C möglich, wie das Ausführungsbeispiel zeigt. Erst danach erfolgt die selektive Auffüllung des Kontaktloches mit Aluminium oder Kupfer.
Für die Vorbehandlung des Kontaktloches oder Vias empfiehlt sich z. B. eine Wasserstoffvorbehandlung (vgl. z. B. A. Tasch et al., Proceedings of the Second International Symposium on Cleaning Technology in Semiconductor Device Ma­ nufacturing Phoenix, USA 1992, p. 418, Pennington, USA), wobei das Material am Boden des Kontaktloches bzw. Vias (z. B. Si oder AlSiCu) mit Wasserstoff belegt wird und somit günstigste Voraussetzungen für ein selektives Wolfram und/oder Aluminiumwachstum schafft.
Das erfindungsgemäße Verfahren ist in vorteilhafter Weise zur Mehrlagenmetal­ lisierung in Halbleiterbauelementen einsetzbar, da es sowohl die Kontaktierung von metallischen Schichten untereinander als auch von Halbleiterbereichen er­ laubt. Die vorteilhafte Wahl der Abscheideprozesse und Materialien ermöglicht die vollständige Auffüllung von Kontaktlöchern oder Vias mit Aspektverhältnissen < 1 bei lateralen Strukturgrößen im Sub-µm-Bereich. Der Vorteil des erfindungs­ gemäßen Verfahrens besteht u. a. darin, daß der gesamte Querschnitt des Kontaktloches oder Vias mit sehr niederohmigem Aluminium oder Kupfer lunkerfrei aufgefüllt ist, wobei bei der Kontaktierung von Halbleiterbereichen nur eine sehr dünne höherohmige Schicht, die senkrecht zur Stromrichtung liegt, abgeschieden wird. Da alle Beschichtungsschritte des Verfahrens bei Tempera­ turen unter 350°C ablaufen können, kann das Verfahren für eine Mehrlagenme­ tallisierung (z. B. 2-10 Metallebenen) mehrmals angewendet werden, ohne daß die darunter liegenden Metallisierungsschichten Schaden erleiden.
Das erfindungsgemäße Verfahren wird bevorzugt in einer Mehrkammer- Vakuumanlage (sogenanntes Clustertool, vgl. z. B. P. Kücher, Vakuum in der Praxis (1992), Nr. 4, 255) durchgeführt.
Das erfindungsgemäße Verfahren wird nachfolgend anhand der Ausführungs­ beispiele und der Zeichnungen näher erläutert.
Dabei zeigen:
Fig. 1 Eine typische Kontaktlochmetallisierung mit der Schichtfolge Ti/TiN/AlSiCu, abgeschieden durch Sputtern (Stand der Tech­ nik),
Fig. 2a eine mögliche Schichtfolge der Kontaktlochauffüllung nach dem erfindungsgemäßen Verfahren,
Fig. 2b eine mögliche Schichtfolge der Viaauffüllung nach dem erfin­ dungsgemäßen Verfahren, und
Fig. 3 schematisch eine Anlage zur Durchführung des erfindungsge­ mäßen Verfahrens (Clustertool).
Fig. 1 zeigt das Ergebnis einer typischen Kontaktlochmetallisierung nach dem Stand der Technik, bei dem eine Öffnung (1) (Kontaktloch) in einer Isolations­ schicht (2) (hier: SiO₂) einen Bereich der zu kontaktierenden Schicht (3) (hier: Siliziumsubstrat) freiliegt. In dem gezeigten Beispiel werden zunächst eine dünne Ti- und TiN-Schicht aufgesputtert und anschließend das Kontaktloch (1) durch ganzflächiges Sputtern der Leiterbahnschicht (4) aus AlSiCu aufgefüllt. Bei Anwendung dieses Prozesses bei Temperaturen unter 450°C (notwendig für Mehrlagenmetallisierung) lassen sich jedoch Kontaktlöcher mit Abmessungen im µm-Bereich nicht vollständig auffüllen, so daß Hohlräume (6) (sogenannte Lunker, wie in Fig. 1 gezeigt) entstehen, die die Langzeitstabilität und den Übergangswiderstand der Kontakte nachteilig beeinflussen. Die Verwendung einer AlSiCu-Schicht (1% Si, 0,5% Cu) hat andererseits den Vorteil einer verminderten Elektro- und Streßmigration, und verbesserter Al-Si-Kontakte, so daß diese Legierung bei den technischen Anwendungen vorzugsweise zum Ein­ satz kommt.
Das erfindungsgemäße Verfahren ermöglicht insbesondere den Einsatz dieser vorteilhaften Aluminiumlegierungsschicht zur Mehrlagenkontaktierung.
Ein Beispiel für die erfindungsgemäße Kontaktlochauffüllung, wie schematisch in Fig. 2a dargestellt, sieht folgende Verfahrensschritte vor:
  • - Bereitstellen eines Siliziumwafers mit einer zu kontaktierenden Silizium­ schicht (3) und einer darauf abgeschiedenen SiO₂-Isolationsschicht (2), die ein ca. 1 µm tiefes Kontaktloch (1) aufweist;
  • - Standardreinigung mit anschließendem HF-Dip zum Enffernen der Oxidschichten auf der freigelegten Siliziumoberfläche;
  • - Einschleusen in ein Vakuum-Clustertool
  • - Vorbehandlung mit angeregtem Wasserstoff (z. B. Downstream-Mikro­ welle) zur Belegung der Siliziumoberfläche mit Wasserstoff (H-Bedec­ kung (7)) bei Temperaturen bis maximal 270°C;
  • - selektive Abscheidung einer ca. 20-50 nm dicken Wolframschicht (8) bei 270°C gemäß: 2 WF₆ + 3 Si → 2 W + 3 SiF₄;
  • - selektive Abscheidung einer 1 µm dicken Aluminiumschicht (5) bei 270°C gemäß: H - Al(CH₃)₂ + 1/2 H₂ → Al + 2CH₄;
  • - ganzflächige Abscheidung einer 0,8 µm dicken AlSiCu-Schicht (4) als Leiterbahnschicht bei 150°C durch Sputtern;
  • - optional: Tempern der Wafer bei 430°C (2 Minuten) zum Konzentra­ tionsausgleich zwischen AlSiCu und Al;
  • - Photolacktechnik, Photolithographie und Trockenätztechnik zur Herstel­ lung der AlSiCu-Leiterbahnen.
Die Temperung des Wafers kann auch im Rahmen nachfolgender Verfahrens­ schritte (z. B. weiterer Abscheideprozesse) erfolgen. Nach dem Konzentrations­ ausgleich zwischen Kontaktloch- und Leiterbahnschicht befindet sich im Kontaktloch genügend Silizium (Sättigungsgrenze des Siliziumgehaltes), so daß bei einer Beschädigung der dünnen Wolframbarriereschicht beim Betrieb des Bauelementes keine unerwünschte Siliziumdiffusion mehr stattfindet.
Anhand von Fig. 2b wird ein Beispiel für die erfindungsgemäße Via-Auffüllung erläutert. Ausgangspunkt ist ein Wafer mit einer zu kontaktierenden AlSiCu- Schicht (3), von der ein Oberflächenbereich durch eine Öffnung (1) (Via) in einer SiO₂-Isolationsschicht (2) freigelegt ist. Es werden folgende Verfahrensschritte durchgeführt:
  • - Standardreinigung mit anschließendem HF-Dip;
  • - Einschleusen in ein Vakuum-Clustertool;
  • - Vorbehandlung mit angeregtem Wasserstoff bei einer Temperatur bis maximal 350°C (H-Bedeckung (7));
  • - selektive Kupferabscheidung (z. B. 1 µm dick) bei 350°C (Kupferschicht (5)) gemäß: Cu (HF A)₂: Hexafluoro-Kupfer-Acetylacetonat;
  • - ganzflächige Kupferbeschreibung durch Sputtern (Dicke z. B. 0,8 µm) zur Herstellung der Leiterbahnschicht (4);
  • - Photolacktechnik, Photolithographie und Ätztechnik zur Herstellung der Kupferleiterbahnen.
Hier wurde als Material der oberen Leiterbahnschicht (4) Kupfer gewählt, während die zu kontaktierende Schicht (3) aus einer Aluminiumlegierung besteht. Ein Konzentrationsausgleich zwischen der Aluminiumlegierungsschicht und der Kupferschicht der Kontaktlöcher wird sich bei weiteren Verfahrensschrit­ ten (z. B. Herstellung weiterer Metallisierungslagen) durch Tempern automatisch einstellen.
In Fig. 3 ist schließlich schematisch eine Anlage zur Durchführung des erfindungsgemäßen Verfahrens, ein sogenanntes Vakuum-Clustertool darge­ stellt. Die Anlage besteht beispielsweise aus einem Zentralmodul mit Wafer- Handler (9), einer Lade/Entladekammer (10) zum Ein/Ausschleusen der Waferkassetten und unterschiedlichen Prozeßkammern zur Wasserstoffvorbe­ handlung (11), zur selektiven Wolframabscheidung (12), zur selektiven Alumi­ niumabscheidung (13) und zum AlSiCu-Sputtern (14) sowie zum Rapid Annealing (15).

Claims (11)

1. Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauele­ mente, bei dem die Kontaktierung zwischen zwei Bauelementebenen durch zumindest eine Öffnung (1) in einer Isolationsschicht (2) erfolgt, die einen Bereich einer darunterliegenden, zu kontaktierenden Schicht (3) freilegt, mit folgenden Verfahrensschritten:
  • - vollständiges Auffüllen der Öffnung (1) durch selektive Abscheidung von Aluminium oder Kupfer;
  • - Aufbringen einer metallischen Schicht (4) auf die Isolationsschicht (2) und die selektiv abgeschiedene Aluminium- oder Kupferschicht (5);
  • - Einstellen eines Konzentrationsausgleichs zwischen der abgeschiede­ nen Aluminium- oder Kupferschicht (5) und angrenzenden metallischen Schichten durch Temperung des Halbleiterbauelementes.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zu kontaktierende Schicht (3) ein Halbleiterbereich ist, auf den vor dem Auffüllen der Öffnung (1) im freigelegten Bereich eine dünne Barriere­ schicht (8) aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Barriereschicht (8) eine 20-50 nm dicke Wolframschicht ist, die auf einem freigelegtem Siliziumhalbleiterbereich gemäß folgender Reaktion selektiv abgeschieden wird:
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zu kontaktierende Schicht (3) eine metallische Schicht ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Oberfläche des freigelegten Bereiches der zu kontaktierenden Schicht (3) vor den Abscheideprozessen mit Wasserstoff vorbehandelt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Temperung im Verlauf weiterer Fertigungsschritte des Halbleiter­ bauelementes erfolgt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zur Temperung Temperaturen von maximal 450°C gewählt werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die selektive Aluminiumabscheidung nach folgender Reaktion verläuft: H-Al(CH₃)₂ + 1/2 H₂ → Al + 2CH₄.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die selektive Kupferabscheidung nach folgender Reaktion verläuft:
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die auf die Isolationsschicht (2) aufgebrachte metallische Schicht (4) eine AlSiCu-Legierung ist, die durch Sputtern ganzflächig aufgebracht wird.
11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß bei selektiver Auffüllung der Öffnung (1) mit Kupfer die aufgebrachte metallische Schicht (4) ebenfalls aus Kupfer besteht.
DE19944417966 1994-05-21 1994-05-21 Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente Withdrawn DE4417966A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944417966 DE4417966A1 (de) 1994-05-21 1994-05-21 Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944417966 DE4417966A1 (de) 1994-05-21 1994-05-21 Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente

Publications (1)

Publication Number Publication Date
DE4417966A1 true DE4417966A1 (de) 1995-11-23

Family

ID=6518758

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944417966 Withdrawn DE4417966A1 (de) 1994-05-21 1994-05-21 Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente

Country Status (1)

Country Link
DE (1) DE4417966A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0805490A1 (de) * 1996-04-29 1997-11-05 Applied Materials, Inc. Verfahren zur Überwindung des Selektivitätsverlustes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448223A2 (de) * 1990-02-19 1991-09-25 Canon Kabushiki Kaisha Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid
US5071789A (en) * 1985-08-02 1991-12-10 Kabushiki Kaisha Toshiba Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071789A (en) * 1985-08-02 1991-12-10 Kabushiki Kaisha Toshiba Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device
EP0448223A2 (de) * 1990-02-19 1991-09-25 Canon Kabushiki Kaisha Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
AVITA, Y. et.al.: CVD Copper Metallurgy for ULSI Interconnections. In: IEDM, 9-12 Dec. 1990, *
AWAYA, N. et. al.: Doubb-Level Copper Inter- connections Using Selective Copper CVD. In: Journal of Electronic Materials, Vol. 21, No. 10, 1992, pp. 959-964 *
JP 3-190223 A2. In: Patent Abstracts of Japan, E-1133, 14.11.1991, Vol. 15, No. 448 *
JP 3-217020 A2. In: Patent Abstracts of Japan, E-1146, 17.12.1991, Vol. 15, No. 498 *
JP 62-57235 A2. In: Patent Abstracts of Japan, E-530, 8.8.87, Vol. 11, No. 244 *
KIM, D.-H. et.al.: Selective deposition of copper by chemical vapor deposition using Cu (HFA)¶2¶. In: J.Vac,Sci.Technol. A12(1), Jan./Feb. 1994, pp. 153-157 *
TAKEYQSU, N. et. al.: Characterisation of Direct-Contact Via Plug Formed by Using Selective Aluminium Chemical Vapor Deposition. In: Jpn.J.Appl.Phys., Vol. 33, pp. 424-428 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0805490A1 (de) * 1996-04-29 1997-11-05 Applied Materials, Inc. Verfahren zur Überwindung des Selektivitätsverlustes

Similar Documents

Publication Publication Date Title
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE69837674T2 (de) Doppeldamaszen-metallisierung
DE69226411T2 (de) Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
DE69231389T2 (de) Verfahren zur Herstellung eines elektrischer Kontaktes über einem Silizium-Halbleiterplättchen
DE3781312T2 (de) Verfahren zur haftung einer schicht aus einem metall mit hohem schmelzpunkt auf einem substrat.
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
DE102005034182B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0002703A1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
DE19752637A1 (de) Verfahren zur Herstellung einer metallischen Leitung einer Halbleitereinrichtung
DE102007053600B4 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung
DE3788485T2 (de) Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff.
EP0211318A1 (de) Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens
DE10339990A1 (de) Metalleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
EP0448763A1 (de) Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen
DE4417966A1 (de) Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente
DE112004001684B4 (de) Kontaktlochmetallisierung und Herstellungsverfahren mit Seed-Reparatur tiefer Kontaktlöcher (Via) unter Verwendung stromloser Beschichtungschemie
DE10239066A1 (de) Verfahren zum Abscheiden einer Metallbarrierenschicht
DE60036052T2 (de) Verbesserung der Qualität einer in einem Plattierungsbad abgeschiedenen metallhaltigen Schicht
DE10152202B4 (de) Optimierte Dünnfilmdiffusionssperre aus TaCN für Kupfermetallisierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee