DE112004001684B4 - Kontaktlochmetallisierung und Herstellungsverfahren mit Seed-Reparatur tiefer Kontaktlöcher (Via) unter Verwendung stromloser Beschichtungschemie - Google Patents

Kontaktlochmetallisierung und Herstellungsverfahren mit Seed-Reparatur tiefer Kontaktlöcher (Via) unter Verwendung stromloser Beschichtungschemie Download PDF

Info

Publication number
DE112004001684B4
DE112004001684B4 DE200411001684 DE112004001684T DE112004001684B4 DE 112004001684 B4 DE112004001684 B4 DE 112004001684B4 DE 200411001684 DE200411001684 DE 200411001684 DE 112004001684 T DE112004001684 T DE 112004001684T DE 112004001684 B4 DE112004001684 B4 DE 112004001684B4
Authority
DE
Germany
Prior art keywords
layer
recess
titanium
metal
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200411001684
Other languages
English (en)
Other versions
DE112004001684T5 (de
Inventor
Thomas Gilbert Dory
Kenneth Chandler Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112004001684T5 publication Critical patent/DE112004001684T5/de
Application granted granted Critical
Publication of DE112004001684B4 publication Critical patent/DE112004001684B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

Kontaktlochmetallisierung einer mikroelektronischen Struktur, die umfaßt:
– eine Aussparung (104) in einem Substrat (102);
– eine nicht kontinuierliche Metallschicht (112) als eine Diffusionsbarriere, welche innerhalb der Aussparung (104) angeordnet ist;
– eine Aktivierungsschicht (114), welche auf der nicht kontinuierlichen Metallschicht (112) und auf mindestens einem nicht abgelagerten Bereich (109, 111) innerhalb der Aussparung (104) angeordnet ist;
– eine Seed-Schicht (116), welche auf der Aktivierungsschicht (114) angeordnet ist; und
– eine Metallfüllschicht (120), welche auf der Seed-Schicht (116) angeordnet ist.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der mikroelektronischen Verarbeitung und insbesondere Verfahren zum Bilden kontinuierlicher Metallfilme in tiefen Kontaktlöchern und dadurch gebildeten Strukturen.
  • ALLGEMEINER STAND DER TECHNIK
  • Beim Herstellen mikroelektronischer Vorrichtungen ist es nun die Praxis, Aussparungen oder Vias (Kontaktlöcher) herzustellen, um mehrere Ebenen leitfähiger (typischerweise Metall-) Schichten in einem Substrat zu verbinden. Die mehreren Metallisierungsschichten werden eingesetzt, um höhere Dichten zu beherbergen, da die Abmessungen von Vorrichtungen deutlich unter die Ein-Mikrometer-Entwurfsregeln geschrumpft sind. Ein Metallfilmtyp, welcher verbreitet als ein Material für eine Via-Metallisierung (Kontaktlochmetallisierung) verwendet wird, ist Kupfer. Typischerweise wird eine Kupfer-Seed-Schicht (Kupfer-Keimschicht) 12 (siehe 2) in eine Kontaktlochöffnung 14 gesputtert, und dann wird die Kontaktlochöffnung 14 durch elektrochemisches Beschichten (Elektroplattieren bzw. Galvanisieren) mit einer Kupfer-Füllschicht gefüllt (nicht gezeigt). Es ist jedoch ein ernster Nachteil des Sputterns der Kupfer-Keimschicht 12 in die Kontaktlochöffnung 14, daß die Ablagerungsrate der Kupfer-Keimschicht 12 nahe der oberen Ränder 16 der Kontaktlochöffnung 14 größer ist als nahe der Seitenwände 18 und des Bodens 20 der Kontaktlochöffnung 14. Dies führt zu einen Überhang 22, welcher oben in der Kontaktlochöffnung 14 gebildet wird und welcher die Kupfer-Ablagerung auf den Seitenwänden 18 und dem Boden 20 der Kontaktlochöffnung 14 abschattet (d. h. beeinträchtigt). Diese Abschattungswirkung kann verursachen, daß sich Hohlräume 24 oder Bereiche mit Metalldiskontinuitäten in der Kontaktlochöffnung 14 bilden, da eine zusätzliche Sputter-Ablagerung den Boden 20 und die Seitenwände 18 der Kontaktlochöffnung 14 aufgrund des Überhangs 22 oben in der Kontaktlochöffnung 14, welcher dazu neigt, eine weitere Sputter-Ablagerung in der Kontaktlochöffnung 14 zu blockieren, nicht adäquat erreichen kann.
  • Für Vias (Kontaktlöcher) in einer mikroelektronischen Vorrichtung mit einem großen Seitenverhältnis (d. h. größer als 3:1), ist es aufgrund der Abschattungswirkung beim Sputter-Ablagerungsprozeß sehr schwierig oder unmöglich, eine kontinuierliche Seed-Schicht auf den Seitenwänden und dem Boden eines Kontaktlochs durch Sputtern abzulagern. Mit anderen Worten, die gesputterte Keimschicht wird innerhalb des Kontaktlochs nicht kontinuierlich sein. Dies bedeutet, daß, wenn später ein Kupfer-Film galvanisiert wird, um das Kontaktloch zu füllen, wird das Kontaktloch Hohlräume in der Füllmetallisierung des Kontaktlochs aufweisen, welche die Zuverlässigkeit und das Leistungsvermögen der Vorrichtung negativ beeinträchtigen können. Dementsprechend ist es wünschenswert, eine kontinuierliche Keimschicht zu bilden, auf welcher eine Metallfüllschicht zu galvanisieren ist, um die Bildung von Hohlräumen in einem Kontaktloch mit großem Seitenverhältnis zu vermeiden. Die vorliegende Erfindung stellt derartige Verfahren und ihre zugeordneten Strukturen bereit.
  • US 6,479,902 B1 offenbart einen Halbleiterherstellungsprozess für Zwischenverbindungen von Bauteilen umfassend eine katalytische Schicht aus Kupfer, Palladium, Nickel, Kobalt, Silber oder einem anderem katalytischen Material, dass in einer atomaren Schicht durch eine atomare Schichtepitaxie auf einer Barrierenschicht aus Tantalum, Titan, Wolfram, deren Nitriden oder einer Verbindung derselben zwischen der Barrierenschicht und einer stromlosen Seed-Schicht abgeschieden wird, auf der ein leitender Kanal und ein Via-Material abgeschieden wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Während die Beschreibung mit den Ansprüchen abschließt, welche insbesondere das aufzeigen und deutlich beanspruchen, was als die vorliegende Erfindung angesehen wird, können die Vorteile dieser Erfindung unmittelbarer aus der folgenden Beschreibung der Erfindung ermittelt werden, wenn sie in Verbindung mit den begleitenden Zeichnungen gelesen wird, bei welchen:
  • 1a bis 1i Querschnitte von Strukturen darstellen, welche gebildet werden können, wenn eine Ausführungsform des Verfahrens der vorliegenden Erfindung ausgeführt wird.
  • 2 einen Querschnitt einer Struktur nach dem Stand der Technik darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen verwiesen, welche auf beispielhafte Weise spezifische Ausführungsformen zeigen, mit welchen die Erfindung in die Praxis umgesetzt werden kann. Diese Ausführungsformen sind ausreichend ausführlich beschrieben, um Durchschnittsfachleuten zu ermöglichen, die die Erfindung in die Praxis umzusetzen. Es versteht sich, daß die verschiedenen Ausführungsformen der Erfindung, obwohl sie unterschiedlich sind, sich nicht notwendigerweise gegenseitig ausschließen. Beispielsweise kann ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, welche hier im Zusammenhang mit einer Ausführungsform beschrieben sind, innerhalb anderen Ausführungsformen implementiert werden, ohne den Geist und den Schutzumfang der Erfindung zu verlassen. Zusätzlich versteht es sich, daß der Ort oder die Anordnung individueller Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden kann, ohne den Geist und den Schutzumfang der Erfindung zu verlassen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem einschränkenden Sinn aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird nur durch die angefügten, geeignet interpretierten Ansprüche zusammen mit dem vollen Bereich von Äquivalenten definiert, zu welchen die Ansprüche berechtigen. In den Zeichnungen bezeichnen gleiche Bezugszeichen in der Regel in den mehreren Ansichten eine gleiche oder ähnliche Funktionalität.
  • Es werden Verfahren zum Bilden eines Kupfer-Films in einer Aussparung mit großem Seitenverhältnis und ihrer zugeordneten Strukturen beschrieben. Diese Verfahren umfassen ein Bilden einer Aussparung, ein Bilden einer nicht kontinuierlichen Metallschicht als eine Diffusionsbarriere innerhalb der Aussparung, ein Aktivieren der nicht kontinuierlichen Metallschicht und mehrerer nicht abgelagerter Bereiche innerhalb der Aussparung, ein stromloses Beschichten einer Seed-Schicht bzw. Keimschicht innerhalb der Aussparung und ein elektrochemisches Beschichten einer Metallfüllschicht über der Keimschicht, um eine im Wesentlichen hohlraumfreie, metallgefüllte Aussparung zu bilden. Die Kombination des Sputterns einer nicht kontinuierlichen Metallschicht gefolgt von einem stromlosen Beschichten einer Keimschicht auf der nicht kontinuierlichen Metallschicht ermöglicht die im wesentlichen hohlraumfreie, im wesentlichen 100%ige Metallabdeckung über dem Boden und der inneren Seitenwand der Aussparung.
  • 1a bis 1f illustrieren ein Verfahren zum Herstellen einer mikroelektronischen Struktur. Bei einer Ausführungsform des Verfahrens der vorliegenden Erfindung illustriert 1a ein Substrat 102, welches insbesondere Silizium, Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen umfaßt. Es muß natürlich verstanden werden, daß das Substrat 102 irgendwo innerhalb einer mikroelektronischen Vorrichtung auftreten kann. Das Substrat kann auch die Seite umfassen, welche der primären Vorrichtungsseite gegenüberliegt, d. h. die „Rückseite” eines Silizium-Wafers, wie in der Technik wohlbekannt ist. Das Substrat 102 umfaßt eine erste Oberfläche 106.
  • Wie in 1b gezeigt, wird das Substrat 102 dann durch in der Technik wohlbekannte Verfahren gemustert und geätzt, um eine Aussparung 104 (wie beispielsweise einen Graben oder ein Kontaktloch) zu bilden, welche sich von der ersten Oberfläche 106 des Substrats 102 in das Substrat 102 erstreckt. Die Aussparung 104 umfaßt Innenwände 108 und einen Boden 110. Die Aussparung 104 kann eine Aussparung mit großem Seitenverhältnis sein, bei welchem das Verhältnis der Breite 120 der Aussparung 104 zu der Höhe 122 der Aussparung 104 größer als 3:1 werden kann, d. h. die Aussparung 104 umfaßt vorzugsweise ein Seitenverhältnis von mehr als 3:1.
  • Weil die Aussparung 104 eine Aussparung mit hohen Seiten ist, kann aufgrund der zuvor hier diskutierten Abschattungswirkungen eine nicht kontinuierliche Metallschicht 112 innerhalb der Aussparung 104 gebildet werden. Die nicht kontinuierliche Metallschicht 112 kann durch einen Sputter-Ablagerungsprozeß oder durch andere physikalische Sputter-Ablagerungsprozesse gebildet werden, wie beispielsweise durch Atomschichtablagerung (ALD) oder durch chemische Ablagerungsprozesse, wie beispielsweise durch chemische Aufdampfung im Plasma (PECVD), wie in der Technik wohlbekannt ist. Die Temperatur der Ablagerung kann ungefähr 100 bis 200 Grad Celsius betragen. Der Druck kann von ungefähr 0,13 bis ungefähr 1,33 Pa betragen, und die Leistung kann von 5 bis ungefähr 10 kW betragen. Die verwendeten Materialien zum Bilden der nicht kontinuierlichen Metallschicht 112 können insbesondere Tantal, Tantalnitrid, Tantal-Siliziumnitrid, Wolfram, Titan, Titan-Wolfram, Titannitrid, Titan-Siliziumnitrid und Kombinationen dieser Materialien umfassen. Die nicht kontinuierliche Metallschicht 112 kann eine Diffusionssperre für nachfolgend gebildete Kupfer- oder Kupfer-Legierungsschichten bereitstellen. Die Dicke der nicht kontinuierlichen Metallschicht 112 kann von ungefähr 30 bis ungefähr 50 nm betragen und beträgt vorzugsweise weniger als 50 nm.
  • Weil die Aussparung 104 vorzugsweise eine Aussparung mit großem Seitenverhältnis ist, kann sich die nicht kontinuierliche Metallschicht 112 nicht im wesentlichen über den Innenwänden 108 und dem Boden 110 der Aussparung 104 bilden oder sie vollständig abdecken. Nicht abgelagerte Bereiche innerhalb der Aussparung 104 können aufgrund der Erscheinung der Sputter-Abschattungswirkung gebildet werden (zuvor hier beschrieben, siehe 2), wobei sich eine dickere gesputterte Schicht oben in eine Aussparung mit hohen Seiten, wie beispielsweise in der Aussparung 104, bildet als nahe dem Boden der Aussparung, und die dickere Schicht oben in der Aussparung neigt dazu, die vollständige Metallabdeckung innerhalb der Aussparung mit großem Seitenverhältnis zu blockieren. Folglich können sich innerhalb der Aussparung 104 mehrere nicht abgelagerte Bereiche befinden, welche nicht durch die nicht kontinuierliche Metallschicht 112 abgedeckt werden, in 1c als ein nicht abgelagerter Innenwandbereich 109 und als ein nicht abgelagerter Bodenbereich 111 gezeigt. Diese nicht abgelagerten Bereiche innerhalb der Aussparung 104 weisen keine auf ihnen abgelagerte, nicht kontinuierliche Metallschicht 112 auf.
  • Wie in 1d gezeigt, können die nicht kontinuierliche Metallschicht 112, der nicht abgelagerte Innenwandbereich 109 und der nicht abgelagerte Bodenbereich 111 innerhalb der Aussparung 104 durch Bilden einer Aktivierungsschicht 114 auf der nicht kontinuierlichen Metallschicht 112, auf dem nicht abgelagerten Innenwandbereich 109 und auf dem nicht abgelagerten Bodenbereich 111 aktiviert werden. Die Aktivierungsschicht 114 kann insbesondere Palladium oder Platin aufweisen, und kann beispielsweise in einer Lösung enthalten sein, welche Palladiumchlorid (PdCl2) oder Platinchlorid (PtCl2) umfaßt.
  • Die Aktivierungsschicht 114 kann auf der nicht kontinuierlichen Metallschicht 112 durch ein Kontaktersatzverfahren ausgebildet werden, bei welchem die nicht kontinuierliche Metallschicht 112 in einem Lösungsbad angeordnet wird, welches Pd- oder Pt-Ionen, ein Reduktionsmittel (wie beispielsweise insbesondere Hypophosphit, Dimethlyaminboran oder Hydrazin), ein komplexierendes Mittel (wie beispielsweise Essigsäure oder Citronensäure) und eine Säure (wie beispielsweise insbesondere Fluorwasserstoffsäure, Salzsäure oder Salpetersäure) oder eine Base (wie beispielsweise insbesondere Tetramethylammoniumhydroxid oder Kaliumhydroxid) umfassen kann. Die Aktivierungsschicht 114 kann weniger als 30 nm stark sein und ist typischerweise ungefähr 10 nm stark. Die Aktivierungsschicht 114 aktiviert die nicht kontinuierliche Metallschicht 112, den nicht abgelagerten Innenwandbereich 109 und den nicht abgelagerten Bodenbereich 111 für eine autokatalytische Reaktion, wie beispielsweise eine stromlose Ablagerungsreaktion, oder bereitet sie dafür vor.
  • Wie in 1e gezeigt, kann eine Keimschicht 116 auf der Aktivierungsschicht 114 durch stromlose Ablagerung ausgebildet werden. Die Keimschicht 116 kann metallische Materialien, einschließlich insbesondere Kupfer umfassen. Die Keimschicht 116 bildet eine im wesentlichen 100%ig kontinuierliche Metallfilmabdeckung über der Aktivierungsschicht 114 (und stellt deshalb im wesentlichen eine 100%ige Stufenabdeckung über der Innenwand 108 und dem Boden 110 der Aussparung 104 bereit). Die stromlos beschichtete Keimschicht 116 umfaßt mehrere Körner 117, welche im Allgemeinen einen Durchmesser 118 aufweisen, welcher ungefähr 1 Mikrometer (siehe 1f) oder mehr beträgt. Wie in der Technik wohlbekannt ist, kann die Aktivierungsschicht 114 im wesentlichen während der stromlosen Ablagerung der Keimschicht 116 (siehe 1g) subsummiert werden, oder sie kann intakt bleiben, wie in 1e dargestellt.
  • Es kann eine von verschiedenen bekannten Lösungen für eine stromlose Ablagerung eingesetzt werden, um die Keimschicht 116 stromlos abzulagern. Die stromlose Lösung der bevorzugten Ausführungsform kann Kupfersulfat zum Liefern der Kupfer2+-Kationen, Ethylendiamintetraessigsäure (EDTA) als ein komplexierendes Mittel für die Kupfer2+-Kationen, quaternäre Ammoniumhydroxide zum Liefern der Hydroxid-Anionen, Formaldehyd (HCHO) oder Glyoxylsäure als ein Reduktionsmittel, RHODAFAC RE 610TM oder Polyethylenglycole als ein oberflächenaktives Mittel und Benetzungsmittel und Ammoniumcyanid oder 2,2''-Dipyridyl als Stabilisierungsmittel und Duktilitätspromotor umfassen. Nach der stromlosen Ablagerung der Keimschicht 116 kann das Substrat 102 in entionisiertem Wasser gespült werden, um die Lösung für die stromlose Ablagerung zu entfernen. Es ist anerkannt, daß die Bildung der Keimschicht 116 zeitlich so gesteuert wird, daß sie die Aussparung 104 nicht im wesentlichen ausfüllt.
  • Wie in 1h gezeigt, kann eine Metallfüllschicht 120 auf der Keimschicht 116 ausgebildet werden. Die Metallfüllschicht 120 kann metallische Materialien, einschließlich insbesondere Kupfer umfassen. Die Metallfüllschicht 120 kann auf der Keimschicht 116 durch Einsetzen eines Galvanisierungsprozesses ausgebildet werden, wie in der Technik wohlbekannt ist. Die Metallfüllschicht 120 bildet sie derartig auf der Keimschicht 116 innerhalb der Aussparung 104, daß die Aussparung im wesentlichen mit der Metallfüllschicht 120 unter Abwesenheit von Hohlräumen gefüllt wird (wie sie beispielsweise in Aussparungen nach dem Stand der Technik ohne eine stromlos über der nicht kontinuierlichen Metallschicht 112 abgelagerten Keimschicht 116 vorliegen).
  • Die stromlos abgelagerte Keimschicht 116 verhindert die Bildung von Hohlräumen in der Metallfüllschicht 120, da die Metallfüllschicht 120 über einem kontinuierlichen, galvanisierten Keimschichtfilm, wie beispielsweise der Keimschicht 116, beschichtet wird oder sich bilden kann. Eine derartige kontinuierliche Keimschicht wäre mit der Verwendung einer gesputterten Keimschicht, welche unmittelbar auf der nicht kontinuierlichen Metallschicht 112 abgelagert wird (wie sie beispielsweise nach dem Stand der Technik verwendet wird), nicht möglich, da eine Verwendung einer gesputterten Keimschicht aufgrund der zuvor hier beschriebenen Abschattungswirkungen nicht zu einem kontinuierlichen Film innerhalb der Aussparung führen würde. Die Metallfüllschicht 120 kann nachfolgend unter Verwendung eines chemisch-mechanischen Polierverfahrens poliert werden, wie es beispielsweise in der Technik wohlbekannt ist (man siehe 1i).
  • Wie oben beschrieben, stellt die vorliegende Erfindung Verfahren und zugeordnete Strukturen zum Bilden einer kontinuierlichen Keimschicht in einer Aussparung mit hohen Seiten bereit, welche eine im wesentlichen hohlraumfreie Metallfüllschicht ermöglichen, wobei folglich die Zuverlässigkeit und das Leistungsvermögen einer mikroelektronischen Vorrichtung stark verbessert wird, welche gemäß den verschiedenen Ausführungsformen der vorliegenden Erfindung angefertigt wurde.
  • Obwohl die vorangehende Beschreibung bestimmte Schritte und Materialien spezifiziert hat, welche bei dem Verfahren der vorliegenden Erfindung verwendet werden können, werden Durchschnittsfachleute erkennen, daß viele Modifikationen und Substitutionen angefertigt werden können. Dementsprechend ist es vorgesehen, daß alle derartigen Modifikationen, Abänderungen, Substitutionen und Zusätze als innerhalb des Geists und des Schutzumfangs der Erfindung fallend angesehen werden, wie durch die angefügten Ansprüche definiert. Zusätzlich ist es anerkannt, daß die Herstellung einer Struktur mit mehreren Metallschichten über einem Substrat, wie beispielsweise einem Siliziumträger, zum Herstellen einer mikroelektronischen Vorrichtung in der Technik wohlbekannt ist. Es ist deshalb anerkannt, daß die hier bereitgestellten Figuren nur Abschnitte einer beispielhaften mikroelektronischen Vorrichtung illustrieren, welche die Praxis der vorliegenden Erfindung betrifft. Folglich ist die vorliegende Erfindung nicht auf die hier beschriebenen Strukturen eingeschränkt.

Claims (14)

  1. Kontaktlochmetallisierung einer mikroelektronischen Struktur, die umfaßt: – eine Aussparung (104) in einem Substrat (102); – eine nicht kontinuierliche Metallschicht (112) als eine Diffusionsbarriere, welche innerhalb der Aussparung (104) angeordnet ist; – eine Aktivierungsschicht (114), welche auf der nicht kontinuierlichen Metallschicht (112) und auf mindestens einem nicht abgelagerten Bereich (109, 111) innerhalb der Aussparung (104) angeordnet ist; – eine Seed-Schicht (116), welche auf der Aktivierungsschicht (114) angeordnet ist; und – eine Metallfüllschicht (120), welche auf der Seed-Schicht (116) angeordnet ist.
  2. Struktur nach Anspruch 1, wobei die Seed-Schicht (116) eine Korngröße von ungefähr 1 Mikrometer oder mehr im Durchmesser umfaßt.
  3. Struktur nach Anspruch 1 oder 2, wobei die nicht kontinuierliche Metallschicht (112) mindestens einen Stoff der Gruppe umfaßt, bestehend aus Titan, Tantal, Tantalnitrid, Tantal-Siliziumnitrid, Wolfram, Titan, Titan-Wolfram, Titannitrid, Titan-Siliziumnitrid oder einer ihrer Kombination.
  4. Struktur nach einem der Ansprüche 1 bis 3, wobei die Seed-Schicht (116) Kupfer umfaßt.
  5. Struktur nach einem der Ansprüche 1 bis 4, wobei die Aussparung eine Aussparung (104) mit großem Seitenverhältnis umfaßt, wobei das große Seitenverhältnis ein Seitenverhältnis größer als etwa 3:1 umfaßt.
  6. Struktur nach einem der Ansprüche 1 bis 5, wobei die Metallfüllschicht (120) eine im wesentlichen hohlraumfreie Metallfüllschicht umfaßt.
  7. Struktur nach einem der Ansprüche 1 bis 6, wobei die Aktivierungsschicht (114) zumindest eines von Palladium und Platin umfaßt.
  8. Verfahren zur Herstellung einer Kontaktlochmetallisierung einer mikroelektronischen Struktur, wobei das Verfahren umfaßt: – Bereitstellen einer Aussparung (104) in einem Substrat (102); – Anordnen einer nicht kontinuierlichen Metallschicht (112) in der Aussparung (104) als eine Diffusionsbarriere; – einer Aktivierungsschicht (114) auf der nicht kontinuierlichen Metallschicht (112) und auf mindestens einem nicht abgelagerten inneren Wandbereich (109, 111) der Aussparung (104); – einer Seed-Schicht (116) auf der Aktivierungsschicht (114); und – einer Metallfüllschicht (120) auf der Seed-Schicht (116).
  9. Verfahren nach Anspruch 8, wobei die Seed-Schicht (116) eine Korngröße von ungefähr 1 Mikrometer oder mehr im Durchmesser umfaßt.
  10. Verfahren nach Anspruch 8 oder 9, wobei die nicht kontinuierliche Metallschicht (112) mindestens einen Stoff der Gruppe umfaßt, bestehend aus Titan, Tantal, Tantalnitrid, Tantal-Siliziumnitrid, Wolfram, Titan, Titan-Wolfram, Titannitrid, Titan-Siliziumnitrid oder einer ihrer Kombination.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei die Seed-Schicht (116) Kupfer umfaßt.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei die Aussparung eine Aussparung (104) mit großem Seitenverhältnis umfaßt, wobei das große Seitenverhältnis ein Seitenverhältnis größer als etwa 3:1 umfaßt.
  13. Verfahren nach einem der Ansprüche 8 bis 12, wobei die Metallfüllschicht (120) eine im wesentlichen hohlraumfreie Metallfüllschicht umfaßt.
  14. Verfahren nach einem der Ansprüche 8 bis 13, wobei die Aktivierungsschicht (114) zumindest eines von Palladium und Platin umfaßt.
DE200411001684 2003-09-25 2004-09-23 Kontaktlochmetallisierung und Herstellungsverfahren mit Seed-Reparatur tiefer Kontaktlöcher (Via) unter Verwendung stromloser Beschichtungschemie Expired - Fee Related DE112004001684B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/672,029 2003-09-25
US10/672,029 US20050067295A1 (en) 2003-09-25 2003-09-25 Deep via seed repair using electroless plating chemistry
PCT/US2004/031447 WO2005031834A1 (en) 2003-09-25 2004-09-23 Deep via seed repair using electroless plating chemistry

Publications (2)

Publication Number Publication Date
DE112004001684T5 DE112004001684T5 (de) 2006-08-03
DE112004001684B4 true DE112004001684B4 (de) 2009-11-19

Family

ID=34376253

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200411001684 Expired - Fee Related DE112004001684B4 (de) 2003-09-25 2004-09-23 Kontaktlochmetallisierung und Herstellungsverfahren mit Seed-Reparatur tiefer Kontaktlöcher (Via) unter Verwendung stromloser Beschichtungschemie

Country Status (7)

Country Link
US (2) US20050067295A1 (de)
JP (1) JP4563389B2 (de)
KR (1) KR101242289B1 (de)
CN (1) CN100442498C (de)
DE (1) DE112004001684B4 (de)
TW (1) TWI241665B (de)
WO (1) WO2005031834A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490789B (zh) * 2006-07-20 2011-04-13 阿维扎技术有限公司 离子源
JP6213143B2 (ja) * 2013-10-23 2017-10-18 富士電機株式会社 半導体基板、及び、半導体基板の製造方法
US9728521B2 (en) * 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
CN109715852B (zh) * 2016-10-17 2021-09-21 东京毅力科创株式会社 金属布线层形成方法、金属布线层形成装置以及存储介质
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1201786A2 (de) * 2000-10-25 2002-05-02 Shipley Company LLC Keimschichtabscheidung
WO2002045155A2 (en) * 2000-11-29 2002-06-06 Intel Corporation ELECTROLESS METHOD OF SEED LAYER DEPOSITION, REPAIR, AND FABRICATION OF Cu INTERCONNECTS
US6403481B1 (en) * 1998-08-11 2002-06-11 Kabushiki Kaisha Toshiba Film formation method
US6479902B1 (en) * 2000-06-29 2002-11-12 Advanced Micro Devices, Inc. Semiconductor catalytic layer and atomic layer deposition thereof
US20040145062A1 (en) * 2003-01-23 2004-07-29 Markus Nopper Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE444969B (sv) * 1982-10-11 1986-05-20 Flygt Ab Centrifugalpump avseddd for pumpning av vetskor innehallande fasta partiklar
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5882498A (en) * 1997-10-16 1999-03-16 Advanced Micro Devices, Inc. Method for reducing oxidation of electroplating chamber contacts and improving uniform electroplating of a substrate
JP3032503B2 (ja) * 1998-07-10 2000-04-17 松下電器産業株式会社 半導体装置の製造方法
EP1020543A1 (de) * 1999-01-15 2000-07-19 Interuniversitair Micro-Elektronica Centrum Vzw Absetzung von Kupfer auf einer aktivierter Oberfläche eines Substrats
US20020043466A1 (en) * 1999-07-09 2002-04-18 Applied Materials, Inc. Method and apparatus for patching electrochemically deposited layers using electroless deposited materials
JP2001144089A (ja) * 1999-11-11 2001-05-25 Sony Corp 半導体装置の製造方法
JP2001164375A (ja) * 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US6824666B2 (en) * 2002-01-28 2004-11-30 Applied Materials, Inc. Electroless deposition method over sub-micron apertures
US6472310B1 (en) * 2002-04-08 2002-10-29 Advanced Micro Devices, Inc. Tin palladium activation with maximized nuclei density and uniformity on barrier material in interconnect structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403481B1 (en) * 1998-08-11 2002-06-11 Kabushiki Kaisha Toshiba Film formation method
US6479902B1 (en) * 2000-06-29 2002-11-12 Advanced Micro Devices, Inc. Semiconductor catalytic layer and atomic layer deposition thereof
EP1201786A2 (de) * 2000-10-25 2002-05-02 Shipley Company LLC Keimschichtabscheidung
WO2002045155A2 (en) * 2000-11-29 2002-06-06 Intel Corporation ELECTROLESS METHOD OF SEED LAYER DEPOSITION, REPAIR, AND FABRICATION OF Cu INTERCONNECTS
US20040145062A1 (en) * 2003-01-23 2004-07-29 Markus Nopper Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst

Also Published As

Publication number Publication date
TWI241665B (en) 2005-10-11
CN100442498C (zh) 2008-12-10
JP4563389B2 (ja) 2010-10-13
CN1614777A (zh) 2005-05-11
WO2005031834A1 (en) 2005-04-07
TW200512845A (en) 2005-04-01
JP2007523464A (ja) 2007-08-16
US7479687B2 (en) 2009-01-20
US20060068181A1 (en) 2006-03-30
US20050067295A1 (en) 2005-03-31
DE112004001684T5 (de) 2006-08-03
KR101242289B1 (ko) 2013-03-11
KR20070017469A (ko) 2007-02-12

Similar Documents

Publication Publication Date Title
DE102006001253B4 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
DE102005034182B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102005014748B4 (de) Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
DE10041565B4 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008007001A1 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102005057075A1 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE102006056626A1 (de) Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
DE10302644B3 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators
DE102006056624A1 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE112011101750T5 (de) Verfahren und Struktur zur Verbesserung der Leitfähigkeit enger kupfergefüllter Durchkontaktierungen
DE102006056620B4 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE112004001684B4 (de) Kontaktlochmetallisierung und Herstellungsverfahren mit Seed-Reparatur tiefer Kontaktlöcher (Via) unter Verwendung stromloser Beschichtungschemie
DE102004062472B4 (de) Verfahren zur Herstellung einer Metallverbindungsleitung unter Verwendung einer bei niedriger Temperatur gebildeten Barrierenmetallschicht
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE69832380T2 (de) Herstellungsmethode für die verdrahtung von halbleiteranordnungen
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
DE10319135B4 (de) Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001684

Country of ref document: DE

Date of ref document: 20060803

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401