KR101242289B1 - 무전해 도금 화학법을 이용한 딥 바이어 시드 복구 방법 - Google Patents

무전해 도금 화학법을 이용한 딥 바이어 시드 복구 방법 Download PDF

Info

Publication number
KR101242289B1
KR101242289B1 KR1020067005728A KR20067005728A KR101242289B1 KR 101242289 B1 KR101242289 B1 KR 101242289B1 KR 1020067005728 A KR1020067005728 A KR 1020067005728A KR 20067005728 A KR20067005728 A KR 20067005728A KR 101242289 B1 KR101242289 B1 KR 101242289B1
Authority
KR
South Korea
Prior art keywords
layer
recess
delete delete
seed layer
metal
Prior art date
Application number
KR1020067005728A
Other languages
English (en)
Other versions
KR20070017469A (ko
Inventor
토마스 도리
케네쓰 웡
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20070017469A publication Critical patent/KR20070017469A/ko
Application granted granted Critical
Publication of KR101242289B1 publication Critical patent/KR101242289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 높은 종횡비의 바이어에 연속적 시드 층을 형성하는 방법 및 이와 관련된 구조체에 관한 것이다. 이런 방법은, 실질적으로 공극이 없는 금속 충전된 리세스를 형성하기 위해, 기판에 리세스(104)를 형성하는 단계; 상기 기판의 리세스 내에 비연속적 금속 층을 형성하는 단계; 상기 리세스 내 상기 비연속적 금속 층(112) 및 하나 이상의 상기 비침착된 영역(109)을 활성화시키는 단계; 상기 리세스 내 상기 비연속적 금속 층 및 복수의 상기 비침착된 영역에 시드 층(116)을 무전해 침착시키는 단계; 및 상기 시드 층 위에 금속 충전 층을 전기도금하는 단계를 포함한다.

Description

무전해 도금 화학법을 이용한 딥 바이어 시드 복구 방법{DEEP VIA SEED REPAIR USING ELECTROLESS PLATING CHEMISTRY}
본 발명은 마이크로전자 프로세싱 분야에 관한 것이고, 보다 구체적으로는 딥 바이어(deep via)에서 연속적 금속 필름을 형성하는 방법 및 이에 의해 형성된 구조체에 관한 것이다.
마이크로전자 장치의 제조에서, 기판에 여러 수준의 전도성(전형적으로는 금속) 층을 접속하기 위해 리세스(recess) 또는 바이어(via)를 제조하는 것이 현재의 관례이다. 장치 치수가 1 마이크론 미만의 최소선폭(design rule)으로 보다 소형화됨에 따라, 보다 고밀도화를 제공하기 위해 여러 개의 금속화 층이 사용된다. 바이어 금속화를 위한 물질로서 널리 사용되는 금속 필름의 한 유형은 구리이다. 전형적으로, 구리 시드 층(12)(도 2 참조)은 바이어 개구부(14)로 스퍼터링되고, 이후 바이어 개구부(14)는 구리 충전(fill) 층으로 전기도금시켜 충전된다(도시하지 않음). 그러나, 바이어 개구부(14)로 구리 시드 층(12)을 스퍼터링하는 것의 한가지 심각한 단점은 바이어 개구부(14)의 상부 코너(16) 부근에서의 구리 시드 층(12)의 침착 속도가 바이어 개구부(14)의 측벽(18) 및 하부 코너(20) 부근에서 보다 크다는 것이다. 이는, 바이어 개구부(14)의 상부에 오버행(overhang)(22)을 형성시키고, 상기 오버행은 바이어 개구부(14)의 측벽(18) 및 하부(20)에서의 구리 침착을 섀도윙한다(shadowing)(즉, 손상한다). 바이어 개구부(14)로의 추가적 스퍼터 침착을 가로막는 경향이 있는 바이어 개구부(14)의 상부에서의 오버행(22)으로 인해서, 추가의 스퍼터 침착이 바이어 개구부(14)의 하부(20) 및 측벽(18)에 적절하게 도달될 수 없기 때문에, 이런 새도윙 효과는 바이어 개구부(14)에 공극(void)(24) 또는 금속 불연속 영역을 형성시킬 수 있다.
마이크로전자 장치에서의 높은 종횡비(즉, 3:1 초과)의 바이어에서, 스퍼터 침착 공정 동안의 섀도윙 효과에 의해 바이어의 측벽 및 하부에서 연속적 시드 층을 스퍼터 침착시키는 것이 매우 어렵거나 불가능하다. 달리 말하면, 스퍼터링된 시드 층은 바이어 내에서 연속적이지 않을 것이다. 이는 구리 필름이 후에 전기도금되어 바이어를 충전시킬 때에, 상기 바이어가 장치 신뢰도 및 성능에 부정적 영향을 줄 수 있는 바이어 충전 금속화에서 공극을 보이게 될 것을 의미한다. 따라서, 높은 종횡 비의 바이어에서 공극 형성을 방지하기 위해 금속 충전 층을 도금할 때에 연속적 시드 층을 형성하는 것이 바람직하다. 본 발명은 이런 방법 및 이과 관련된 구조체를 제공한다.
본 명세서가 본 발명으로 간주되는 것으로서 구체적으로 지적되고, 뚜렷하게 청구하는 청구범위를 포함하지만, 본 발명의 장점은 첨부된 도면과 함께 읽을 때에 본 발명의 설명으로부터 보다 용이하게 이해될 수 있을 것이다.
도 1a 내지 1i는 본 발명의 방법의 실시양태를 실시할 때 형성될 수 있는 구조체의 단면을 도시한다.
도 2는 종래 기술에서의 구조체의 단면을 도시한다.
다음의 상세한 설명에서, 예시적인 방식으로 본 발명이 실시될 수 있는 특정 실시양태를 보여주는 첨부된 도면을 참고하여 기술된다. 이런 실시양태는 당업자가 본 발명을 실시할 수 있도록 충분히 상세하게 기술되어 있다. 본 발명의 상이하지만 다양한 실시양태가 상호 전적으로 필수적인 것이 아님을 이해할 것이다. 예컨대, 하나의 실시양태와 관련된 본원에 기술된 특정한 특징부, 구조 또는 특성은 본 발명의 정신 및 범위로부터 벗어남이 없이 다른 실시양태에도 포함될 수 있다. 또한, 각 개시된 실시양태 내에서 개별적 실시양태의 위치 또는 배열은 본 발명의 장의 및 범위로터 벗어남이 없이 변경될 수 있다. 그러므로, 다음의 상세한 설명은 본 발명을 한정하는 의미가 아니고, 본 발명의 범위는 청구범위에서 기재된 전 영역의 균등물과 함께 적절하게 해석되는 첨부된 청구범위에 의해서만 한정된다. 도면에서, 유사한 번호는 여러개의 도면에 걸쳐 동일 또는 유사한 기능의 것을 일컫는다.
높은 종횡비의 리세스에서 구리 필름을 형성하는 방법 및 이와 관련된 구조체가 기술된다. 이런 방법은 실질적으로 공극이 없는 금속 충전된 리세스를 형성하기 위해, 리세스를 형성하는 단계; 상기 리세스 내에 비연속적 금속 층을 형성하는 단계; 상기 리세스 내 상기 비연속적 금속 층 및 복수의 비침착된 영역을 활성화시키는 단계; 상기 리세스 내 시드 층을 무전해 도금시키는 단계; 및 상기 시드 층 위에 금속 충전 층을 전기도금하는 단계를 포함한다. 비연속적 금속 층을 스퍼터링한 후 비연속적 금속층 상에 시드 층을 무전해 도금하는 것의 조합은 리세스의 하부 및 내부 측벽 위에 실질적으로 공극이 없는, 실질적으로 100%의 금속 피복률을 가능케 한다.
도 1a 내지 1f는 마이크로전자 구조체를 제조하는 방법을 예시한다. 본 발명의 방법의 하나의 실시양태에서, 도 1a는 규소, 이산화 규소, 규소 나이트라이드, 규소 옥시나이트라이드 등을 포함하지만 이에 한정되지는 않는 기판(102)를 예시한다. 당연히, 기판(102)은 마이크로전자 장치 내의 어느 곳에도 위치될 수 있음을 이해할 것이다. 또한, 당업계에 공지된 바와 같이, 기판은 주요(primary) 장치측에 반대면, 즉 규소 웨이퍼의 "후면"을 포함할 수 있다. 기판(102)은 제 1 표면(106)을 포함한다.
도 1b에 도시된 바와 같이, 이후 기판(102)은 공지의 방법에 의해 패턴화 및 에칭되어, 기판(102)의 제 1 표면(106)으로부터 기판(102)으로 연장되는 리세스(104)(예, 트렌치 또는 바이어)를 형성한다. 리세스(104)는 내벽(108) 및 하부(110)를 포함한다. 리세스(104)는 높은 종횡비의 리세스일 수 있되, 리세스(104)의 폭(120) 대 리세스(104)의 높이(122)의 비가 3:1 초과일 수 있고, 즉 리세스(104)는 바람직하게는 3:1 초과의 종횡비를 포함한다.
리세스(104)가 높은 종횡비를 갖기 때문에, 본원에서 전술된 섀도윙 효과에 의해 리세스(104) 내에서 비연속적 금속 층(112)이 형성될 수 있다. 비연속적 금속 층(112)은 스퍼터 침착 공정에 의해 또는 당업계에 공지된 다른 물리적 스퍼터링 침착 공정, 예컨대 원자 층 침착법(ALD), 또는 화학적 침착 공정, 예컨대 플라즈마 증진 화학 침착법(PECVD)에 의해 형성될 수 있다. 침착의 온도는 약 100 내지 200℃일 수 있다. 압력은 약 1 내지 약 10 밀리토르(milliTorr)일 수 있고, 전압은 5 내지 약 10 KW일 수 있다. 비연속적 금속 층(112)을 형성하기 위해 사용되는 물질은 탄탈륨, 탄탈륨 나이트라이드, 탄탈륨 규소 나이트라이드, 텅스텐, 티타늄, 티타늄 텅스텐, 티타늄 나이트라이드, 티타늄 규소 나이트라이드 또는 이들 물질의 조합을 포함할 수 있지만, 이에 한정되지는 않는다. 비연속적 금속 층(112)은 이후에 형성되는 구리 또는 구리 합금 층에 확산 장벽을 제공할 수 있다. 비연속적 금속 층(112)의 두께는 약 300 내지 약 500Å, 바람직하게는 500Å 미만이다.
리세스(104)는 높은 종횡비의 리세스인 것이 바람직하기 때문에, 비연속적 금속 층(12)은 리세스(104)의 내벽(108) 및 하부(110) 위에 실질적으로 형성되지 않거나 또는 이들을 전체적으로 피복할 수 없다. 스퍼터 섀도윙 효과(본원에서 전술됨, 도 2 참조)의 현상에 의해 리세스(104) 내의 비침착된 영역이 형성될 수 있으며, 이때 보다 두꺼운 스퍼터링된 층은 높은 종횡비의 리세스(예, 리세스(104))의 하부 부근보다는 상부 부근에 형성되고, 리세스의 상부 부근의 보다 두꺼운 층은 높은 종횡비의 리세스 내에서 완전한 금속 피복을 가로막는 경향이 있다. 결과적으로, 도 1c에서 비침착된 내벽 영역(109) 및 비침착된 하부 영역(111)으로서 도시된 바와 같이, 비연속적 금속 층(112)에 의해 피복되지 않는 리세스(104) 내의 복수의 비침착된 영역이 있을 수 있다.
도 1d에 도시된 바와 같이, 리세스(104) 내의 비연속적 금속 층(112), 비침착된 내벽 영역(109) 및 비침착된 하부 영역(111)은, 상기 비연속적 금속 층(112), 비침착된 내벽 영역(109) 및 비침착된 하부 영역(111)에 활성화 층(114)을 형성함에 의해 활성화될 수 있다. 활성화 층(114)은 팔라듐 또는 백금을 포함할 수 있지만, 이에 한정되지는 않고, 예컨대 팔라듐 클로라이드(PdCl2) 또는 백금 클로라이드(PtCl2)를 포함하는 용액에 함유될 수 있다.
활성화 층(114)은, Pd 또는 Pt 이온, 환원제(예컨대, 비제한으로 하이포포스파이트, 다이메틸아민 보레인 또는 하이드라진), 착화제(예컨대, 아세트산 또는 시트르산) 및 산(예컨대, 비제한으로 불화수소산, 염산 또는 질산) 또는 염기(예컨대, 비제한적으로 테르타메틸암모늄 하이드록사이드 또는 수산화 칼륨)을 포함할 수 있는 용액 욕에 비연속적 금속 층(112)을 넣는 접촉 대체 방법(contact displacement method)에 의해 비연속적 금속 층(112)에 형성될 수 있다. 활성화 층(114)은 300Å 미만일 수 있고, 전형적으로 약 100Å이다. 활성화 층(114)은 자동촉매(autocatalytic) 반응, 예컨대 무전해 침착 반응을 위해 비연속적 금속 층(112), 비침착된 내벽 영역(109) 및 비침착된 하부 영역(111)을 활성화시키거나 또는 준비시킬 수 있다.
도 1e에 도시된 바와 같이, 시드 층(116)이 무전해 침착에 의해 활성화 층(114)에 형성될 수 있다. 시드 층(116)은 비제한적으로 구리를 포함하는 금속 물질을 포함할 수 있다. 시드 층(116)은 활성화 층(114) 위에 실질적으로 100% 연속적 금속 피복률을 형성한다(그러므로 리세스(104)의 내벽(108) 및 하부(110) 위에 실질적으로 100% 단차 피복률(step coverage)을 제공한다). 무전해 도금된 시드 층(116)은 약 1 마이크론 이상의 직경(118)을 일반적으로 포함하는 복수의 그레인을 포함한다(도 1f 참조). 당업계에 공지된 바와 같이, 활성화 층(114)은 시드 층(116)의 무전해 침착 동안 실질적으로 묻힐(subsumed) 수 있거나, 또는 도 1e에 도시된 바와 같이 손상되지 않는 채로 남아 있을 수 있다.
다양한 공지의 무전해 침착 용액의 하나가 시드 층(116)의 무전해 침착에 사용될 수 있다. 바람직한 실시양태의 무전해 용액은 구리2+ 양이온을 공급하는 황산 구리, 구리2+ 양이온에 대한 착화제로서의 에틸렌다이아민테트라아세트산(EDTA), 하이드록사이드 음이온을 공급하기 위한 4급 암모늄 하이드록사이드, 환원제로서의 폼알데히드(HCHO) 또는 글라이옥실산, 계면활성제 및 습윤제로서의 로다팩 리(RHODAFAC RE) 610TM 또는 폴리에틸렌 글라이콜, 및 안정화제 및 연성 촉진제로서의 암모늄 사이아나이드 또는 2,2"-다이피리딜을 포함할 수 있다. 시드 층(116)의 무전해 침착 후에, 기판(102)을 탈이온수에서 세척하여 무전해 침착 용액을 제거할 수 있다. 시드 층(116)의 형성이 리세스(104)를 실질적으로 충전하지 않도록 시드층(116)의 형성을 조절해야 함을 이해할 것이다.
도 1h에 도시된 바와 같이, 금속 충전 층(120)이 시드 층(116)상에 형성될 수 있다. 금속 충전 층(120)은 구리를 포함하지만, 이에 한정되지는 않는 금속 물질을 포함할 수 있다. 금속 충전 층(120)은 당업계에 공지된 전기도금 공정을 이용함에 의해 시드 층(116)에 형성될 수 있다. 금속 충전 층(120)은, 리세스(104) 내의 시드 층(116)상에 형성되어서, 리세스가 공극(예컨대, 이러한 공극은 비연속적 금속 층(112) 위에 침착된 무전해 시드 층(116)이 없는 종래 기술의 리세스에 존재함) 없이 금속 충전 층(120)으로 실질적으로 충전되도록 한다.
금속 충전 층(120)이 연속적 전기도금된 시드 층 필름, 예컨대 시드 층(116) 위에 도금 또는 형성될 수 있기 때문에, 무전해 침착된 시드 층(116)은 금속 충전 층(120)에서의 공극 형성을 억제한다. 본원에 전술된 섀도윙 효과 때문에 스퍼터링된 시드 층의 사용으로 리세스 내에서 연속적 필름이 생성되지 않을 것이기 때문에, 이런 연속적 시드 층은 비연속적 금속 층(112)에 직접 침착되는 서퍼터링된 시드 층의 사용(예컨대 종래의 기술에서 사용됨)으로는 가능하지 않다. 금속 충전 층(120)은 화학적 기계적 연마 기법, 예컨대 당업계에 공지된 기법을 이용하여 이후 연마될 수 있다(도 1i 참조).
전술된 바와 같이, 본 발명은, 실질적으로 공극이 없는 금속 충전 층을 가능하게 하여 본 발명의 다양한 실시양태에 따라 제조된 마이크로전자 장치의 신뢰도 및 성능을 상당히 증진시키는, 높은 종횡비의 리세스에서 연속적 시드 층을 형성하는 방법 및 관련 구조체를 제공한다.
상기 기술이 본 발명의 방법에 사용될 수 있는 특정 단계 및 물질을 구체적으로 기술하였지만, 당업자는 많은 변형 및 치환이 가해질 수 있음을 이해할 것이다. 따라서, 이런 모든 변형, 변경, 치환 및 첨가가 첨부된 청구범위에 의해 정의된 본 발명의 정신 및 범위 내에 포함되는 것으로 고려됨을 의도한다. 또한, 기판(예, 규소 기판)의 상부에 복수의 금속 층 구조체를 형성하여 마이크로전자 장치를 제조하는 것은 당업계에 공지되어 있음을 이해할 것이다. 그러므로, 본원에 제공된 도면이 본 발명의 실시에 속하는 예시적 마이크로전자 장치의 단지 일부를 예시함을 이해할 것이다. 따라서, 본 발명은 본원에 기술된 구조체에 한정되지 않는다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 기판 중의 리세스;
    상기 리세스 내에 배치된 비연속적 금속 층;
    상기 비연속적 금속 층 및 상기 리세스의 하나 이상의 비침착된 내벽 영역상에 배치된, 300Å 미만의 두께를 포함하는 활성화 층;
    상기 활성화 층상에 배치된 시드 층; 및
    상기 시드 층상에 배치된 금속 충전 층
    을 포함하는 마이크로전자 구조체.
  17. 제 16 항에 있어서,
    상기 시드 층이 1 마이크론 이상의 직경의 그레인 크기를 포함하는 구조체.
  18. 제 16 항에 있어서,
    상기 비연속적 금속 층이 탄탈륨, 탄탈륨 나이트라이드, 탄탈륨 규소 나이트라이드, 텅스텐, 티타늄, 티타늄 텅스텐, 티타늄 나이트라이드, 티타늄 규소 나이트라이드 또는 이들의 조합 중 하나 이상을 포함하는 구조체.
  19. 제 16 항에 있어서,
    상기 시드 층이 구리를 포함하는 구조체.
  20. 제 16 항에 있어서,
    상기 리세스가 높은 종횡비의 리세스를 포함하되, 이때 높은 종횡비가 3:1 초과의 종횡비를 포함하는 구조체.
  21. 제 16 항에 있어서,
    상기 금속 충전 층이 실질적으로 공극이 없는 금속 충전 층을 포함하는 구조체.
KR1020067005728A 2003-09-25 2004-09-23 무전해 도금 화학법을 이용한 딥 바이어 시드 복구 방법 KR101242289B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/672,029 2003-09-25
US10/672,029 US20050067295A1 (en) 2003-09-25 2003-09-25 Deep via seed repair using electroless plating chemistry
PCT/US2004/031447 WO2005031834A1 (en) 2003-09-25 2004-09-23 Deep via seed repair using electroless plating chemistry

Publications (2)

Publication Number Publication Date
KR20070017469A KR20070017469A (ko) 2007-02-12
KR101242289B1 true KR101242289B1 (ko) 2013-03-11

Family

ID=34376253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005728A KR101242289B1 (ko) 2003-09-25 2004-09-23 무전해 도금 화학법을 이용한 딥 바이어 시드 복구 방법

Country Status (7)

Country Link
US (2) US20050067295A1 (ko)
JP (1) JP4563389B2 (ko)
KR (1) KR101242289B1 (ko)
CN (1) CN100442498C (ko)
DE (1) DE112004001684B4 (ko)
TW (1) TWI241665B (ko)
WO (1) WO2005031834A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2044608B1 (en) * 2006-07-20 2012-05-02 SPP Process Technology Systems UK Limited Ion sources
JP6213143B2 (ja) * 2013-10-23 2017-10-18 富士電機株式会社 半導体基板、及び、半導体基板の製造方法
US9728521B2 (en) * 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
WO2018074072A1 (ja) * 2016-10-17 2018-04-26 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0120178A1 (en) * 1982-10-11 1984-10-03 Flygt AB Centrifugal pump for pumping liquids containing solid bodies
US6398855B1 (en) * 1999-01-15 2002-06-04 Imec Vzw Method for depositing copper or a copper alloy

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US5882498A (en) * 1997-10-16 1999-03-16 Advanced Micro Devices, Inc. Method for reducing oxidation of electroplating chamber contacts and improving uniform electroplating of a substrate
JP3032503B2 (ja) * 1998-07-10 2000-04-17 松下電器産業株式会社 半導体装置の製造方法
TW444238B (en) * 1998-08-11 2001-07-01 Toshiba Corp A method of making thin film
JP2001144089A (ja) * 1999-11-11 2001-05-25 Sony Corp 半導体装置の製造方法
JP2001164375A (ja) * 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
US6479902B1 (en) * 2000-06-29 2002-11-12 Advanced Micro Devices, Inc. Semiconductor catalytic layer and atomic layer deposition thereof
WO2002004704A2 (en) * 2000-07-11 2002-01-17 Applied Materials, Inc. Method and apparatus for patching electrochemically deposited layers using electroless deposited materials
US6824665B2 (en) * 2000-10-25 2004-11-30 Shipley Company, L.L.C. Seed layer deposition
US20020064592A1 (en) * 2000-11-29 2002-05-30 Madhav Datta Electroless method of seed layer depostion, repair, and fabrication of Cu interconnects
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
US6824666B2 (en) * 2002-01-28 2004-11-30 Applied Materials, Inc. Electroless deposition method over sub-micron apertures
US6472310B1 (en) * 2002-04-08 2002-10-29 Advanced Micro Devices, Inc. Tin palladium activation with maximized nuclei density and uniformity on barrier material in interconnect structure
DE10302644B3 (de) * 2003-01-23 2004-11-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels stromloser Abscheidung unter Verwendung eines Katalysators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0120178A1 (en) * 1982-10-11 1984-10-03 Flygt AB Centrifugal pump for pumping liquids containing solid bodies
US6398855B1 (en) * 1999-01-15 2002-06-04 Imec Vzw Method for depositing copper or a copper alloy

Also Published As

Publication number Publication date
WO2005031834A1 (en) 2005-04-07
DE112004001684T5 (de) 2006-08-03
TW200512845A (en) 2005-04-01
JP2007523464A (ja) 2007-08-16
US20060068181A1 (en) 2006-03-30
JP4563389B2 (ja) 2010-10-13
KR20070017469A (ko) 2007-02-12
TWI241665B (en) 2005-10-11
US7479687B2 (en) 2009-01-20
CN100442498C (zh) 2008-12-10
CN1614777A (zh) 2005-05-11
DE112004001684B4 (de) 2009-11-19
US20050067295A1 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
US7262504B2 (en) Multiple stage electroless deposition of a metal layer
US7622382B2 (en) Filling narrow and high aspect ratio openings with electroless deposition
JP5503147B2 (ja) 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
US5695810A (en) Use of cobalt tungsten phosphide as a barrier material for copper metallization
US5969422A (en) Plated copper interconnect structure
JP2019531604A (ja) ルテニウムライナーと共に銅のエレクトロマイグレーションを改善するドープされた選択的な金属キャップ
US20050230263A1 (en) Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US8138084B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
US20050014359A1 (en) Semiconductor device manufacturing method
US7566661B2 (en) Electroless treatment of noble metal barrier and adhesion layer
JP2004031586A5 (ja) 半導体装置の製造方法及び半導体装置
US7365011B2 (en) Catalytic nucleation monolayer for metal seed layers
US7479687B2 (en) Deep via seed repair using electroless plating chemistry
US6951816B2 (en) Method of forming a metal layer over patterned dielectric by electroless deposition using a catalyst
US20070066081A1 (en) Catalytic activation technique for electroless metallization of interconnects
WO2007092868A2 (en) Method for preparing a metal feature surface prior to electroless metal deposition
US20080045013A1 (en) Iridium encased metal interconnects for integrated circuit applications
KR20110123634A (ko) 이온 주입 방법에 의한 반도체 소자의 배선 형성방법
JP5214092B2 (ja) 触媒を用いた無電解めっきによりパターン化された絶縁体上に金属層を形成する方法
KR101303964B1 (ko) 무전해 도금 공정을 이용한 반도체 소자의 금속배선 형성방법
US7238617B2 (en) Method for fabricating semiconductor device to minimize terminal effect in ECP process
KR100587657B1 (ko) 이씨피공정에서의 터미날 효과 최소화 방법
US20090017624A1 (en) Nodule Defect Reduction in Electroless Plating
WO2007078790A1 (en) Metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee