CN1061445A - 使用烷基铝氢化物形成以铝作为主成分的金属沉积膜的方法 - Google Patents

使用烷基铝氢化物形成以铝作为主成分的金属沉积膜的方法 Download PDF

Info

Publication number
CN1061445A
CN1061445A CN91101919A CN91101919A CN1061445A CN 1061445 A CN1061445 A CN 1061445A CN 91101919 A CN91101919 A CN 91101919A CN 91101919 A CN91101919 A CN 91101919A CN 1061445 A CN1061445 A CN 1061445A
Authority
CN
China
Prior art keywords
film
substrate
aluminium
gas
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN91101919A
Other languages
English (en)
Other versions
CN1036860C (zh
Inventor
松本繁幸
池田敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1061445A publication Critical patent/CN1061445A/zh
Application granted granted Critical
Publication of CN1036860C publication Critical patent/CN1036860C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一种形成金属膜的方法，包括以下步骤：在空间 中安置供形成膜所用的基片；向该空间中引入烷基铝 氢化物气体及氢气；以及直接加热该基片而在该基片 上形成含主成分为铝的金属膜。

Description

本发明涉及一种形成金属沉积膜的方法，特别是涉及形成适于优先用作半导体集成电路器件等物的线路的金属沉积膜的方法。
对现有技术中的半导体所采用的电子器件或集成电路中的电极或导线而言，主要采用铝（Al）或含硅的铝（Al-Si）等。这是因为铝的价格便宜、有高的导电率，并且在其表面上还形成致密的氧化物膜，借助该氧化物膜使铝具有很多优点，例如其内部可得到化学防护而使之稳定，其与Si的粘附性能良好等。
而近年来诸如LSI等的集成电路的集成程度提高，并且特别是要求形成精细的线路和多层线路。于是对线路提出了迄今为止尚未遇到的更为严峻的要求。例如，在诸如4百万位或1千6百万位等的高效能的RAM中，其内部必须沉积如Al等金属的孔（通路孔）的高径比（孔深：孔径）为1.0或更大。该孔本身的直径为1微米或更小，所以还需求能在具有更大高径比的孔中沉积Al的技术。
此外，为使所涉及的半导体集成电路器件在商业上获得成功，该技术必须能以低成本成批生产。
在本领域中，溅射法，气相法-如通过采用三甲基铝等作为形成如铝膜的CVD法等都是已知的。特别是对热CVD（化学气相沉积）法已作了各种研究。例如，已经应用了这样的方法：在该法中分散在载气中的有机铝被携往被加热的表面上，然后该气体分子在该表面上热分解而形成一层膜。又如在“Journal of Electrochemical Society Vol.131，P.2175（1984）”中所述，通过采用三异丁基铝（i-C4H9）3Al（TIBA），在260°的成膜温度、0.5托的反应管压下进行成膜，结果形成3.4μΩ.cm的膜。
然而按照这种方法，由于分步涂覆和电迁移等原因，Al的表面平滑度很差，而且也得不到高质量的膜。此外，孔中的Al也不致密。
日本专利公开No.63-33569揭示了一种在基片附近加热有机Al而成膜的方法。按照此法，可以CVD法将Al选择性地沉积在已被清除掉天然氧化膜的基片的金属或半导体表面上。该文献进一步叙述了在这些孔覆以Al之后再以溅射法将Al沉积在该氧化物膜上。
然而，也是按照此法，由于作为主要前提的孔内的Al的表面光洁度不够，结果使得按CVD法形成的Al膜的按溅射法形成的Al膜间的界面电接触不良而引起电阻升高。
作为这种方法的改进例是：通过“2nd  Symposium  of  Electro-chemical  Society，Branch  of  Japan（July  7th，1989）P.75”叙述的双层壁CVD法，该法可通过采用TIBA气使Al选择性地仅在金属或半导体上生长。然而困难的是难于精确控制气体温度和基片表面温度间的温差，并且必须加热气瓶（bomb）和线路，这就造成了装置结构复杂化的缺点。
更重要的是：如果这一切得不到控制，则形成金属沉积膜的装置会复杂化，并且不得不采用晶片处理方式，而在这种方式中，仅能用一种沉积工序在晶片上进行沉积，此外，以500埃/分的沉积速度只得到质量不良的膜，而且以这样的最高沉积速度也不能构成成批生产所需的生产能力。此外，除非制成某种厚度，那么即使按照此法得到的膜也不会形成均匀连续的膜。从而证实了这种方法是不能令人满意的并且是不适于成批生产的，这是由于膜的平整度不佳，Al选择性生长时的选择性不能保持足够长的时间等原因而使得其重现性很差。
再者，当采用一种形成金属膜的装置时，为进行成膜操作或保养，要将各种用于成膜的或用于清洁反应室的气体引入该室中，以进行所需的处理。当成膜连续进行时，虽然完成了这类处理，但即使在只带有少量的来源于有机铝原料的碳等物的CVD法中，还是担心有除碳之外的其它杂质被裹带于该界面中等问题。这个问题可能会成为使批量生产的半导体器件产率突然下降的原因。
如上所述，按照现有技术的CVD法，对于以低成本成批生产半导体集成电路器件十分必要的沉积速度和生产能力方面的改进均不能令人满意，而且还存在不能使高质量的Al的选择性生长能够达到，但由于平整度、纯度和分层复盖（step  coverage）接触孔中致密Al形成等原因，使问题仍然存在，因此重现性还是很差。这样，对更高集成度的改进而言，尚有充份可改进的余地。
本发明的目的是改进上述技术问题并提供一种形成金属膜的方法，以该法即使不用复杂而昂贵的沉积膜形成装置，也能以良好的重现性、高的沉积速度和高的生产率得到金属膜。
本发明的另一目的是提供一种能在大高径比的孔中形成金属膜的方法。
本发明的再一个目的是提供一种可形成作为半导体器件的电极和线路材料是极为优越的金属膜的方法，之所以如此是由于通过在孔内按具有优越选择性的成膜方法沉积高质量的金属，然后再按非选择性成膜法在包括隔离膜表面在内的全部表面上沉积该金属，从而改善了首先沉积于该孔内的、导电性和平整度优越的金属与此后沉积的金属膜之间的接触，这样一来就具有低的电阻率，并且对于电迁移而言也是稳固的。
本发明的再一个目的是提供一咱即使成膜装置长期重复使用后也基本不带入杂质的成膜方法。
为达到这些目的，本发明包括下列步骤：将基片置于用来成膜的空间中;将烷基铝氢化物气体及氢气引入该空间中;然后直接加热该基片以在其表面上形成以铝为主成份的金属膜。
当然，如果需要，在成膜时通过将含Si之类元素的气体一起引入就可形成诸如Al-Si等以Al为主成份的金属膜。
在本发明中，通过在选择性沉积铝时直接加热该基片，就可以超出人们期待的沉积速度形成具有优越膜特性的金属膜。
根据本发明，由于采用如灯之类的直接加热法，则通过促使将氢原子供于电子给体的表面上，而同时保持可靠的选择性就可使沉积速度得以改善。
沉积速度的改善不仅提高了生产能力，而且即使在杂质容易被带入金属膜的恶劣条件下，也能产生防止杂质带入的效果。因此膜的质量和生产能力均能同时改善，借此可在制备半导体器件的领域内显示出令人注目的效果。
裹带杂质的问题也可用具有所谓多室的金属膜形成装置来改善，在该装置中，将Al膜形成步骤分成选择性沉积和非选择性沉积两个步骤，而两步骤的各反应室又彼此相连在一起，以便连续进行上述的两个步骤。
为达到上述目的，本发明具有下列步骤：将基片置于第一成膜室中;将烷基铝氢化物气体和氢气引入该第一成膜室中;加热基片以便在其表面上形成铝膜;然后在隔绝外界空气的条件下将该基片移入紧邻第一成膜室设置的第二成膜室中，以便能连续地隔绝外界空气及按气相法在该表面形成金属膜。
选择性地沉积于接触孔之中的Al成为一种优质单晶材料，从而形成表面平整度极好的致密薄膜。进而，通过将该基片连续穿过成膜室而又不暴露在外界空气中，则可连续地进行选择性/非选择性沉积。在进行选择性沉积时，基于在低温下的DMAH和H2气的表面反应，使Al选择性地沉积于接触孔中。由于这种Al是有极好选择性的高质量Al膜，为将其应用作为半导体器件的线路材料，所以必须要再在隔离层上非选择性地形成一层金属膜，借此能构成多层线路。这样，沉积于接触孔中的Al膜就是表面平整度极好的单晶。由于隔离膜表面包括这种单晶的表面，所以即使当可能以溅射法或CVD法形成诸如Al之类的金属膜时，也能保持在这样形成的Al膜和选择性沉积在接触孔中的Al膜间的良好接触，借此可以得到比电阻小的Al膜。
为达到上述目的，本发明还包括下列步骤：将基片置于第一成膜室中;将烷基铝氢化物气体、含硅元素的气体和氢气引入第一成膜室;加热该基片以在其表面上沉积一层铝-硅膜;在隔绝外界空气的条件下移动该基片并将之置于紧邻第一成膜室设置的第二成膜室中，以便能连续地隔绝外部空气，并在该基片上用气相法形成一层金属膜。
这种选择性沉积于接触孔中的Al-Si成为一种高质量的单晶材料，从而形成表面平整度极好的致密的膜。进而，由于将该基片在该成膜室中连续移动而又不暴露于外界空气中，就可连续进行选择性/非选择性沉积，在进行选择性沉积时，基于低温下的DMAH、含硅气体和H2气的表面反应，将Al-Si选择性地沉积于接触孔中。由于该Al-Si是选择性极好的高质量Al-Si膜、为将之用作半导体器件的线路材料，则必须进一步将一层金属膜非选择性地形成于该隔离层上，借此实现多层线路。在此，已发现沉积于接触孔中的Al-Si膜是表面平整度极好的单晶。至于包括这种单晶Al-Si表面的隔离膜表面，即使在按溅射法或CVD法形成如Al之类的金属膜时，也可在这样形成的金属膜和选择性地沉积于接触孔中的Al膜间保持良好的连接，借此可得到比电阻小的Al膜。
图1是展示用于实施本发明的较佳金属膜形成装置的一个实施例示意图;
图2是用于图解本发明的金属形成方法的示意图;
图3是展示适于与本发明相比较的连续形成较佳金属膜装置的一个实施例;
图4-图6展示了用于实施本发明的连续形成较佳金属膜的装置的一个实施例;
图4展示了顺序排列步骤的示意图;
图5是结构示意图;
图6是与图5相似的结构示意图，然而附加了按箭头指示的运动;
图7是展示另一种用于实施本发明的连续形成较佳金属膜的装置的实施例示意图;
图8是展示选择性沉积Al的方式的示意图;
图9是展示用于本发明的较佳的CVD装置的示意图。
在详细叙述本发明之前，在下面首先叙述适用于本发明的以Al为主成份（包括纯Al）的金属膜的较佳成膜方法（Al-CVD法）。
此方法是一种适于将金属料嵌入比如精密的和深的、高径比为1或更大的孔（接触孔、通过孔）的方法，而且也是一种选择性极佳的沉积方法。
用这种方法形成的金属膜，诸如形成单晶Al，在结晶性上是极为优越的，而且它只含少量的碳等物。
这种方法是一种通过采用烷基铝氢化物气体和氢气，经在电子给体的基片表面反应而形成沉积膜的方法。尤其是通过采用诸如一甲基铝氢化物（MMAH）或二甲基铝氢化物（DMAH）之类的含甲基的烷基铝氢化物作为原料气体，采用H2气作为反应气体，并在这些气体的混合物条件下加热基片表面而沉积出高质量的Al膜。
通过在电子给体的表面部份和非电子给体部份共存的该基片上施以CVD法，则以良好的选择性仅在电子给体的基片表面部份上形成单晶体Al。
电子给体材料指的是这样一种材料：由于基片中自由电子的存在或有意形成自由电子，它具有通过给出或取得电子而与附着于该基片表面的原料气体分子起化学反应的表面。例如，金属和半导体通常就是如此。在该金属或半导体表面具有薄金属金属氧化物膜存在的材料，承受着通过在基片和所附的原料分子间给出和取得电子所进行的化学反应，因而它们也包括在本发明的电子给体材料中。
电子给体材料的具体实例包括：含Ⅲ族元素Ga、In、Al等和Ⅴ族元素P、As、N等相组合的二元系的、四元系的或多元系的Ⅲ-Ⅴ族化合物半导体;诸如单晶硅，无晶形硅等的P-型、I-型、N-型等半导体材料;下列金属、合金、硅化物等，如钨、钼、钽、铜、钛、铝、钛-铝、氮化钛、铝-硅-铜、铝钯、硅化钨、硅化钛、硅化铝、硅化铜、硅化钽等。
另一方面，作为形成非选择性沉积的Al或Al-Si表面的材料，即非电子给体材料的实例有玻璃，诸如经热氧化、CVD等法形成的氧化硅、BSG、PSG、BPSG等氧化物膜、热氮化膜，以及以等离子CVD法、减压CVD法、ECR-CVD等方法所形成的氮化硅膜。
按照Al-CVD法，也可选择沉积出含改性元素并以Al为主成份的金属膜，而且此膜的质量也呈现出极优良的特性。
例如，除烷基铝氢化物气体和氢外，还可以很容易地将诸如SiH4、Si2H6、Si3H8、Si（CH3）4、SiCl4、SiH2Cl2、SiHCl3等含硅元素的气体;
诸如TiCl4、TiBr4、Ti（CH3）4等含Ti元素的气体;
诸如铜的双乙酰丙酮酸盐Cu（C5H7O2）2、铜的双二叔戊酰甲烷化物（Copper bisdipivaloyl methanite）Cu（C11H19O2）2、铜的双六氟乙酰丙酮酸盐Cu（C5HF6O2）2等含铜元素的气体混合并导入以形成一种混合气氛，借此选择性地沉积出诸如Al-Si、Al-Ti、Al-Cu、Al-Si-Ti、Al-Si-Cu等导电材料而形成电极。
由于上述的Al-CVD法也是一种选择性极佳的成膜方法，而且也能使此被沉积的膜获得良好的表面特性，因此通过在下一道沉积步骤中采用非选择性沉积成膜法再在上述选择性沉积的Al膜上和隔离膜SiO2等上形成Al或以Al为主要成份的金属膜，这样就可获得用作半导体器件线路时具有高度通用性的适用金属膜。此法将作为本发明的较佳实施方案在下文中叙述。
下文将专门叙述这种金属膜，也就是说，它是选择性沉积的Al、Al-Si、Al-Ti、Al-Cu、Al-Si-Ti、Al-Si-Cu与非选择性沉积的Al、Al-Si、Al-Ti、Al-Cu、Al-Si-Ti、Al-Si-Cu的组合。作为非选择性沉积的成膜法除上述Al-CVD法、溅射法等之外，还有各种CVD法。
作为欲被非选择性沉积的这种金属膜，可采用含W、Mo等为主成份的金属。
现在通过参照特定的实施方案来描述本发明，但本发明并不限于下面所述的这些实施方案，而是包括着各种改型的实施方案，这样就具有能达到本发明目的的各种结构。
在本发明的一个实施方案中，当采用至少两种烷基铝氢化物气体及氢气在基片上形成Al膜时，通过用灯等物直接加热该基片表面就可形成金属沉积膜。
这种可按本发明形成的，以Al为主成份的金属膜可以包含如选择性沉积的纯Al和非选择性沉积的纯Al、纯Al和Al-Sr、纯Al和Al-Cu、Al和Al-Si-Cu、Al和Al-Ti、Al和Al-Si-Ti等的组合。
尤其是以一甲基铝氢化物（MMAH）和/或二甲基铝氢化物（DMAH）作原料气体，用H2作反应气体，并通过在这些气体的混合物下直接加热（灯加热）该基片表面，就可以高的沉积速度形成高质量的Al膜。
这样，为在Al膜形成期间保持260℃-440℃的较佳基片表面温度，不用电阻加热而用灯直接加热该基片表面，借此就可以3000-5000埃/分的高沉积速度获得高质量的膜。
以上针对通过仅采用有机铝气体作为原料气体沉积以Al为主成份的金属膜的纯Al的实施方案作了说明。在本发明中也可能在基片上选择性沉积含改性元素的铝，如铝-硅（Al-Si）的时候，通过直接加热该基片而以高的沉积速度形成具有极好膜特性的金属膜。
在本发明的这一实施方案中，在采用烷基铝氢化物气体、含硅元素的气体和氢气在基片上形成Al膜时，通过采用灯等物直接加热该基片表面就可形成金属沉积膜。
这种可按本发明形成的金属膜可包括选择性沉积的以铝为主成份并含如Al-Si等改性元素的金属，和非选择性沉积的Al-Si、Al-Si和Al-Cu、Al-Si和Al-Si-Cu、Al-Si和Al-Ti、Al-Si和Al-Si-Ti等的组合。
尤其是，采用上述一甲基铝氢化物（MMAH）和/或二甲基铝氢化物（DMAH）和含如硅之类改性元素的气体作为原料气体，用H2气作反应气体并通过在这些气体的混合物下直接加热该基片表面就可以高的沉积速度获得高质量的以Al为主成份的金属膜。
这样，也是在Al-Si膜形成期间，为保持260℃-440℃的较佳基片表面温度，不用电阻加热基片，而是用灯直接加热基片表面，就可3000-5000埃/分的高沉积速度获得高质量的膜。金属薄膜形成装置（1）的叙述
首先，以本发明所用的一种较佳的金属膜形成装置来描述采用灯加热的直接加热系统的实施方案。
图1展示了一种为本发明所用的较佳的金属膜形成装置。
加热装置100由多个卤灯102的灯组及装在基片109前方和后方的反射镜103构成，通过使用接通电源（未示出）的控制器120控制供给该灯的电流，可按要求调定基片温度。
金属薄膜在基片109上形成，基片109固定在位于反应室101内的基片支架110上，反应室101是透明绝缘的，由熔铸石英等制成。气体供入系统包括混合器104和鼓泡器105，还包括用于鼓泡的氢气导入管111，它是通过容纳DMAH的鼓泡器105与混合器104相通的第一气体导管，氢气导入管111A，它是与混合器104相通的第二气体导管，以及用于将DMAH气体和氢气通过气体引入孔106引进反应室101的气体引入管112。此外，当引入其它气体时115也用作气体引入管。抽真空系统107有一台真空泵，并包括一根与抽真空孔108相通的抽真空管113。
使用这种薄膜形成装置，经加热5秒钟或更少的时间可使基片表面温度稳定在所要求的温度，这种装置的结构还能够获得高产率，以至达到每小时处理15-30片5英寸的晶片。
可作为进行直接加热的装置包括比如卤灯、氙灯等光源。
更准确地说，它不是如同电阻加热那样一种装置，而是一种把来自加热装置的能量直接传递到基片表面上以进行加热的装置。在用电阻加热时，基片表面是通过从放置基片的台架的后表面向前表面的热传递而加热的。应当指出，这与通过利用UV射线进行光学激发的光学CVD方法是不同的。
金属形成方法（1）的叙述
接着，参照图2详述本发明中优选使用的金属薄膜形成方法。
制备待沉积的基片，在具有电子给体表面并含有半导体或导体材料的基片1上形成绝缘膜2，该绝缘膜具有各种直径的小孔（VH1、VH2）。这里，绝缘膜2的表面是非电子给体表面（图2A）。
接着，按照使用氢化烷基铝和氢的CVD方法，形成了Al作为主要组分的金属薄膜。为此目的，将基片放在反应室101中，在反应室内减压后，将氢化烷基铝与氢的气体混合物引入反应室。打开灯并使基片表面温度保持在260℃至440℃，更佳为270℃至440℃，铝被选择性地沉积到各孔中。在经试验预先确定的沉积速度的基础上，铝被沉积到与绝缘膜表面几乎同样的高度（图2B）。
然后，为形成用于半导体装置的线路，将铝沉积到整个表面上。为此目的，将基片由图1的反应室取出，放入另一个沉积薄膜形成装置的反应室中，并按照所属技术领域公知的溅射法或CVD法沉积铝（图2C）。
按照目前的理解，铝沉积的机理如下所述。
在氢原子附着在电子给体的基片即有电子的基片上的情况下（图8A），带有甲基基团的DMAH到达基片的面时，基片的电子将割断铝和甲基之间的一个键（图8B及8C）。
此时的反应如下：
此外，对于留在具有自由电子的沉积的Al上的氢原子，反应将类似地继续进行（图8D）。在此，当缺少氢原子时，反应气体的氢分子将分解而提供氢原子。而在非电子给体的表面上，因为没有电子上述反应将不能进行，也就没有Al的沉积。
因而，为获得高的沉积速度，重要的是启动分解-吸附反应，而使氢分子分解成氢原子并将它们吸附在电子给体表面上。直接加热就起这种作用而促进选择性沉积。
已经对通过用灯等直接加热并使用作为氢化烷基铝的DMAH和H2获得的Al薄膜，以及借助图3所示的装置用电阻加热将基片加热到260℃而获得的Al薄膜进行了比较。
发现用电阻加热法获得的Al薄膜不含碳并具有良好的电阻率，但薄膜的沉积速度最大是800埃/分。这决不能说是高的速度。于是，试图通过提高基片温度来改进沉积速度，但却产生了具有恶化的表面形状、降低了的电阻率或无选择性的样品。因而本发明人发现，仅用提高基片温度的方法产生了有关再现性的问题。
本发明还试图通过增加DMAH气体流量的方法精心提高沉积速度。然而在这种情况下也观察到样品具有恶化的表面形状，由此发现按照这种方法仍然存在有关再现性的问题。
可是，按照上述方法在孔中沉积的纯Al呈现单晶结构，它具有优良的性能，例如：
（1）减小了小丘的出现几率;
（2）减小了合金晶格局部变乱（spike）的出现几率。
上述方法就选择性和精加工而言是一种极好的沉积方法，与上述纯Al的情况相类似，它为了与使用灯等直接加热法相比较，通过使用非选择性沉积方法作为接续的沉积步骤，本发明还通过使用作为氢化烷基铝的DMAH、含硅元素的气体和氢气，用电阻加热法将基片加热到260℃以形成Al-Si薄膜。
按照这种方法获得的Al-Si薄膜不含碳并具有良好的电阻率，但是薄膜的沉积速度最大是800埃/分，这决不能说成是高的速度。于是试图通过提高基片温度的方法来改进沉积速度，但是产生了具有恶化的表面形状、低电阻率或非选择性的试样。
可是，用直接加热装置在孔中沉积的Al-Si薄膜呈现出良好的结晶结构，具有低的小丘出现几率，还具有低的合金晶格局部变乱的出现几率。
由于上述方法就选择性而言是一种极好的沉积方法，因此通过再在选择性沉积的Al-Si薄膜上和上述SiO2隔离薄膜上使用非选择性的沉积方法作为接续的沉积方法，而形成含有Al-Si作为主要组分的金属薄膜，可获得适用于半导体器件线路的金属薄膜。
含有硅元素的气体通过供入管115引入，它是进入混合器104的第三气体导管。
通过使用该薄膜形成装置，与纯Al的情况相类似，经加热5秒钟或更少的时间，可使基片表面温度稳定在所要求的温度。此外，使用这种装置能获得高的产率，甚至达到每小时可处理15-30片5英寸晶片。
本发明的另一实施方案中，使用多室金属薄膜形成装置，首先，在第一薄膜形成室中，按照CVD方法使用氢化烷基铝和氢，在基片上选择性地形成含有Al作为主要组分的金属薄膜，然后将基片在不暴露在外部空气中的条件下转移至第二薄膜形成室，而在基片的整个表面上形成金属薄膜。
按照本发明，利用多室金属薄膜形成装置可形成的金属薄膜的具体例子可包括以下组合：选择性沉积的纯Al和非选择性沉积的纯Al，纯Al和Al-Si，纯Al和Al-Cu，纯Al和Al-Si-Cu，纯Al和Al-Ti等。
在Al选择性沉积过程中，较佳的基片表面温度可以是从氢化烷基铝分解温度或更高的温度到低于450℃，更佳为260℃至440℃。
特别是当使用氢化-甲基铝（MMAH）和/或氢化二甲基铝（DMAH）作为原料气体并用氢气作为反应气体，并在这些气体的混合物的条件下加热基片表面时，能以高的沉积速度形成质量良好的Al薄膜。
在这种情况下，当形成Al薄膜时，将基片表面温度更佳地保持在260℃至440℃，则能以比电阻加热情况下更高的速度3000-5000埃/分获得质量良好的薄膜。
按照本发明可形成的金属薄膜的具体例子还可包括以下几种组合：含有Al作为主要组分并含有作为改性元素例如Al-Si等的金属和非选择性沉积的Al，Al-Si和Al-Si，Al-Si和Al-Cu，Al-Si和Al-Si-Cu，Al-Si和Al-Ti，Al-Si和Al-Si-Ti等。
在Al-Si选择性沉积时，较佳的基片表面温度是从氢化烷基铝的分解温度或更高的温度到低于450℃，更佳为260℃至440℃。
特别是当使用氢化一甲基铝（MMAH）和/或氢化二甲基铝（DMAH）作为原料气体，Si2H6作为含改性元素的气体，以及氢气作为反应气体，并在这些气体的混合物的条件下用灯加热基片表面时，能以高的沉积速度形成质量良好的Al-Si薄膜。
另外在此情况下，在Al薄膜形成时，将基片表面温度更佳地保持在260至440℃，则能以比电阻加热情况下更高的速度3000-5000埃/分获得质量良好的薄膜。
金属薄膜形成装置（2）的叙述
多室装置是本发明的较佳的金属薄膜形成装置的另一实施方案。
图4至图6示出了可优选实施本发明的金属薄膜连续形成装置。
图4的金属薄膜连续形成装置由下述部分组成：载料锁气室11，CVD反应室（第一薄膜形成室）12，Rf浸蚀室13，溅射室（第二薄膜形成室）14，载料锁气室15，它们在与外部空气连续隔绝的条件下，连续并列配置，并通过闸板阀10彼此连通，各室的构成使它们能分别用抽真空系统16a-16e抽成真空或减压。上述载料锁气室11用于在抽真空后用H2气氛作沉积处理之前取代基片的气氛以提高产率特征。接续的CVD反应室12用于在常压或减压下在基片上选择性沉积，其内部装备有基片支架18，它具有电阻加热体（加热到200至430℃）17，反应室12的构成还使得用于CVD的气体可通过气体引入管19引入以进行CVD。接着的Rf浸蚀室13用于在Ar气氛下选择性沉积之后进行基片表面的清理（浸浊），该室内部装备有基片支架20以待加热到100℃至250℃以及用于Rf浸蚀的电极21，并且还与Ar气氛供入管22相连。紧接的溅射室14用于在Ar气氛下通过溅射在基片表面进行非选择性的沉积金属薄膜，该室内部配置有基片支架23以待加热到200℃至250℃，以及用于在其上固定溅射靶材料24a的靶电板24，并且还与Ar气供入管25相连接。最后的载料锁气室1.5是一个在完成金属薄膜沉积后将基片取出到空气中时的控制室，其构成使得能用N2取代其中气氛。
在图4中，上述构成的金属薄膜连续形成装置是在各步骤的基础上以时间序列给出的。但实际上是如图5所示，其构成是上述载料锁气室11，CVD反应室12，Rf浸蚀室13，溅射室14和载料锁气室15由作为转换室26共同连接在一起的。在这种构成中，载料锁气室11还起到载料锁气室15的作用。如图所示，在上述与空气隔绝的传送室26中，配备有在AA方向上可换向旋转在BB方向上可移伸的臂（传送装置）27。借助于臂27，如同图6的箭头所示，基片可以在不暴露到外部空气中的情况下，按照各步骤连续地依次由载料锁气室11移动到CVD室12、Rf浸蚀室13、溅射室14、载料锁气室15。
图7给出了金属薄膜连续形成装置的另一个构成实例，并且与图4中相同的构件用同一符号标记。图7的装置与图4的装置的区别在于是用卤灯30直接加热基片的表面。为了进行直接加热，基片支架12上有一用于支持基片使之处于悬浮状态的钉31。
可用于此方法的加热装置中，作为直接加热法（通过由加热装置传递能量加热基片本身），例如可包括用卤灯、氙灯等的灯加热法。在这种连接中，作为电阻加热，可以有装备在基片支持元件上的加热元件等，该支持元件用以支持基片以便在其上形成沉积薄膜，支持元件配置在沉积薄膜形成的空间中。
在沉积含改性元素的铝薄膜的情况下，也可能照上述方法使用图4至图7的金属薄膜形成装置。
简而言之，为引入除有机铝气体以外的气体，可以附加装配一根气体管线。
下面，将参照图9叙述用于上述金属薄膜形成装置的任选的气体供入系统。
反应室301的气体导入管312与混合器304相连。多条气体导入管与混合器304相连，其中一条是氢气导入管311，它与冷却器320相连。另一条管线是原料气体导入管312，它与起泡器305相连。起泡器与载体气体导入管313相连用于液态原料的起泡，该载气导入管313还与管311类似地连接到冷却器320上。
此外，在进气端通过管327配置有氢气提纯器321。
氢气提纯器321内部用钯膜隔成两个室：提纯缸和主室。原料氢气导入管326与两室的钯膜外面的主室相连。在主室中还直接装备有放气管326，用以放出主室中的部分原料氢气。331是加热线圈。323是原料氢气的预热室，可用加热线圈332加热原料氢气。到这一步骤为止的气体供入系统，由307代表的抽真空系统和反应室共同地构成了CVD装置。
较佳的是设计固定在CVD装置主体中的氢气提纯器321，并使由提纯缸330到CVD反应室312的管线长度为1.5米或更短。
当然，管线和阀门的连接部分按需要压缩至最短。
这种CVD装置安装在清洁的室内，而容纳原料氢气的储气瓶324配置在清洁室外面。二者用气体管325彼此连通。这些管线由经过电解抛光的SUS制成。
原料气体通过使用上述装置以下列方式提供。由储气瓶324通过10米或更长的管325供入预热器323的氢气在此被加热到大约400℃。被加热的原料氢气由被加热到约420℃的钯提纯。简言之，在提纯罐330中存在的氢的纯度为99.99995%或更高，而在主室中的氢则具有较高的杂质浓度。在此，适量的氢通过排放管326排放，使得氢气中的杂质浓度可以不致变得更高。
提纯的氢气经冷却器320冷却，其中一部分被直接供入混合器304，一部分用于鼓泡的氢供入鼓泡器305。
金属薄膜形成方法（2）的叙述
参照图2和图4，详述本发明的金属薄膜形成方法的另一实施方案。
如在上述（1）中所述，制备图2A中所示的待沉积的基片。将该基片置于图4中12所示的CVD反应室中，而氢化烷基铝气体和氢气通过气体导入管19引入。
通过将基片温度保持在260℃至440℃，更佳为270℃至440℃，Al选择性地沉积到各孔中（图2B）。
接着，将带有选择性沉积的Al的基片在与外部空气隔绝的状态下移至图4中13所表示的浸蚀室中，其表面被轻微浸蚀。与此类似，在与外部空气隔绝的状态下，将基片移至反应室14，然后用溅射法在整个基片表面上沉积金属薄膜，等等（图2C）。
按照上述方法在各孔中沉积的Al呈单晶结构，它具有极好的特性，例如：
（1）减小了小丘的出现几率;
（2）减小了合金晶格局部变乱的出现几率。
上述方法就选择性而言是一种极好的沉积方法。通过使用非选择性沉积方法作为后续的沉积步骤，再在上述选择性沉积的Al薄膜和SiO2绝缘膜上形成含有Al作为主要组分的金属薄膜，等等，这样就能够获得适用于半导体器件线路的金属薄膜。
类似地对于Al-Si，也呈现出极好的结晶组织。
从而，通用使用非选择性的沉积方法作为接续的沉积步骤，再在上述选择性沉积的Al-Si薄膜和SiO2绝缘膜上形成Al或含有Al作为主要组分的金属薄膜，等等，这样就能够获得适用于半导体器件线路的金属薄膜。
因而，按照本发明改善了在孔中的Al和在绝缘膜上的Al的面间特性，结果得到了用于电路的金属薄膜，用它可获得足够低的接触电阻。
以下参照实施例进行说明。
首先叙述实施例1-9，其中先选择性地形成纯Al薄膜，然后非选择性地形成含有Al作为主要组分的金属薄膜，再叙述实施例10-16，其中先选择性地形成含有一种元素例如Si等的Al薄膜，然后非选择性地形成含有Al作为主要组分的金属薄膜。此外，参照实施例17-22叙述使用图4至图7所示装置的金属薄膜形成方法。这里，实施例17-21中的装置使用直接加热系统（图7），而实施例22中的装置使用电阻加热系统（图4）。
实施例1
首先制备基片。该基片是具有通过在N型单晶Si晶片上经热氧化而形成的厚度为8000埃SiO2的样品。该制备过程是通过在SiO2上制做具有0.25μm×0.25μm见方至100μm×100μm见方的不同孔径的图案，从而暴露出底层的Si单晶。图2A示意地表示了基片的一部分。其中1是作为导体基片的单晶硅基片，2是作为绝缘膜的热氧化的硅薄膜。这被称为样品1-1。VH1和VH2是直径彼此不同的孔。
下面叙述在基片1上形成Al薄膜的步骤。
使用图1所示的装置，通过抽真空系统107将反应室101内部抽真空至约1×10-8托。然而，既使反应室101内的真空度比1×10-8托更差，Al薄膜也能形成。
在此实施例中，DMAH由第一气体管线111供入。使用H2作为通过DMAH管的载体气体。
H2由第二气体管线111A流动，而反应室101中的压力则通过控制慢速泄漏阀的开口度（图中未给出）而将其控制到预定值。在此实施例中一般将压力固定在约1.5托。通过DMAH管线111将DMAH引入反应管，总压力约1.5托，而DMAH的压力约5.0×10-3托。然后开灯直接加热晶片，从而沉积Al。
在经过预定沉积时间后，立即停止供入DMAH。在此步骤中沉积的Al薄膜的预定沉积时间是直到在Si（单晶硅基片1）上Al薄膜的厚度等于SiO2（热氧化的硅薄膜2）薄膜厚度时的时间。
此时直接加热基片表面使温度维持在270℃。上述步骤称作第一沉积步骤。到此步骤为止，如图2B所示，Al薄膜3选择性地沉积到孔中。
接着，在不破坏真空的情况下，将晶片置于溅射装置中，通过溅射再将Al沉积在SiO2薄膜2上。这一步骤是非选择性的沉积步骤。它就是所谓的第二Al薄膜沉积步骤。
此时的薄膜形成条件如下所述。使用Al作为靶子，在压力为10-1至10-3托的Ar气氛中施加5至10kW直流电源形成薄膜。当时基片温度由电阻加热保持在200℃。
按照第二Al薄膜沉积步骤，如图2C所示，可在SiO2薄膜2上以10000埃的沉积速度形成Al薄膜4。按照上述方法形成了Al薄膜。
此外，通过再使用类似方法制备的基片，但此时将基片表面温度经直接加热固定在280℃至480℃，按照第一沉积步骤制备Al薄膜。此处在第一沉积步骤和第二沉积步骤中的其它的薄膜形成条件完全相同。
此外，在第一沉积步骤中通过将基片表面温度固定在200℃至260℃和490℃至550℃形成Al薄膜。其结果列于表1。
表1
Figure 911019197_IMG1
表1（续）
Figure 911019197_IMG2
Figure 911019197_IMG3
从表1可以看出，通过直接加热使基片表面温度在260-440℃范围的情况下，Al以3000-5000
Figure 911019197_IMG4
/分的沉积速度选择性地沉积在孔内。
基片表面温度在260-440℃范围的情况下，对孔内的Al膜特性进行检验，发现其特性良好，不含碳，电阻率为2.8-3.4μΩ.cm，反射率为90-95%，1μm或更大的小丘密度为0-10，基本上没有晶格局部变乱（spike）产生（0.15μm结合（bonding）的破坏几率）。
当然，由于其下Al膜的良好表面特性，发现在其上溅射形成的Al膜接触是好的。
相反地，在基片表面温度为200℃至250℃的情况下，沉积速度低达1000-1500
Figure 911019197_IMG5
/分，从而产量也降低到7-10片/小时。
另一方面，当基片表面温度超过440℃时，反射率为60%或更小，1μm或更大的小丘密度为10-104cm-2，晶格局部变乱产生为0-30%，从而降低孔内Al膜的特性。
随后，按照上述方法，在具有下述结构的基片（试样）上形成Al膜。
在作为第一基片表面材料的单晶硅上，用CVD法形成作为第二基片表面材料的氧化硅膜，然后用光刻步骤构制图形使具有部分暴露的单晶硅表面。
热氧化SiO2膜的厚度为7000 ，单晶硅的暴露部分，即孔的尺寸为2.5μm×3μm至10μm×10μm。这样制备试样1-2（下文将这种试样表示为“CVDSiO2（下文简写为SiO2）/单晶硅”）。
试样1-3是用常压CVD形成的掺硼氧化物膜（下文中简写为BSG）/单晶硅，
试样1-4是用常压CVD形成的掺磷氧化物膜（下文简写为PSG）/单晶硅，
试样1-5是用常压CVD形成的掺磷和掺硼的氧化物膜（下文简写为BSPG）/单晶硅，
试样1-6是用等离子体CVD形成的氮化物膜（下文简写为P-SiN）/单晶硅，
试样1-7是热氮化膜（下文简写为T-SiN）/单晶硅，
试样1-8是用低压DCVD形成的氮化膜（下文简写为LP-SiN）/单晶硅，以及
试样1-9是用ECR装置形成的氮化膜（下文简写为ECR-SiN）/单晶硅。此外，按照下文所示的第一基片表面材料和第二基片表面材料的所有组合，制备试样1-11至1-179。作为第一基片表面材料采用：单晶硅（单硅Si）、多晶硅（多晶Si）、非晶硅（非晶Si）、钨（W）、钼（Mo）、钽（Ta）、硅化钨WSi）、硅化钛（TiSi）、铝（Al）、铝硅（Al-Si）、钛铝（Al-Ti）、氮化钛（Ti-N）、铜（Cu）、铝硅铜（Al-Si-Cu）、铝钯（Al-Pd）、钛（Ti）、硅化钼（Mo-Si）、硅化钽（Ta-Si）。作为第二基片表面材料采用：T-SiO2、SiO2、BSG、PSG、BPSG、P-SiN、T-SiN、LP-SiN、ECR-SiN。上述所有试样均可形成良好的Al膜。
实施例2
通过进行与实施例1相同的第一Al沉积步骤，然后使用作为第二沉积步骤的三甲基铝（TMA）的CVD法在整个表面上形成Al膜来完成实施例2。制备与在实施例1中使用的（试样1-1）具有相同结构的基片。按照上述第一Al沉积步骤，把在孔内已沉积Al的基片安放在CVD装置内。
使用三甲基铝（TMA）作为原料气体，在TMA和H2气的混合气氛中在整个基片表面形成Al膜。
按照本实施例的第二沉积步骤，以500
Figure 911019197_IMG7
/分沉积速度沉积Al膜，膜的迁移电阻极好，电阻率为3.3-3.5μΩ.cm。
实施例3
在本发明实施例3中，使用图1中所示的装置，DMAH作为原料气体，氢气作为反应气体，并用卤灯直接加热基片表面来形成铝（Al）膜。
制备与实施例1中相似的单晶硅片作为基片，其上覆盖具有许多0.25μm见方至100μm见方孔的SiO2膜。对该基片，如下所述，用CVD法进行第一Al膜沉积步骤并用溅射法进行第二Al-Si膜沉积步骤而形成Al膜。
用与实施例1相同的工艺方法，把DMAH和氢输送到反应室101中进行Al沉积。
第一Al膜形成步骤的条件是总压1.5乇，DMAH分压1.5×10-4乇，基片表面温度270℃。
用上述第一Al沉积步骤，以3000-5000 /分的沉积速度把Al沉积到各种孔径的孔内以获得好的选择性。随后，把基片安放在溅射装置中，Al-Si在包括SiO2和选择性沉积Al的整个表面上沉积到5000 的厚度。这时的沉积速度为10000
Figure 911019197_IMG10
/分。
此外，用相同的方法，使用与实施例1中相同的试样1-11至1-179作为基片形成Al膜。在所有试样中，经第一和第二沉积步骤可形成好的Al膜。
在上述实验中，基片表面温度为270℃，但是该条件以每隔10℃从200℃变化到550℃以形成Al膜。
用第一Al沉积步骤，如上所述的各个试样的Al膜的特性类似于表1中所示。
实施例4
在实施例4中，在完成与实施例1相同的第一Al沉积步骤之后，通过用作为第二沉积步骤的使用TMA的CVD法，在整个表面上形成Al-Si膜。
制备与实施例1中使用的（试样1-1）具有相同结构的基片。
把用上述第一Al沉积步骤在孔内沉积Al的基片安放在CVD装置内。
使用Si2H5和三甲基铝（TMA）作为原料气体，在其与氢气的混合气氛中在整个基片表面上沉积Al-Si膜。
用本实施例的第二沉积步骤，以500
Figure 911019197_IMG11
/分沉积速度沉积Al-Si膜，膜的迁移电阻极好，电阻率为3.3-3.5μΩ.cm。
实施例5
在实施例5中，在完成与实施例1相同的第一Al沉积步骤之后，使用作为第二沉积步骤的溅射在整个基片表面上形成Al-Cu膜。制备与实施例1中使用的（试样1-1）具有相同结构的基片。
用上述第一Al沉积步骤选择性地在孔内沉积Al后，把基片安放在溅射装置中。在溅射过程中膜形成条件如下所述。
使用Al-Cu（0.5%）作为靶子，在5×10-3乇的Ar气氛中使用的DC电源为7KW。
用本实施例的第二沉积步骤，以10000
Figure 911019197_IMG12
/分沉积速度沉积Al-Cu膜，膜的迁移电阻极好，电阻率为3.0-3.3μΩ.cm。
实施例6
在实施例6中，在完成与实施例1相同的第一Al沉积步骤之后，用作为第二沉积步骤的使用TMA和双乙酰丙酮酸铜Cu（C5H7O2）2的CVD法形成Al-Cu膜。
制备与在实施例1中使用的（试样1-1）具有相同结构的基片。
用上述第一Al沉积步骤选择性地在孔内沉积Al后，把基片安放在CVD装置中。
使用TMA和作为含Cu气体的Cu（C5H7O2）2作为原料气体，在整个基片表面上沉积Al-Cu膜。
用本实施例的第二沉积步骤，以500 /分沉积速度沉积Al-Cu膜，膜的迁移电阻极好，电阻率为3.3-3.5μΩ.cm。
实施例7
在实施例7中，在完成与实施例1相同的第一Al沉积步骤后，用溅射作为第二沉积步骤而在整个基片表面上形成Al-Si-Cu膜。制备与实施例1中使用的（试样1-1）具有相同结构的基片。
用上述第一Al沉积步骤选择性地在孔内沉积Al后，把基片安放在溅射装置中。在溅射过程中膜形成条件如下。使用Al-Si（0.5%）-Cu（0.5%）作为靶子，在Ar气氛中使用的DC电源为7KW。
用本实施例的第二沉积步骤，以10000
Figure 911019197_IMG14
/分沉积速度沉积Al-Si-Cu膜，膜的迁移电阻极好，电阻率为3.0-3.3μΩ.cm。
实施例8
实施例8表明的是在完成与实施例1相同的第一Al沉积步骤之后，用使用TMA、双乙酰丙酮酸铜Cu（C5H7O2）2、H2和Si2H6的CVD法作为第二沉积步骤而形成Al-Si-Cu膜。
制备与在实施例1中使用的（试样1-1）具有相同结构的基片。在用上述第一Al沉积步骤选择性地在孔内沉积Al后，把基片安放在CVD装置中。使用作为含Si气体的Si2H6、TMA和作为含Cu气体的Cu（C5H7O2）2作为原料气体，在整个基片表面上沉积Al-Si-Cu膜。
用本实施例的第二沉积步骤，以500
Figure 911019197_IMG15
/分沉积速度沉积Al-Si-Cu膜，膜的迁移电阻极好，电阻率为3.3-3.5μΩ.cm。
实施例9
实施例9表明的是在完成与实施例1相同的第一Al沉积步骤之后，用溅射作为第二沉积步骤而在整个基片表面上形成Al-Ti膜。制备与在实施例1中使用的（试样1-1）具有相同结构的基片。
用上述第一Al沉积步骤选择性地在孔内沉积Al后，把基片安放在溅射装置中。
在溅射过程中膜形成条件如下。使用Al-Ti（0.5%）作为靶子，在Ar气氛中使用的DC电源为7KW。
用本实施例的第二沉积步骤，以10000 /分沉积速度沉积Al-Ti膜，膜的迁移电阻极好，电阻率为3.0-3.3μΩ.cm。
上面叙述了实施例1-9，同样地，在第一沉积步骤沉积Al并在第二步骤用CVD法沉积Al-Ti也是可能的。在第一步骤沉积Al并在第二步骤用溅射法或CVD法沉积Al-Si-Ti也是可能的。
对比实验例1
使用图3所示的CVD装置，制备与在实施例1中使用的（试样1-1至1-179）具有相同结构的基片，实验用电阻加热，在从200℃至650℃宽的温度条件下间接加热基片。
结果，尽管在所有试样中的孔内均沉积了选择性极好的Al，但是此时的沉积速度为100-800
Figure 911019197_IMG17
/分，与上述各实施例相比大约低一位数字。
图3中，11是反应室，12是加热器，13是支架，14是混合器，15是起泡器，16是气体导入孔，17是抽空系统，18是抽空孔，19是基片，20是气体导入管，21是DMAH气体的气体给入管，21A是H2气给入管，以及22是抽空管。
在上述实施例1-9中，由于在基片上选择性地沉积铝过程中基片被直接加热，因此结果可以以高沉积速度形成膜特性极好的金属膜。
实施例10
首先制备基片。基片是在N型单晶片上通过热氧化形成的厚度为8000
Figure 911019197_IMG18
的SiO2的试样。获得它是在SiO2上制作尺寸为0.25μm×0.25μm见方至100μm×100μm见方的各种开孔，从而暴露底下的Si单晶。图2A图示出基片的一部分。其中，1是作为导体基片的单晶硅基片，2是作为绝缘膜的热氧化硅膜。称它为试样1-1。VH1和VH2为孔径相互不同的孔。
在基片1上形成Al-Si膜的工艺方法如下。
使用图1所示的装置，用抽空系统107把反应室101内部抽空至大约1×10-8乇。然而，既使反应室101内的真空度高于1×10-8乇也能形成Al-Si膜。
在本实施例中，DMAH从第一气体管111给入，同时Si2H6从第三气体管115给入。使用H2作为通过DMAH管的载体气体。
H2通过第二气体管111A流过，通过控制慢速泄漏阀（图中未给出）的孔把反应室101内部的压力控制到预定值。本实施例中典型压力约为1.5乇。通过DMAH管111把DMAH导入反应室。总压大约1.5乇，DMAH分压约为1.5×10-4乇，Si2H6分压为2×10-6。然后，开灯直接加热晶片。这样沉积Al-Si。
在形成Al-Si膜过程中，可作为含Si的第二原料气体使用的有Si2H6、SiH4、Si3H8、Si（CH3）4、SiCl4、SiH2Cl2、SiH3Cl。
靠加入DMAH、H2和Si原料气体，比如Si2H6可沉积出含0.5-2.0%Si的Al-Si。反应管压力为0.05-760乇，希望为0.1-0.8乇，基片温度为260℃至440℃，DMAH分压为反应管内压力的1×10-5倍至1.3×10-3倍，反应管内Si2H6分压为1×10-7至1×10-4倍，从而沉积Al-Si。
在经过预定沉积时间之后，就停止DMAH的给入。在该步骤中沉积Al膜的预定沉积时间是直到在Si（单晶硅基片i）上膜Al-Si膜厚度等于SiO2（热氧化硅膜2）膜厚度的时间。
此时由直接加热的基片表面温度为270℃。上述步骤称为第一沉积步骤。用到此为止的步骤，如图2B所示，Al-Si膜3选择性地沉积在孔内。
随后，把晶片安放到溅射装置内，这样Al-Si也沉积在SiO2膜2上。该步骤是非选择性沉积步骤。这称为第二Al-Si膜沉积步骤。
此时的膜形成条件如下所述。使用Al-Si作为靶子，经在压力为10-1-10-3乇的Ar气氛中使用5-10KW的DC电源而形成膜。此时用电阻加热法使基片温度为200℃。
如图2（C）所示，用第二Al-Si膜沉积步骤，以10000
Figure 911019197_IMG19
/分沉积速度在SiO2膜2上可以形成Al-Si膜4。用上述方法形成Al-Si膜。
此外，再次使用类似制备的基片，但是用直接加热使此时的基片表面温度为280℃至480℃，用第一沉积步骤制备Al-Si膜。这里，其它第一沉积步骤的膜形或条件和第二沉积步骤的膜形成条件全都相同。
同样地，在第一沉积步骤过程中使基片表面温度为200℃至260℃和490℃至550℃来形成Al-Si膜。发现结果与前述表1中相同。
正如从表1可看出的，通过直接加热使基片表面温度为260-440℃时，以3000-5000
Figure 911019197_IMG20
/分沉积速度Al-Si选择性地沉积在孔内。
在基片温度为260-440℃范围的情况下对孔内的Al-Si膜的特性进行检验，发现其特性良好，不含碳，电阻率为2.8-3.4μΩ.cm，反射率为90-95%，1μm或更高的小丘密度为0-10，基本上没有晶格局部变乱产生（0.15μm结合的破坏几率）。
当然，由于其下的Al-Si膜的良好表面特性，发现与通过溅射在其上形成的Al膜接触是好的。
相反地，在基片表面温度为200℃-250℃的情况下，沉积速度低达1000-1500 /分，从而产量也降低到7-10片/小时。
另一方面，当基片表面温度超过440℃时，反射率为60%或更小，1μm或更大的小丘密度为10-10-4cm-2，晶格局部变乱产生为0-30%，从而降低了孔内Al-Si膜的特性。
随后，用上述方法，在具有下述结构的基片（试样）上形成Al-Si膜。
在作为第一基片表面材料的单晶硅之上，用CVD法形成作为第二基片表面材料的氧化硅膜，然后用光刻步骤构制图形使单晶硅表面部分暴露。
热氧化SiO2膜的厚度为7000
Figure 911019197_IMG22
，单晶硅的暴露部分，即孔的尺寸为2.5μm×3μm至10μm×10μm。这样制备试样1-2（下文将这种试样表示为“CVDSiO2（下文简写为SiO2）/单晶硅”）。
试样1-3是用常压CVD形成的掺硼氧化物膜（下文简写为BSG）/单晶硅，
试样1-4是用常压CVD形成的掺磷氧化物膜（下文简写为PSG）/单晶硅，
试样1-5是用常压CVD形成的掺磷和掺硼的氧化膜（下文简写为BSPG）/单晶硅，
试样1-6是用等离子体CVD形成的氮化物膜（下文简写为P-SiN）/单晶硅，
试样1-7是热氮化膜（下文简写为T-SiN）/单晶硅，
试样1-8是用低压DCVD形成的氮化膜（下文简写为LP-SiN）/单晶硅，以及
试样1-9是用ECR装置形成的氮化膜（下文简写为ECR-SiN）/单晶硅。此外，用下面所示第一基片表面材料和第二基片表面材料的所有组合，制备试样1-11至1-179。作为第一基片表面材料使用：单晶硅（单晶Si）、多晶硅（多晶Si）、非晶硅（非晶Si）、钨（W）、钼（Mo）、钽（Ta）、硅化钨（WSi）、硅化钛（TiSi）、铝（Al）、铝硅（Al-Si）、钛铝（Al-Ti）、氮化钛（Ti-N）、铜（Cu）、铝硅铜（Al-Si-Cu）、铝钯（Al-Pd）、钛（Ti）、硅化钼（Mo-Si）、硅化钽（Ta-Si）。作为第二基片表面材料使用：T-SiO2、SiO2、BSG、PSG、BPSG、P-SiN、T-SiN、LP-SiN、ECR-SiN。上述所有试样均可形成良好的Al膜。
实施例11
通过进行与实施例10相同的第一Al-Si沉积步骤，然后经使用三甲基铝（TMA）的CVD法作为第二沉积步骤在整个表面上形成Al-Si膜来完成实施例11。制备与在实施例10中使用的（试样1-1）具有相同结构的基片。用上述第一Al-Si沉积步骤，把已在孔内沉积Al-Si的基片安放在CVD装置内。
使用三甲基铝（TMA）作为原料气体，在与H2气的混合气氛中在整个基片表面形成Al-Si膜。
用本实施例的第二沉积步骤，以500
Figure 911019197_IMG23
/分沉积速度沉积Al-Si膜，膜的迁移电阻极好，电阻率为3.3-3.5μΩ.cm。
实施例12
实施例12表明的是在完成与实施例10相同的第一Al-Si沉积步骤后，用溅射作为第二沉积步骤而在整个基片表面上形成Al-Cu膜。制备与在实施例10中使用的（试样1-1）具有相同结构的基片。
在用上述第一Al-Si沉积步骤选择性地在孔内沉积Al-Si后，把基片安放到溅射装置中。溅射过程中膜形成条件如下所述。
使用Al-Cu（0.5%）作为靶子，在5×10-3乇的Ar气氛中使用的DC电源为7KW。
用本实施例的第二沉积步骤，以10000
Figure 911019197_IMG24
/分沉积速度沉积Al-Cu膜，膜的迁移电阻极好，电阻率为3.0-3.3μΩ.cm。
实施例13
实施例13表明的是在完成与实施例10相同的第一Al-Si沉积步骤后，用使用TMA和双乙酰丙酮酸铜Cu（C5H7O2）2的CVD法作为第二沉积步骤而在整个表面上形成Al-Cu膜。
制备与在实施例10中使用的（试样1-1）具有相同结构的基片。
在用上述第一Al-Si沉积步骤选择性地在孔内沉积Al后，把基片安放到CVD装置中。
用TMA作原料气体，Cu（C5H7O2）2作含Cu气体，并在整个基片表面上沉积Al-Cu膜。
本实施例的第二沉积步骤，以500
Figure 911019197_IMG25
/min的沉积速度来沉积Al-Cu膜，该膜是一种迁移电阻（migration resistance）极好的膜，其电阻率为3.3-3.5μΩ.cm。
实施例14
实施例14所表明的是，在完成同实施例10中一样的第一Al-Si沉积步骤后，按溅射法在整个基片表面上形成Al-Si-Cu膜，作为第二沉积步骤。基片制备成同实施例10中所用基片（试样1-1）具有同样结构。
在按上述第一Al-Si沉积步骤，选择在孔中沉积Al-Si后，将基片安置在溅射装置中。溅射时，膜的形成条件如下。用Al-Si（0.5%）作靶，并在Ar气氛中使DC功率为7KW。
本实施例中的第二沉积步骤，以10000
Figure 911019197_IMG26
/min的沉积速度来沉积Al-Si-Cu膜，该膜是一种迁移电阻优良的膜，其电阻率为3.0-3.3μΩ.cm。
实施例15
实施例15所表明的是，在完成同实施例10中一样的第一Al沉积步骤后，使用双乙酰丙酮酸铜Cu（C5H7O2）2、H2和Si2H6，按CVD法来形成Al-Si-Cu膜。
44基片制备成与实施例10中所用的基片（试样1-1）具有同样结构。在按上述第一Al-Si沉积步骤，选择在孔中沉积Al-Si后，将基片安置在CVD装置中。用TMA作原料气体，Si2H6作含Si气体，以及Cu（C5H7O2）2作含Cu气体，并将Al-Si-Cu膜沉积在整个基片表面上。
本实施例的第二沉积步骤，以500
Figure 911019197_IMG27
/min的沉积速度来沉积Al-Si-Cu膜，该膜是迁移电阻优良的膜，其电阻率为3.3-3.5μΩ.cm。
实施例16
实施例16所表明的是，在完成同实施例10中一样的第一Al-Si沉积步骤后，按溅射法在整个基片表面上形成Al-Ti膜，作为第二沉积步骤。基片制备成同实施例10中所用基片（试样1-1）具有一样的结构。
在按上述第一Al-Si沉积步骤，选择在孔中沉积Al-Si后，将基片安置在溅射装置中。
溅射时，膜的形成条件如下。靶采用Al-Ti（0.5%），Ar气氛中DC功率为7KW。
本实施例中的第二沉积步骤，以10000
Figure 911019197_IMG28
/min的沉积速度沉积Al-Ti膜，该膜是一种迁移电阻优良的膜，其电阻率为3.0-3.3μΩ.cm。
上面已对实施例10-16加以说明。另外，在第一沉积步骤中沉积Al-Si，并在第二步骤中按CVD法沉积Al-Ti，这也是可行的。在第一步骤中沉积Al-Si，并在第二步骤中按溅射法或CVD法沉积Al-Si-Ti，也行得通。
对比试验例2
使用图3所示的CVD装置，制备具有实施例10中所用基片结构的基片（试样1-1至1-179），在200-650℃宽温度范围条件下，用电阻间接加热来进行试验。
结果，尽管具有良好选择性的Al-Si被沉积在所有试样的孔中，但其时的沉积速度为100-800
Figure 911019197_IMG29
/min，同上述各实施例相比，约差一位数。
图3中，11是反应室，12是加热器，13是支架，14是混合器，15是起泡器，16是气体引入孔，17是抽空系统，18是抽空孔，19是基片，20是气体引入导管，21是供给DMAH气体用的气体供给管，21A是供给H2气用的气体供给管，22是抽空导管。
在上述实施例10-16中，由于在基片上有选择地沉积铝时，基片被直接加热，所以结果是，能以高的沉积速度形成具有优良膜特性的金属膜。
实施例17
首先制备基片。基片是N型单晶片上有经热氧化而形成8000
Figure 911019197_IMG30
厚度SiO2的试样。在SiO2上印制0.25μm×0.25μm见方至100μm×100μm见方不同尺寸的孔图案。使底下的Si单晶裸露，以此制得试样。图2A以示意图示出基片的一部分。其中，1是作为导体基片的单晶硅基片，2是作为绝缘膜（层）的热氧化硅膜。此基片被叫作试样1-1。VH1和VH2是孔（裸露部分），它们的孔径互不相同。
在基片上形成Al膜的方法如下。
首先，将基片1安置在载料锁气室11中。如上所述，将氢气引入载料锁气室11中，使其处于氢气氛下。用抽空系统10将反应室12内部抽空到约1×10-2托。
但是，即使反应室12中的真空度高于1×10-8托，也可形成Al膜。
DMAH由未示出的气体导管输入。用H2作为通过DMAH导管的载气。
未示出的第二气体导管内输送反应气体H2而设，而反应室12中的压力，靠控制未示出的慢泄阀的开启程度，来控制于预定值。在这种情况下，一般用压力为1.5托左右。DMAH通过DMAH导管被引入反应室。总压力约为1.5托，而DMAH的分压约为5.0×10-3托。然后，使电流通过基片支架18上的电阻放热元件17，以直接加热晶片。这样，Al就被沉积上去。
预定的沉积时间一过，即停供DMAH。该步骤中所沉积Al膜的预定沉积时间，是Si（单晶硅基片1）上的Al膜厚度变得等于SiO2膜（热氧化硅膜2）厚度时的时间。
此时，使直接加热的基片表面温度为270℃。上述步骤称为第一沉积步骤。按照至此已述的步骤，将Al膜3选择沉积在图2B所示的孔中。
完成上述Al沉积后，用抽空系统10将CVD反应室12抽空，直到真空度达到5×10-3托为止。同时，将Rf刻蚀室13抽空到5×10-6托或更低值。确证两室都达到上述真空度后，开启闸阀10，利用传送机构（臂）27，将基片从CVD反应室12移到Rf刻蚀室13，并关闭闸阀10。
当基片被送到Rf刻蚀室13时，用抽空系统10将Rf刻蚀室13抽空，直到真空度达10-6托或更低值为止。
然后，为进行Rf刻蚀起见，将氩气供到氩气供给导管22，并将Rf刻蚀室13保持在10-1至10-3托的氩气氛下。将Rf刻蚀用的基片支架20维持在200℃。为了进行刻蚀，将100W Rf供给Rf刻蚀电极21，历时60秒，以此使氩在Rf刻蚀室13中放电，用氩离子来刻蚀基片表面，除去CVD沉积膜的表面层。在此情况下，刻蚀深度相当于氧化层厚度，约为100 。
在以上所作的说明中，CVD沉积膜的表面刻蚀，是在Rf刻蚀室中进行的。但是，由于基片上CVD膜表面层输经真空而不含氧等，所以不进行刻蚀。在那种情况下，当CVD反应室12和溅射室14之间温差大时，Rf刻蚀室13就起到在短时间内改变温度的变温室作用。
在Rf刻蚀室13中，完成Rf刻蚀后，使氩气停止流入，并将Rf刻蚀室13中的氩气抽空。在Rf刻蚀室13被抽空到5×10-6托，而且溅射室14被抽空到5×10-6托或更低值之后，开启闸阀10。然后，借助于臂27，将基片从Rf刻蚀室13移到溅射室14，随后关闭闸阀10。
当基片被输送到溅射室14时，类似在Rf刻蚀室13中那样，将基片支架23在10-1-10-3托的氩气氛下，调节到250℃。
在本实施例中，氩放电在DC功率7KW下进行，以便用氩离子刮削靶材料Al-Si（0.5%），从而以10000
Figure 911019197_IMG32
/min的沉积速度将Al-Si沉积在基片上。该步骤是非选择性沉积步骤。
此步骤称作第二Al膜沉积步骤。
基片上沉积5000 Al膜后，使氩气停止流入，并停供DC功率。在将载料锁气室11（15）抽空到5×10-3或更低值后，开启闸阀10，移出基片。关闭闸阀10后，使N2气流入载料锁气室11（15），直至达到大气压后，经过闸阀10将基片移到装置外面。
上述第二Al膜沉积步骤中的膜形成条件如下所述。用Al作靶，在压力为10-1到10-3托的氩气氛下，供给5-10KW的DC功率而形成该膜。其时，使基片温度经电阻加热而达200℃。
按上述第二Al膜沉积步骤，可在SiO2膜2上，以10000
Figure 911019197_IMG34
/min的沉积速度形成图2C所示的Al膜4。Al膜按上述方法来形成。
另外，仍使用按同样方法制备的基片，但此时经直接加热使基片表面温度为280-480℃，以此按第一沉积步骤制备Al膜。这时，第一沉积步骤中其它的膜形成条件和第二沉积步骤中的膜形成条件都一样。
同样，还在第一沉积步骤中将基片表面温度调节在200-260℃及490-550℃来形成Al膜。结果与前面表1中所示者相同。
从表1可以看出，用直接加热法使基片表面温度从260℃变到440℃时，Al以3000-5000
Figure 911019197_IMG35
/min的沉积速度选择在孔中沉积。
基片表面温度从260℃变到440℃时，孔中Al膜特性的检验结果良好，膜中不含碳，电阻率为2.8-3.4μΩ.cm，反射率为90-95%，1μm或更高小丘的密度为0-10，基本上无晶格局部变乱发生（0.15μm结合的破坏几率）。
当然，由于其下的Al膜具有良好表面特性，故而同用溅射法在其上形成的Al膜间的接触，也是良好的。
相比之下，在基片表面温度为200-250℃时，沉积速度低到1000-1500
Figure 911019197_IMG36
/min，从而产量也降到7-10片/小时。
另一方面，当基片表面温度超过440℃时，反射率为60%或更低，1μm或更高小丘的密度为10-104cm-2，晶格局部变乱的发生率为0-30%，从而，孔中Al膜的特性变差。
下一步，按上述方法，在具有下述结构的基片（试样）上形成Al膜。
在作为第一基片表面材料的单晶硅上，按CVD法形成氧化硅膜，作为第二基片表面材料。然后，按各光刻步骤印制图形，使单晶硅表面部分裸露。
热氧化SiO2膜的厚度为7000
Figure 911019197_IMG37
，单晶硅裸露部分，即孔的尺寸为0.25μm×0.25μm至10μm×10μm。这样，就制得试样1-2（这种试样以下用“CVD SiO2（下面简写成SiO2）/单晶硅”表示）。
试样1-3是用常压CVD法形成的、掺杂硼的氧化膜（以下简写成BSG）/单晶硅;
试样1-4是用常压CVD法形成的、掺杂磷的氧化膜（以下简写成PSG）/单晶硅;
试样1-5是用常压CVD法形成的、掺杂磷和硼的氧化膜（以下简写成BSPG）/单晶硅;
试样1-6是用等离子CVD法形成的氮化膜（以下称作P-SiN）/单晶硅;
试样1-7是热氮化膜（以下简写成T-SiN）/单晶硅;
试样1-8是用低压DCVD法形成的氮化膜（以下简写成LP-SiN）/单晶硅;而
试样1-9是用ECR装置形成的氮化膜（以下简写成ECR-SiN）/单晶硅。另外，按照下面所示第一基片表面材料和第二基片表面材料的所有组合，制备了试样1-11至1-179。第一基片表面材料采用单晶硅（单晶Si）、多晶硅（多晶Si）、非晶硅（非晶Si）、钨（W）、钼（Mo）、钽（Ta）、硅化钨（WSi）、硅化钛（TiSi）、铝（Al）、铝硅（Al-Si）、钛铝（Al-Ti）、氮化钛（Ti-N）、铜（Cu）、铝硅铜（Al-Si-Cu）、铝-钯（Al-Pd、钛（Ti）、硅化钼（Mo-Si）、硅化钽（Ta-Si）。作为第二基片表面材料用的是T-SiO2、SiO2、BSG、PSG、BPSG、P-SiN、T-SiN、LP-SiN、ECR-SiN。对上述所有试样，都可形成良好的Al膜。
实施例18
本发明实施例18所表明的是，用图7中所示的装置，以DMAH作原料气体，氢气作反应气体，用卤灯30直接加热基片表面来形成Al膜。
类似实施例17，制备一种单晶硅片作基片，该单晶硅片上覆盖有一层SiO2膜，且SiO2膜上有多个0.25μm见方到100μm见方不等尺寸的孔。按下述CVD法，在基片上进行第一Al膜沉积步骤，并按溅射法进行第二Al-Si膜沉积步骤，以形成Al膜。
按实施例17中的同样方法，将DMAH和氢输送到进行Al沉积的CVD反应室12。
第一Al膜形成步骤的条件是，总压力1.5托，DMAH分压1.5×10-4托，基片表面温度270℃。
上述第一Al沉积步骤，以3000-5000
Figure 911019197_IMG38
/min的沉积速度，在不同孔径的孔中沉积Al，从而可获得良好的选择性。接着，将基片安置在溅射室14中，在含SiO2的整个表面上沉积Al-Si到5000
Figure 911019197_IMG39
厚，并有选择地沉积Al。其时的沉积速度为10000 /min。
另外，按同样的方法，使用同实施例17中一样的试样1-11至1-179作为基片，形成Al膜。在所有试样中，通过第一和第二沉积步骤，可以形成良好的Al膜。
在上述各试验中，基片表面温度调到270℃，并从200℃到550℃每隔10℃改变此条件来形成Al膜。
有关的所有试样按照第一Al沉积步骤所沉积的Al膜，其特性都类似于表1中所示的特性。
实施例19
实施例19所表明的是，在完成与实施例17相同的第一Al沉积步骤后，以溅射作为第二沉积步骤，在整个基片表面上形成Al-Cu膜。基片制备成同实施例17中所用的（试样1-1）具有相同结构。
在按上述第一Al沉积步骤，有选择地在孔中沉积Al之后，将基片安置在溅射装置14中。溅射时的膜形成条件如下所述。
用Al-Cu（0.5%）作靶，在5×10-3托的氩气氛中使DC功率为7KW。
本实施例中的第二沉积步骤，以10000 /min的沉积速度沉积Al-Cu膜，该膜是迁移电阻优良的膜，其电阻率为3.0-3.3μΩ.cm。
实施例20
在实施例20中，经完成与实施例17中相同的第一Al沉积步骤后，按溅射法在整个基片表面上形成Al-Si-Cu膜，以此作为第二沉积步骤。基片制备成与实施例17中所用的基片（试样1-1）具有同样结构。
在按上述第一Al-Si沉积步骤，选择在孔中沉积Al后，将基片安置在溅射室14中。溅射时，膜的形成条件如下。用Al-Si（0.5%）-Cu（0.5%）作靶，在Ar气氛中使DC功率为7KW。
本实施例中的第二沉积步骤，以10000
Figure 911019197_IMG42
/min的沉积速度沉积Al-Si-Cu膜，该膜是迁移电阻优良的膜，其电阻率为3.0-3.3μΩ.cm。
实施例21
在实施例21中，经完成与实施例17相同的第一Al沉积步骤后，按溅射法在整个基片表面上形成Al-Ti膜，作为第二沉积步骤。基片制备成与实施例17中所用基片（试样1-1）具有相同结构。
在按上述第一Al沉积步骤，选择在孔中沉积Al后，将基片安置在溅射室14中。
溅射时，膜的形成条件如下。用Al-Ti（0.5%）作靶，在Ar气氛中进行溅射，使DC功率为7KW。
本实施例中的第二沉积步骤，以10000
Figure 911019197_IMG43
/min的沉积速度沉积Al-Ti膜，该膜是一种迁移电阻优良的膜，其电阻率为3.0-3.3μΩ.cm。
实施例22
使用图4所示的金属膜连续形成装置，以实施例17中相同的方式，在经电阻加热的200-650℃温度条件下，在上述基片上形成膜。
结果，在电阻加热温度为160-450℃的条件下，获得优质、不含碳、约3μΩ.cm小电阻率和高反射率的膜。更可取的是，在260-440℃时，沉积速度变得更高，为100-800
Figure 911019197_IMG44
/min，而且线路寿命也长。最可取的是，温度为270-350℃，在此范围内，小丘密度极其小，而且合金晶格局部变乱的发生几率也小。
上面已对实施例17-22作了说明，除此而外，在第一沉步骤中沉积Al，而在第二步骤中沉积Al-Si-Ti，也是可行的。
在上述实施例17-22中，由于在基片上选择沉积铝后，连续沉积是通过不使基片暴露于外界空气的非选择性沉积金属膜来进行的，故而能以高沉积速度来形成具有优良膜特性，例如分层覆盖、电迁移等的金属膜。
下面，所表明的是，用图4（电阻加热）和图7（直接加热）所示装置进行的各实施例（23-28）。实施例23-27使用具有更好的直接加热系统（图7）的装置进行，而实施例28则使用具有电阻加热系统（图4）的装置进行。
实施例23
首先制备基片。基片是一种在N型单晶片上有一层SiO2的试样，所述SiO2经热氧化而形成，其厚度为8000 。在SiO2上印制0.25μm×0.25μm见方至100μm×100μm见方不同尺寸的孔图案，使底下的Si单晶裸露，以此制得试样。图2A以示意图示出基片的一部分。图中，1是作为导体基片的单晶硅基片，2是作为绝缘膜（层）的热氧化硅膜。称之为试样1-1。VH1和VH2是孔径互不相同的孔（裸露部分）。
在基片1上形成Al-Si膜的方法如下所述。
首先，将基片安置在载料锁气室11中。如上所述，将氢引入载料锁气室11，使室处于氢气氛下。用抽空系统10将反应室12内部抽空到约1×10-8托。
但是，即使反应室12内的真空度不足1×10-8托，也能形成Al-Si膜。
DMAH和Si2H6由未示出的导气管供入。作为通过DMAH导管的载体气体，所采用的是H2。
未示出的第二导气管用来输送作为反应气体的H2，通过控制未示出的慢泄阀的开启程度将反应室12内的压力控制于预定值。在这种情况下，一般将此压力调在1.5托左右。经DMAH输送管将DMAH引入该反应管中。总压约为1.5托，DMAH的分压约为1.5×10-4托，而Si2H6的分压为2×10-6托。然后开灯以直接加热该片。这样就沉积出Al-Si。Si2H6、SiH4、Si3H8、Si（CH3）4、SiCl4、SiH2Cl2、SiH3Cl可被用作形成Al-Si膜的过程中的第二原料气体中的含硅气体。
添加DMAH、H2及诸如Si2H6之类的含Si原料气体，可沉积出含0.5-2.0%Si的Al-Si。该反应管的压力为0.05-760托，而最好是0.1-0.8托，基片温度为260-440℃，DMAH的分压是反应管内压力的1×10-5-1.3×10-3倍，反应管内Si2H6的分压则为其1×10-7-1×10-4倍，借此沉积出Al-Si。
一过预定的沉积时间，DMAH的供应就立即停止。该步骤中，沉积Al-Si膜的预定沉积时间是使Si（单晶硅基片1）上的Al-Si膜的厚度达到与SiO2（经热氧化的硅膜2）的膜厚度相等时所需的时间。
其时，基片表面经直接加热所达的温度调至270℃。上述步骤称为第一沉积步骤。按至此的步骤，Al-Si膜3就如图2所示沉积在孔内。
在上述Al-Si沉积完成之后，用抽空装置10将CVD反应室12抽空，直到其真空度达5×10-3托或更小值为止。同时，将Rf刻蚀室13抽到5×10-6托或更小值。在确定了这两室均已达上述真空度后，开启闸阀10，用传送装置（臂）27将该基片从CVD反应室12移至Rf刻蚀室13，然后关闭闸阀10。
在该基片被传送到Rf刻蚀室13时，抽空装置将Rf刻蚀室13抽空，直至其真空度达到10-6托或更小值为止。
然后由供氩导管22供入刻蚀用的氩，并在Rf刻蚀室13中维持10-1-10-3托的氩气氛。Rf刻蚀的基片支架维持在200℃。将100W的Rf输到Rf刻蚀电极21上，历时30秒，以此使氩在Rf刻蚀室内放电以便用氩离子刻蚀该基片表面，并除去CVD沉积膜的表面层。在此情况下，刻蚀深度与氧化物层一致，约为100
Figure 911019197_IMG46
。
在本说明中，于该Rf刻蚀室中进行对CVD沉积膜的表面刻蚀，但由于输经真空的基片上的CVD膜表面层不含氧等物，故而不发生Rf刻蚀。在那种情况下，在CVD反应室12和溅射室14间的温差大时，Rf刻蚀室13在短时间内起着改变温度用的变温室的作用。
在Rf刻蚀室13中Rf刻蚀完成后，停止氩流入，并将Rf刻蚀室13中的氩抽空。在Rf刻蚀室13被抽到5×10-6托，溅射室被抽到14-5×10-6托或更小值后，开启闸阀10。然后，用臂27将基片从Rf刻蚀室13移至溅射室14。随之关闭闸阀10。
当基片被输送到溅射室14里面时，在相似于Rf刻蚀室13中的10-1-10-3托的氩气氛中将支架23调到250℃。
在本实施例中，以7KW直流功率使氩放电而用氩离子掠过靶材Al-Si（0.5%），以此在此基片上以10000
Figure 911019197_IMG47
/分的沉积速度沉积Al-Si。此步骤是非选择性沉积步骤。
此步骤叫作第二Al膜沉积步骤。
在基片上沉积5000 的Al-Si膜后，停止氩流入，并停用直流电源。在加载锁气室11（15）被抽到5×10-3托或更低值后，开启闸阀10，并移动基片。关闭闸阀10后，N2气流入加载锁气室11（15），直至达到大气压力为止，同时基片通过闸阀10移出该装置。
在上述第二Al膜沉积步骤中，膜的形成条件如下所述。使用Al-Si作靶，在10-1-10-3托的压力下，通过在Ar气氛中供给5-10KW的直流电能就形成了膜。此时，用电阻加热将基片温度调到200℃。
按上述第二金属膜沉积步骤，如在图2C中所示，可以10000
Figure 911019197_IMG49
/分的速度在SiO2膜上形成Al-Si膜。按上述方法沉积一层Al。
进而，通过再次使用以同样方法制备的这基片，但这次通过直接加热将该基片的表面温度调到280-480℃，Al-Si膜就按第一沉积步骤形成了。这里，第一沉积步骤和第二沉积步骤中的其它成膜条件完全相同。
同样，在第一沉积步骤中，通过将基片表面温度调到200-260℃和490-550℃也形成Al-Si膜。所得的结果与前面表1中所示的相同。
由表1可见，在由直接加热而达到的从260℃-400℃范围内变化的基片表面温度下，Al以3000-5000
Figure 911019197_IMG50
/分的沉积速度选择性地沉积在孔内。
通过对在范围为260-440℃的基片的表面温度下沉积于孔内的Al膜的特性检测，发现它们是良好的：不含碳;电阻率为2.8-3.4μΩ.cm;反射率为90-95%;1μm或更高的小丘的密度为0-10;基本上无晶格局部变乱（spike）产生（0.15μm的结合的断裂几率（breaking  probability  of  0.15μm  bonding））
当然，也发现与经溅射而形成于其上的Al-Si的接触是良好的，这是由于在其下的Al-Si膜具有良好的表面特性。
反之，在200-250℃的基片表面温度下，沉积速度则低到1000-1500
Figure 911019197_IMG51
/分，从而产量也低至7-10片/小时。
另一方面，当基片表面温度超过440℃时，反射率就变为60%或更小，1μm或更高的小丘的密度则为10-104/cm2，局部晶格变乱产生率（spike generation）0-30%，因此该孔内的Al-Si膜的特性变坏。
接着，按上述方法在基片样品上形成具有下述结构的Al-Si膜。
在作为第一基片表面材料的单晶硅上，以CVD法形成一层作为第二基片表面材料的氧化硅膜，然后，按各光刻步骤印制图形而使单晶硅表面部分裸露出来。
热氧化的SiO2膜厚度为7000
Figure 911019197_IMG52
，单晶硅裸露部分，即孔的尺寸为0.25μm×0.25μm至10μm×10μm。这样就制成试样1-2（这种试样以下称为“CVD SiO2（以下简称为SiO2/单晶硅”）。
试样1-3是用常压CVD法形成的掺杂硼的氧化物膜（以下简称为BSG）/单晶硅，
试样1-4是用常压CVD法形成的掺杂磷的氧化物膜（以下简称为PSG）/单晶硅，
试样1-5是用常压CVD法形成的掺杂磷和硼的氧化物膜（以下简称为BSPG）/单晶硅，
试样1-6是用等离子CVD法形成的氮化物膜（以下简称为P-SiN）/单晶硅，
试样1-7是热氮化膜（以下简称为T-SiN）/单晶硅，
试样1-8是用低压DCVD法形成的氮化膜（以下简称为LP-SiN/单晶硅），以及
试样1-9是用ECR装置形成的氮化膜（以下简称为ECR-SiN）/单晶硅。此外，根据如下所示的第一基片表面材料和第二基片表面材料的所有组合，制得了试样1-11至1-179。采用单晶硅（单晶Si）、多晶硅（多晶Si）、非晶态硅（非晶态Si）、钨（W）、钼（Mo）、钽（Ta）、硅化钨（WSi）、硅化钛（TiSi）、铝（Al）、铝硅（Al-Si）、钛铝（Al-Ti）、氮化钛（TiN）、铜（Cu）、铝硅铜（Al-Si-Cu）、铝钯（Al-Pd）、钛（Ti）、硅化铜（Mo-Si）、硅化钽（TaSi）作为第一基片表面材料;采用T-SiO2、SiO2、BSG、PSG、BPSG、P-SiN、T-SiN、LP-SiN、ECR-SiN作为第二基片表面材料。对上述所有试样而言均可形成良好的Al膜。
实施例24
本发明实施例24使用图7所示的装置，以DMAH和Si2H6为原料气体，以氢为反应气体并用卤素灯直接加热基片表面的方法形成铝硅（Al-Si）膜。
类似于实施例23，制备成其上覆有具有许多0.25μm见方至100μm见方的各种尺寸的孔的SiO2的单晶硅片作为基片。在该基片上，按如下所述的CVD法进行第一Al-Si膜沉积步骤，按溅射法进行第二Al-Si膜沉积步骤以形成一种金属膜。
按与实施例中的相同步骤，将DMAH、Si2H6和氢输到CVD反应室12，以进行Al-Si沉积。
第一Al-Si膜形成步骤的条件是：总压力1.5托，DMAH分压1.5×10-4托，基片表面温度为270℃。
按上述的第一Al-Si沉积步骤，以3000-5000
Figure 911019197_IMG53
/分的沉积速度，在不同孔径的孔中沉积Al-Si，借此获得良好的选择性。下一步，将该基片置于溅射室14中，然后在包括SiO2和该选择性沉积成的Al-Si的整个表面上，沉积上厚度为5000
Figure 911019197_IMG54
的Al-Si。此次的沉积速度为10000 /分。
此外，以同样的方法，用与实施例23中的相同的试样1-11至1-179作为基片以形成Al-Si膜。在所有的这些试样中，都可通过第一和第二沉积步骤来形成良好的金属膜。
在上述各实验中，基片表面温度均调至270℃，而金属Al属则通过从200℃-550℃每隔10℃来改变此条件而形成。
发现按所有各试样的第一Al-Si沉积步骤所得的Al-Si膜的特性与表1中所示者相似。
实施例25
实施例25展示了在进行了同实施例23的第一Al-Si沉积步骤之后，用溅射法作为第二沉积步骤在整个表面上形成Al-Si膜。制备一种结构与实施例23（试样1-1）所用基片相同的基片作为基片。
在按上述第一Al-Si沉积步骤选择性地在孔内沉积Al-Si后，将该基片置于溅射室14中。溅射过程中膜形成的条件如下：
用Al-Cu（0.5%）为靶，5×10-3托的氩气氛中的直流功率为7KW。
按该实施例中的第二沉积步骤，Al-Cu膜以10000 /分的沉积速度被沉积出来，由于其电阻率为3.0-3.3μΩ.cm，所以此膜是迁移电阻极佳的膜。
实施例26
实施例26展示了在进行同实施例23的第一Al-Si沉积步骤后，以溅射作为第二沉积步骤而在整个基片表面上形成一层Al-Si-Cu膜。制备一种结构与实施例23（试样1-1）所用基片相同的基片作为基片。
在按上述第一Al-Si沉积步骤有选择地在孔内沉积Al-Si之后，将该基片置于溅射室14中。溅射过程中的膜形成条件如下：用Al-Si（0.5%）-Cu（0.5%）为靶，氩气氛中的直流功率为7KW。
按本实施例中的第二沉积步骤，以10000
Figure 911019197_IMG57
/分的沉积速度沉积出Al-Si-Cu膜，由于其电阻率为3.0-3.3μΩ.cm，所以该膜是迁移片阻极佳的膜。
实施例27
实施例27描述了在进行了同实施例23中的第一Al-Si沉积步骤后，以溅射法作为第二沉积步骤在整个基片表面上沉积出Al-Ti膜。基片制备成同实施例23中所用基片（试样1-1）相同的结构。
在按上述第一Al-Si沉积步骤选择性地在孔内沉积了Al之后，将该基片置于溅射室14中。
溅射过程中膜形成的条件如下：用Al-Ti（0.5%）作靶，在Ar所氛中进行溅射，直流功率为7KW。
按本实施例中的第二沉积步骤以10000
Figure 911019197_IMG58
/分的沉积速度沉积出Al-Ti膜，由于其电阻率为3.0-3.3μΩ.cm，故该膜是迁移电阻极佳的膜。
实施例28
使用图4中所示的金属膜连续形成装置，在200-650℃的由电阻加热的温度条件下，以同实施例23中的方法，在上述基片上形成膜。
结果，在160-450℃的由电阻加热的温度条件下得到不含碳的，其电阻率小的，约为3μΩ.cm的，反射率高的优质膜。较好是在260-440℃时，沉积速度变得高至100-800 /分，而且线路寿命也高。最好是温度为270-350℃，而在此范围内小丘密度最小，合金晶格局部变乱（alloy spike）的产生几率也低。
上面已对实施例23-28作了说明，另外也可在第一沉积步骤中沉积Al-Si，而在第二沉积步骤中沉积Al-Si-Ti。
在上述实施例23-28中，由于在基片上有选择地沉积铝-硅之后而又不将该基片暴露于外界空气接着就非选择性地沉积金属膜，故而可以高的沉积速度来形成具有极佳膜特性，如层次覆盖（step  coverage）、电迁移等的金属膜。
实施例29
使用图9所示的，装有供气系统的CVD装装置进行实施例1中所述的实验。
净化罐到CVD反应室的管道长度为1.4m。发现二者间的泄气量为5×10-10atm.cc/秒。氢的纯度为99.99995-99.99999%（体积）。当观察其上已有Al膜形成的试样时，结果基本上同前面的表1所示，但通过如下所述的实验则发现膜层厚度的晶面间分布已变得均匀。
使用其本身为5英寸的Si片，以同实施例1中的方法制备各试样。
按Al-CVD法有选择地在孔中沉积Al，测量Al膜厚度的最大值（mmax）和最小值（mmin），并用平均厚度m除（mmax-mmin）值：
结果是膜厚度分布S为2-4%。
鉴于当氢净化器装在CVD装置外部，离开CVD反应室10m或更长的距离，而不使用上述装置时，S则为5-10%这样的事实，故而可认为本实施例对将多个单元作成一片的半导体器件来说，效果更好。

Claims (20)

1、形成金属膜的方法，它包括如下步骤：
在空间内安置供形成膜用的基片；
向所述空间中引入烷基铝氢化物气体和氢气；以及
直接加热所述基片以在所述基片表面上形成含有为主要成份的铝的金属膜。
2、权利要求1所述的方法，其中用灯进行所述直接加热。
3、权利要求1所述的方法，其中所述基片的表面温度以所述直接加热保持在260-440℃。
4、权利要求1所述的方法，其中所述的金属膜为铝单晶。
5、权利要求1所述的方法，其中所述烷基铝氢化物为二甲基铝氢化物。
6、形成金属膜的方法，其包括如下步骤：
在空间中安置供形成膜所用的基片;
向所述空间中引入烷基铝氢化物气体、含改性元素的气体和氢气;以及
直接加热所述基片，以在所述基片表面上形成含为主成份的铝并含所述改性元素的金属膜。
7、权利要求6所述的方法，其中用灯进行所述直接加热。
8、权利要求6所述的方法，其中所述的基片的表面温度以所述直接加热保持在260-440℃。
9、权利要求6所述的方法，其中所述烷基铝氢化物为二甲基铝氢化物。
10、权利要求6所述的方法，其中所述的改性元素为选自Si、Ti及Cu的至少一种元素。
11、形成金属膜的方法，其包括以下步骤：
在第一膜形成室中安置由于半导体和/或导体部分地从形成于该表面上的绝缘层露出而有裸露部分的基片;
向所述第一膜形成室引入烷基铝氢化物气体及氢气;
维持对所述基片的加热而有选择地在所述裸露部分上沉积含为主成分的铝的金属膜;以及
在屏蔽外界空气的条件下，将所述基片移入设置在接近所述第一膜形成室的第二膜形成室，并安置于其中，从而可连续地屏蔽外界空气，并在所述基片上按气相法形成金属膜。
12、权利要求11所述的方法，其中所述加热是用灯进行的直接加热。
13、权利要求11所述的方法，其中所述基片的表面温度经加热所述基片而保持在260-440℃。
14、权利要求11所述的方法，其中所述的烷基铝氢化物为二甲基铝氢化物。
15、权利要求11所述的方法，其中所述含主要成份为铝的金属膜为铝单晶。
16、形成金属膜的方法，它包括以下步骤：
在第一膜形成室中安置由于半导体和/或导体部分地从形成于该表面上的绝缘层露出而有裸露部分的基片;
向所述第一膜形成室引入烷基铝氢化物气体，含改性元素的气体及氢气;
维持对所述基片的加热，有选择地在所述裸露部分沉积上含主要成份为铝的金属膜;以及
在屏蔽外界空气的条件下，将所述基片移入设置在接近所述第一膜形成室的第二膜形成室并安置于其中，从而可连续地屏蔽外界空气，并在所述基片上按气相法形成金属膜。
17、权利要求16所述的方法，其中所述加热是用灯进行的直接加热。
18、权利要求16所述的方法，其中所述基片的表面温度通过加热该基片表面而保持在260-440℃。
19、权利要求16所述的方法，其中所述烷基铝氢化物是二甲基铝氢化物。
20、权利要求16所述的方法，其中所述改性元素为选自Si、Ti及Cu的至少一种元素。
CN91101919A 1990-02-19 1991-02-19 使用烷基铝氢化物形成以铝作为主成份的金属沉积膜的方法 Expired - Fee Related CN1036860C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP036196/90 1990-02-19
JP3619690 1990-02-19
JP036197/90 1990-02-19
JP3619490 1990-02-19
JP3619790 1990-02-19
JP3619590 1990-02-19
JP036195/90 1990-02-19
JP036194/90 1990-02-19

Publications (2)

Publication Number Publication Date
CN1061445A true CN1061445A (zh) 1992-05-27
CN1036860C CN1036860C (zh) 1997-12-31

Family

ID=27460225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN91101919A Expired - Fee Related CN1036860C (zh) 1990-02-19 1991-02-19 使用烷基铝氢化物形成以铝作为主成份的金属沉积膜的方法

Country Status (7)

Country Link
US (3) US5151305A (zh)
EP (1) EP0448223B1 (zh)
KR (1) KR940006669B1 (zh)
CN (1) CN1036860C (zh)
AT (1) ATE139866T1 (zh)
DE (1) DE69120446T2 (zh)
MY (1) MY104628A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029384B (zh) * 2005-11-16 2011-03-02 Up化工株式会社 二烷基氨基二氢化铝化合物的薄膜汽相淀积法
CN103021823A (zh) * 2012-12-15 2013-04-03 山东孚日光伏科技有限公司 一种非真空的步进通过式快速硒化装置及利用其实现的硒化方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
JP2721023B2 (ja) * 1989-09-26 1998-03-04 キヤノン株式会社 堆積膜形成法
DE69120446T2 (de) * 1990-02-19 1996-11-14 Canon Kk Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid
MY107475A (en) * 1990-05-31 1995-12-30 Canon Kk Semiconductor device and method for producing the same.
EP0460861B1 (en) * 1990-05-31 2001-09-19 Canon Kabushiki Kaisha Semiconductor device with improved wiring structure
EP0498580A1 (en) * 1991-02-04 1992-08-12 Canon Kabushiki Kaisha Method for depositing a metal film containing aluminium by use of alkylaluminium halide
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
DE69218152T2 (de) * 1991-12-26 1997-08-28 Canon Kk Herstellungsverfahren einer niedergeschlagenen Schicht mittels CVD, unter Verwendung von flüssigem Rohstoff und dazu geeignete Vorrichtung
JPH05267186A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 気相成長装置および該装置を用いた気相成長方法
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5534069A (en) * 1992-07-23 1996-07-09 Canon Kabushiki Kaisha Method of treating active material
JP3334911B2 (ja) * 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
JPH06240456A (ja) * 1992-12-21 1994-08-30 Kawasaki Steel Corp 半導体装置のアルミニウム配線の形成方法及び装置
JPH06196419A (ja) * 1992-12-24 1994-07-15 Canon Inc 化学気相堆積装置及びそれによる半導体装置の製造方法
EP0608628A3 (en) 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
US5545591A (en) * 1993-01-29 1996-08-13 Nec Corporation Method for forming an aluminum film used as an interconnect in a semiconductor device
US5747119A (en) * 1993-02-05 1998-05-05 Kabushiki Kaisha Toshiba Vapor deposition method and apparatus
GB9315771D0 (en) * 1993-07-30 1993-09-15 Epichem Ltd Method of depositing thin metal films
KR100291971B1 (ko) * 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
DE4417966A1 (de) * 1994-05-21 1995-11-23 Fraunhofer Ges Forschung Verfahren zur modularen Kontaktierung mehrlagiger Halbleiterbauelemente
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
JPH0874028A (ja) * 1994-09-01 1996-03-19 Matsushita Electric Ind Co Ltd 薄膜形成装置および薄膜形成方法
DE19516181A1 (de) * 1995-05-03 1996-11-07 Basf Ag Goniochromatische Glanzpigmente mit Aluminiumbeschichtung
KR0172851B1 (ko) * 1995-12-19 1999-03-30 문정환 반도체 장치의 배선방법
US5667592A (en) * 1996-04-16 1997-09-16 Gasonics International Process chamber sleeve with ring seals for isolating individual process modules in a common cluster
US5989633A (en) * 1996-04-29 1999-11-23 Applied Materials, Inc. Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
US5874131A (en) * 1996-10-02 1999-02-23 Micron Technology, Inc. CVD method for forming metal-containing films
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
US6221766B1 (en) * 1997-01-24 2001-04-24 Steag Rtp Systems, Inc. Method and apparatus for processing refractory metals on semiconductor substrates
KR100434307B1 (ko) * 1997-06-27 2004-07-16 주식회사 하이닉스반도체 반도체소자의알루미늄박막형성방법
JP3085247B2 (ja) * 1997-07-07 2000-09-04 日本電気株式会社 金属薄膜の形成方法
US6235631B1 (en) * 1997-10-30 2001-05-22 Texas Instruments Incorporated Method for forming titanium aluminum nitride layers
KR100279067B1 (ko) 1998-04-23 2001-01-15 신현국 화학증착용알루미늄화합물및그제조방법
DE19834314A1 (de) * 1998-07-30 2000-02-03 Leybold Systems Gmbh Verfahren zum Aufbringen einer Kratzschutzschicht und eines Entspiegelungsschichtsystems und Vorrichtung zu seiner Durchführung
KR100332364B1 (ko) * 1998-09-01 2002-09-18 지니텍 주식회사 금속막의형성방법
KR100289945B1 (ko) 1998-09-15 2001-09-17 신현국 알루미늄박막의화학증착용전구체화합물및이의제조방법
US6561796B1 (en) * 1999-09-07 2003-05-13 Novellus Systems, Inc. Method of semiconductor wafer heating to prevent bowing
US6500250B1 (en) 2000-05-26 2002-12-31 Rohn And Haas Company Compounds for forming alumina films using chemical vapor deposition method and process for preparing the compound
US6977014B1 (en) 2000-06-02 2005-12-20 Novellus Systems, Inc. Architecture for high throughput semiconductor processing applications
US6860965B1 (en) * 2000-06-23 2005-03-01 Novellus Systems, Inc. High throughput architecture for semiconductor processing
US6770562B2 (en) * 2000-10-26 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
KR100546700B1 (ko) * 2000-12-30 2006-01-26 주식회사 하이닉스반도체 수소 원자를 이용한 불순물 제거 방법
US20030159653A1 (en) * 2002-02-28 2003-08-28 Dando Ross S. Manifold assembly for feeding reactive precursors to substrate processing chambers
US6896730B2 (en) * 2002-06-05 2005-05-24 Micron Technology, Inc. Atomic layer deposition apparatus and methods
US7057794B2 (en) * 2004-05-19 2006-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Micromirror for MEMS device
US20060037933A1 (en) * 2004-08-23 2006-02-23 Wei-Ya Wang Mirror process using tungsten passivation layer for preventing metal-spiking induced mirror bridging and improving mirror curvature
US7942970B2 (en) * 2005-12-20 2011-05-17 Momentive Performance Materials Inc. Apparatus for making crystalline composition
CN104121345B (zh) 2007-02-12 2017-01-11 福博科知识产权有限责任公司 无级变速器及其方法
US9664974B2 (en) * 2009-03-31 2017-05-30 View, Inc. Fabrication of low defectivity electrochromic devices
KR20220120709A (ko) 2011-12-12 2022-08-30 뷰, 인크. 박막 디바이스 및 제조

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785862A (en) * 1970-12-14 1974-01-15 Rca Corp Method for depositing refractory metals
GB2038883B (en) * 1978-11-09 1982-12-08 Standard Telephones Cables Ltd Metallizing semiconductor devices
JPS6029295B2 (ja) * 1979-08-16 1985-07-10 舜平 山崎 非単結晶被膜形成法
US4436674A (en) * 1981-07-30 1984-03-13 J.C. Schumacher Co. Vapor mass flow control system
US4517220A (en) * 1983-08-15 1985-05-14 Motorola, Inc. Deposition and diffusion source control means and method
US4734514A (en) * 1984-10-25 1988-03-29 Morton Thiokol, Inc. Hydrocarbon-substituted analogs of phosphine and arsine, particularly for metal organic chemical vapor deposition
US4693777A (en) * 1984-11-30 1987-09-15 Kabushiki Kaisha Toshiba Apparatus for producing semiconductor devices
JPS61208241A (ja) * 1985-03-13 1986-09-16 Matsushita Electronics Corp 半導体装置の製造方法
DE3684414D1 (de) * 1985-05-10 1992-04-23 Gen Electric Verfahren und vorrichtung zum selektiven chemischen aufdampfen.
US4659401A (en) * 1985-06-10 1987-04-21 Massachusetts Institute Of Technology Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
US4715921A (en) * 1986-10-24 1987-12-29 General Signal Corporation Quad processor
JPS62273714A (ja) * 1986-05-21 1987-11-27 Clarion Co Ltd 有機金属ガス供給方法および装置
JP2559030B2 (ja) * 1986-07-25 1996-11-27 日本電信電話株式会社 金属薄膜の製造方法
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPS63157870A (ja) * 1986-12-19 1988-06-30 Anelva Corp 基板処理装置
US4891488A (en) * 1987-07-16 1990-01-02 Texas Instruments Incorporated Processing apparatus and method
US4924019A (en) * 1987-12-21 1990-05-08 Cvd Incorporated Synthesis of high purity dimethylaluminum hydride
US4923717A (en) * 1989-03-17 1990-05-08 Regents Of The University Of Minnesota Process for the chemical vapor deposition of aluminum
PT95232B (pt) 1989-09-09 1998-06-30 Canon Kk Processo de producao de uma pelicula de aluminio depositada
US5196372A (en) 1989-09-09 1993-03-23 Canon Kabushiki Kaisha Process for forming metal deposited film containing aluminum as main component by use of alkyl hydride
DE69026566T2 (de) * 1989-09-26 1996-11-14 Canon Kk Verfahren zur Herstellung von einer abgeschiedenen Metallschicht, die Aluminium als Hauptkomponent enthält, mit Anwendung von Alkalimetallaluminiumhydride
SG43276A1 (en) 1989-09-26 1997-10-17 Canon Kk Process for forming deposited film and process for producing semiconductor device
DE69120446T2 (de) * 1990-02-19 1996-11-14 Canon Kk Verfahren zum Herstellen von abgeschiedener Metallschicht, die Aluminium als Hauptkomponente enthält, mit Anwendung von Alkylaluminiumhydrid
US5130459A (en) * 1990-06-08 1992-07-14 Nec Corporation Selective chemical vapor deposition of aluminum, aluminum CVD materials and process for preparing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101029384B (zh) * 2005-11-16 2011-03-02 Up化工株式会社 二烷基氨基二氢化铝化合物的薄膜汽相淀积法
CN103021823A (zh) * 2012-12-15 2013-04-03 山东孚日光伏科技有限公司 一种非真空的步进通过式快速硒化装置及利用其实现的硒化方法
CN103021823B (zh) * 2012-12-15 2016-03-16 山东孚日光伏科技有限公司 一种非真空的步进通过式快速硒化装置及利用其实现的硒化方法

Also Published As

Publication number Publication date
DE69120446D1 (de) 1996-08-01
US6258174B1 (en) 2001-07-10
EP0448223A3 (en) 1992-02-19
KR940006669B1 (ko) 1994-07-25
KR920000113A (ko) 1992-01-10
CN1036860C (zh) 1997-12-31
EP0448223A2 (en) 1991-09-25
ATE139866T1 (de) 1996-07-15
US5151305A (en) 1992-09-29
DE69120446T2 (de) 1996-11-14
US5330633A (en) 1994-07-19
JPH04214868A (ja) 1992-08-05
EP0448223B1 (en) 1996-06-26
MY104628A (en) 1994-04-30

Similar Documents

Publication Publication Date Title
CN1036860C (zh) 使用烷基铝氢化物形成以铝作为主成份的金属沉积膜的方法
CN1056940C (zh) 半导体部件及其制造方法
CN1056015C (zh) 金属薄膜形成方法
CN1574231A (zh) 半导体集成电路器件的制造方法
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN100347831C (zh) 沉积方法与半导体器件
CN1181220C (zh) 涂层工件的制造方法、方法的应用及其装置
CN101032006A (zh) 半导体器件的制造方法以及衬底处理装置
CN1787186A (zh) 半导体器件制造方法
CN1457095A (zh) 具有含硅金属布线层的半导体器件及其制造方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1236477C (zh) 硅基膜、其形成方法和光伏元件
CN1020525C (zh) 具有抗反射层的叠层光生伏打器件
CN1918697A (zh) 制造单晶薄膜的方法以及由其制造的单晶薄膜器件
CN1708563A (zh) 低介电常数无定形二氧化硅类被膜形成用涂布液及该涂布液的配制方法
CN1099905A (zh) 半导体基片的制作方法
CN1428817A (zh) 膜形成装置和膜形成方法以及清洁方法
CN1422979A (zh) 透明导电膜、其形成方法与具有该透明导电膜的物品
CN1311518C (zh) 电子装置用衬底，电子装置用衬底的制造方法，及电子装置
CN1860596A (zh) 电子器件材料的制造方法
CN1396626A (zh) 半导体器件及其制造方法
CN101039801A (zh) 气体阻隔性叠层薄膜及其制造方法
CN1708839A (zh) 低介电常数无定形二氧化硅类被膜的形成方法及由该方法得到的低介电常数无定形二氧化硅类被膜
CN1440417A (zh) 有机金属化合物及其作为形成金属或金属衍生物薄膜和粉末前体的用途
CN1934679A (zh) 硅粒形成方法和硅粒形成装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19971231

Termination date: 20100219