JPH04120726A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は各種電子機器に搭載されるメモリー光電変換装
置等の半導体装置およびその製造方法に関し、特に電極
の引出しと電極間の配線構造に関するものである。

〔従来の技術〕

従来、半導体を用いた電子デバイスや集積回路素子にお
いて、電極や配線には主にアルミニウム（１）もしくは
シリコンを含むアルミニウム（Ａｌ２−　Ｓｉ）等が用
いられてきた。ここで、八βは廉価で電気伝導度が高く
、また表面に緻密な酸化膜が形成されるので、内部が化
学的に保護されて安定化することや、Ｓｉとの密着性が
良好であることなど、多くの利点を有している。

ところで、ＬＳＩ等の集積回路の集積度が増大し、配線
の微細化や多層配線化などが近年特に必要とされ、配線
に対してこれまでにない厳しい要求が出されるようにな
ってきている。例えば４Ｍｂｉｔや１６Ｍｂｉｔのダイ
ナミックＲＡＭなどでは、Ａβ等の金属を堆積しなけれ
ばならない開孔（ピアホール）のアスペクト比（開孔の
深さ÷開孔の直径）は１．０以上である。そして開孔の
直径自体も１μｍ以下となり、アスペクト比の大きい開
孔にもｉを堆積できる技術が必要とされる。

しかも半導体集積回路装置に関して商業的に成功をおさ
めるためには低コストで大量生産できるものでなくては
ならない。

従来、Ａｌ２膜等の金属膜形成方法にはスパッタリング
法、トリメチルアルミニウム（ＴＭＡ）を用いたＣＶＤ
法等の気相法によるものが知られている。

とりわけ熱ＣＶＤ　（化学蒸着）法は種々研究され、例
えば有機アルミニウムをキャリアガスに分散して加熱基
板上へ輸送し、基体上でガス分子を熱分解して膜形成す
るという方法が使われている。例えばｒＪｏｕｒｎａｌ
　ｏｆ　Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　５ｏｃｉｅ
ｔｙ第１３１巻２１７５ページ（１９８４年）」に記載
されているように、有機アルミニウムガスとしてトリイ
ソブチルアルミニウム（ｉ−Ｃ４Ｈ−）ａ４ｊ２　（Ｔ
ＩＢＡ）を用い、成膜温度２６０℃５反応管圧力０．５
Ｔｏｒｒで成膜し、３．４μΩ・ｃｍの膜を形成してい
る。

しかしながら、この方法では八ρの表面平坦性が悪（、
ステップカバレッジ、エレクトロマイグレーション等を
考慮すると良質な膜は得られていない。しかも開孔内の
Ａｌ１は緻密なものとならない。

また、特開昭６３−３３５６９号公報には有機アルミニ
ウムを基体近傍において加熱することにより膜形成する
方法が記載されている。この方法では表面の自然酸化膜
を除去した金属または半導体表面上にのみ選択的にＣＶ
Ｄ法によるＡρを堆積することができる。そして開孔を
埋めた後にスパッタ法として酸化膜上にｌを堆積させる
ことが記載されている。

しかしながら、この方法においても大前提となる開孔内
のＡｌ１の表面平滑性が十分でない為に、ＣＶＤ法によ
るＡβ膜とスパッタ法によるＡβ膜との界面の電気的接
触性が悪く抵抗率の増加を招く。

これを変形した例としてはｒ　Ｅｌｅｃｔｒｏｃｈｅｍ
ｉｃａｌＳｏｃｉｅｔｙ日本支部第２回シンポジウム（
１９８９年７月７日）」予稿集第７５ページにはダブル
ウオールＣＶＤ法が記載されている。この方法はＴＩＢ
Ａガスを用いて金属や半導体上のみにＡｌ１を選択成長
させることができるが、ガス温度と基体表面温度との差
を精度よ（制御するのが困難であるだけでなく、ボンベ
と配管を加熱しなければならないという欠点がある。

すなわちこれらを制御しようとすると装置が複雑であり
、１回の堆積プロセスで１枚のウェハにしか堆積を行う
ことのできない枚葉処理型とせざるを得ない。しかも決
して良質といえない膜が堆積速度が高々５００人／分の
堆積速度で得られるだけで、量産化に必要なスルーブツ
トを実現することができない。しかもこの方法による膜
といえどもある程度厚くしないと均一な連続膜にならな
い。膜の平坦性が悪い、　　Ａｊ２選択成長の選択性が
余り長い時間維持できないなど再現性に乏しく量産に向
かないような不十分なものであった。

このように、従来法では、絶縁膜に対して部分的に露出
したコンタクトホール部分等の金属による埋め込みが十
分でなかったら、埋め込まれた金属そのものが良質のも
のとは言えず、配線抵抗の増大、断線等の原因となり、
それを防ぐためには、Ａρ膜厚１層間絶縁膜厚の増大を
まねき、微細化、高集積化のために必要な平坦化の方向
と逆行するものであった。このことが、しいては、半導
体装置の性能はもちろん製造歩留まりに多大な悪影響を
及ぼしていた。

さらに、埋め込まれた金属が良質で、かつ選択性良く埋
め込まれたとしても、埋め込まれた引き出し電極間を結
ぶ配線材料がアルミニウムまたはアルミニウムを主成分
とする合金などのアルミニウム系材料であると、ストレ
スマイグレーションまたはエレクトロマイグレーション
によって配線特性の劣化が生ずるので、その改善が求め
られていた。またアルミニウム系金属よりもさらに抵抗
の低い配線材料が望まれていた。

〔発明が解決しようとする課題〕

以上のように、従来のＣＶＤ法では、半導体集積回路装
置を低コストで大量生産するためにかかせない堆積速度
の向上およびスルーブツトの向上が望めないばかりか、
Ａβの選択成長がうまくいかないとう問題点があった。

仮りに良好な、Ａ℃の選択成長が得られたとしても平坦
性、純度およびステヅブカバリッジや、コンタクトホー
ル内の緻密なＡρの埋め込み等に問題が残り再現性に乏
しいものであった。すなわち、高集積化のためには改善
すべき余地が多分にあった。

本発明の目的は、上述した技術的課題を解決し、高堆積
速度でかつ高スルーブツトで金属膜の形成が可能な金属
膜形成法を提供することにある。

本発明の他の目的は選択性に優れ、アスペクト比の大き
い開孔内に金属膜を形成することが可能な金属膜形成法
を提供することにある。

さらに本発明の他の目的は、選択性に優れた成膜法によ
り開孔内に良質のＡβ系金属を堆積させた後、非選択性
の成膜方法により全面にｌ系以外の金属を堆積させるこ
とにより、まず開孔内に堆積した導電性、平坦性に優れ
た金属とその後堆積する金属膜との接触性が良好となり
、抵抗率が低く、エレクトロマイグレーションおよびス
トレスマイグレーションに強い半導体装置の電極および
配線構造および優れた金属膜を形成することができる金
属膜形成法による電極構造、配線構造を提供することに
ある。

〔課題を解決するための手段］ このような目的を達成するために、本発明による半導体
装置は半導体基体と該半導体基体の主面に形成され開孔
を有する絶縁層と、該開孔内に設けられたアルミニウム
を主成分とする第１の金属膜を含む電極と、前記絶縁膜
上および前記第１の金属膜上に設けられたアルミニウム
以外の元素を主成分とする第２の金属膜を含む配線とを
有することを特徴とする。

本発明製造方法は、半導体基体の表面に絶縁層を形成す
る工程と、該絶縁層にコンタクトホールを形成して前記
基体の表面を露出させる工程と、該露出された表面にア
ルミニウムを主成分とする金属膜を選択的に堆積して電
極を形成する工程と、前記絶縁層上および前記電極上に
アルミニウム以外の元素を主成分とする第２の金属から
なる配線を形成する工程とを有することを特徴とする〔
作　用〕 コンタクトホール内に選択的に堆積するｌが良質な単結
晶材料となり、表面平坦性に優れ緻密な膜となる。また
、その上に基体を外気にさらすことなく連続的に選択堆
積／非選択堆積を行うことができる。選択堆積を行う時
のＤＭＡＨとＨ２ガスとによる低温での表面反応に基づ
き、Ａβがコンタクトホール内に選択的に堆積する。こ
のＡ４は非常に選択性に優れた良質のＡρ膜であるため
に半導体装置の電極材料としてすぐれている。さらに絶
縁層上にも第２の金属膜を全面的に形成し、多層配線可
能とする。ここで、コンタクトホール内に堆積し７たへ
℃膜は表面平坦性に優れた単結晶であることが判明した
。このような単結晶１表面を含む絶縁膜表面であれば、
スパッタリングあるいはＣＶＤ法による第２の金属膜を
形成しても、コンタクトホール内の選択的に堆積したｌ
系膜と良好な接続性を維持でき、これにより比抵抗の小
さい配線が得られる。

さらに、配線材料としての第２の金属膜は、比抵抗が低
く、かつマイグレーション耐性が強いため、微細な電極
、配線構造が得られる。

〔実施例〕

以下、本発明の好適な実施態様例について説明する。

第１図は本発明による半導体装置の一例を示す模式的断
面図である。

半導体基体１０１上に設けられた絶縁膜１０２には基体
表面が露出する様にコンタクトホールが形成され、コン
タクトホールを埋めてアルミニウムまたはアルミニウム
を主成分とする合金１０３が堆積されている。このアル
ミニウムまたはアルミニウムを主成分とする合金１０３
は半導体基体１０１に形成されたＭＯＳ　トランジスタ
、バイポーラトランジスなどの引出し電極を構成する。

電極１０３は後に詳述するアルキルアルミニウムハイド
ライドと水素を用いたＣＶＤによって、半導体基体上に
選択的に堆積される。電極１０３を結んで配線１０４が
形成され、その上を絶縁膜１０５が覆っている。配線１
０４はアルミニウムを主成分としない第２の金属からな
る。絶縁層１０５に配線層１０４に達するスルーホール
を形成して、その上にアルミニウムを選択的に堆積し、
その上に第２の金属による配線層を設けて多層配線構造
とすることも可能である。本発明は以下に述べる実施例
に限定することはな（、本発明の目的が達成できる構成
であればよい。

本発明は、アルミルアルミニウムハイドライドのガスと
水素ガスとを用いて、基体上にＡＩ２系膜を形成する際
に、この基体表面を抵抗加熱またはランプ等により直接
加熱して熱ＣＶＤによって金属の堆積膜を形成するもの
である。本発明により形成可能な電極用のアルミニウム
またはアルミニウムを主成分とする合金膜（以下Ａｊ２
系膜という）は、Ａｊ２．　　Ａｊ２−Ｓｉ　、　　Ａ
ｆｆ−ＣｕまたはＡｆｆ−Ｔｉからなる膜である。配線
を構成する第２の金属は具体的にはＣｕ、　Ｔｉ、　Ａ
ｕまたはそれらを主成分とする合金である。これら、第
２の金属は通常のＣＶＤ法あるいはスパッタ法によって
堆積される。

Ａ℃選択堆積の際の基体の表面温度としてはアルキルア
ルミニウムハイドライドの分解温度以上４５０℃未満が
好ましいが、より好ましくは２６０　”Ｃ以上４４０℃
以下がよい。

特に、原料ガスとしてモノメチルアルミニウムハイドラ
イド（ＭＭＡＲ）またはジメチルアルミニウムハイドラ
イド（ＤＭＡ）ｆ）を用い、反応ガスとしてＨ２ガスを
用い、これらの混合ガスの下で基体表面をランプ加熱す
るようにすれば、高堆積速度で良質のＡＩ２膜を形成す
ることができる。

この場合には、ｌ膜形成時の基体表面温度としてより一
層好ましい２６０℃〜４４０　”Ｃとすることにより抵
抗加熱の場合よりも３０００〜５０００人／分という高
堆積速度で良質な膜が得られるのである。

本発明に適用可能な直接加熱（加熱手段からのエネルギ
ーが直接基体に伝達されて基体自体を加熱する）の方法
としては、例えばハロゲンランプ、キセノンランプ等に
よるランプ加熱があげられる。また、抵抗加熱としては
、堆積膜を形成すべき基体を支持するための堆積膜形成
用の空間に配設された基体支持部材に設けられた発熱体
等である。

上述した方法により開孔内に堆積されたＡρは単結晶構
造となっており、 （１）ヒルロックの発生確率の低減 （２）アロイスパイク発生確率の低減 に優れた特性をもっている。そして上述した方法は選択
性に優れた堆積方法であるので、次の堆積工程として非
選択性の堆積方法を適用し、上述の選択堆積した第１の
Ａｉｌ系膜よび絶縁膜であるＳｉＯ□等の上にも第２の
金属膜を形成することにより、半導体装置の配線として
好適な金属膜を得ることができる。

第２図ないし第７図に本発明を適用するに好適な金属膜
連続形成装置を示す。

この金属膜連続形成装置は、第２図に示すように、ゲー
トバルブｌＯによって互いに連続外気遮断下で連通可能
に連接されているロードロック室１１、　（：ＶＤ反応
室（第１の成膜室）　１２．　Ｒｆ−１ツチング室１３
．スパッタ室（第２の成膜室）１４．ロードロック室１
５とから構成されており、各室はそれぞれ排気系１６ａ
〜１６ｅによって排気もしくは減圧されるように構成さ
れている。前記ロードロック室１１は、スルーブツト性
を向上させるために堆積処理前の基体雰囲気を排気後に
Ｈ２雰囲気に置き換える室である。次のＣＶＤ反応室１
２は基体上に常圧または減圧下で選択堆積を行う室であ
り、抵抗加熱体（２００〜４３０℃に加熱）１７を有す
る基体ホルダ１８が内部に設けられるとともに、ＣＶＤ
用ガス導入ライン１９によって室内にＣＶＤ用ガスが導
入されるように構成されている。次のＲｆエツチング室
１３は選択堆積後の基体表面のクリーニング（エツチン
グ）をＡｒ雰囲気下で行う室であり、内部には１００℃
〜２５０℃に加熱される基体ホルダ２０とＲｆエツチン
グ用電極ライン２１とが設けられるとともに、Ａｒガス
供給ライン２２が接続されている。次のスパッタ室１４
は基体表面にＡｒ雰囲気下でスパッタリングにより金属
膜を非選択的に堆積する室であり、円部に２００℃〜２
５０℃に加熱される基体ホルダ２３とスパッタターゲツ
ト材２４ａを取りつけるターゲット電極２４とが設けら
れるとともに、Ａｒガス供給ライン２５が接続されてい
る。最後のロードロック室１５は金属膜堆積完了後の基
体を外気中に出す前の調整室であり、雰囲気をＮ２に置
換するように構成されている。

上記構成の金属膜連続形成装置は、実際的には、第３図
に示すように、搬送室２６を中継室として前記ロードロ
ック室１１．　ＣＶＤ反応室１２．　Ｒｆエツチング室
１３．スパッタ室１４．ロードロック室１５が相互に連
結された構造となっている。この構成ではロードロック
室１１はロードロック室１５を兼ねている。前記搬送室
２６には、図に示すように、ＡＡ力方向正逆回転可能か
つＢＢ力方向伸縮可能なアーム（搬送手段）２７が設け
られており、このアーム２７によって、第４図中に矢印
で示すように、基体を工程に従って順次ロードロック室
１１からＣＶＤ室１２、　Ｒｆエツチング室１３．スパ
ッタ室１４．ロードロック室１５へと、外気にさらすこ
とな（連続的に移動させることができるようになってい
る。

第５図は金属膜連続形成装置の他の構成例を示しており
、前述の第２図と同じものについては同一符号とする。

第５図の装置が第２図の装置と異なる点は基体表面を加
熱する手段としてハロゲンランプ３０を用いて直接加熱
する点である。このように直接加熱することで堆積速度
をより一層向上させることができるのである。また、直
接加熱を行うために基体ホルダ１２には基体を浮かした
状態で保持するツメ３１が配設されている。

第６図は、同一成膜室において、第１の金属である電極
を形成するｌ系膜と、第２の金属である配線材を連続的
に気相化学反応により堆積する成膜装置である。

第７図は第２図に示した連続成膜装置の第２成膜室が気
相化学反応により第２の金属を堆積する様構成された連
続成膜装置である。

以下、上記第２図（抵抗加熱）および第５図（直接加熱
）に示した装置を用いて行った実施例（１〜５）を示す
。実施例１〜４はより好ましい直接加熱方式を用いた装
置（第５図）を用いて行ったものであり、実施例５は抵
抗加熱方式を用いた装置（第２図）を用いて行ったもの
である。

実施例６は、第６図に示した装置を用いて行なったもの
であり、実施例７は第７図に示した装置を用いて行なっ
たものである。

（実施例１） まず基体の用意をする。基体としては、例えば、Ｎ型単
結晶Ｓｉウェハ上に熱酸化により、厚さ８０００人の５
ｉＯｚを形成したサンプルを用意する。

これは５ｉ０２に０．２５ＬＬｍ　Ｘｏ、２５μｍ角〜
１００μｍ×１００μｍ角の各種口径の開孔をパターニ
ングし、下地のＳｉ単結晶を露出させたものである。第
８図（Ａ）はこの基体の一部分を示す模式図である。

ここで、１は伝導性基体としての単結晶シリコン基体、
２は絶縁膜（層）としての熱酸化シリコン膜である。こ
れをサンプル１−１とする。■旧およびＶＨ２は開孔（
露出部）であり、それぞれ直径が異なる。

基体１上へのＡβ成膜の手順は次の通りである。

まず、基体１をロードロック室１１に配置する。

このロードロック室１１には前記したように水素が導入
されて水素雰囲気とされる。そして、排気系ｌＯにより
反応室１２内をほぼＩ　Ｘ　１０−’Ｔｏｒｒに排気す
る。

ただし反応室１２内の真空度はＩ　Ｘ　１０−”Ｔｏｒ
ｒより悪くてもＡ℃は成膜する。

そして、不図示のガスラインからＤＭＡＨを供給する。

ＤＭＡＨラインのキャリアガスはＨ２を用いる。

不図示の第２のガスラインは反応ガスとしてのＨ２用で
あり、この第２のガスラインからＨ２を流し、不図示の
スローリークバルブの開度を調整して反応室１２内の圧
力を所定の値にする。この場合の典型的圧力は略々１．
５Ｔｏｒｒとする。ＤＭＡＨラインよりＤＭＡＨを反応
管内へ導入する。全圧は略々１．５Ｔｏｒｒであり、Ｄ
ＭＡ８分圧を略々５．　ＯＸ　１０”’Ｔｏｒｒとする
。その後基体ホルダ１８の抵抗発熱体１７に通電しウェ
ハを直接加熱する。このようにしてＡρを堆積させる。

所定の堆積時間が経過した後、ＤＭＡＨの供給を一端停
止する。この過程で堆積されるｌ膜の所定の堆積時間と
は、Ｓｉ（単結晶シリコン基体ｌ）上のＡβ膜の厚さが
、ＳｉＯ□（熱酸化シリコン膜２）の膜厚と等しくなる
までの時間である。

このときの直接加熱による基体表面の温度は２７０℃と
した。以上を第１堆積工程と称する。ここまでの工程に
よれば第８図（Ｂ）に示すように開孔内に選択的にｌ膜
３が堆積する。

上記ＡＩ２の堆積終了後ＣＶＤ反応室１２は排気系１０
により５　Ｘ　１０−”Ｔｏｒｒ以下の真空度に到達す
るまで排気される。同時に、Ｒｆエツチング室１３は５
×１０−’Ｔｏｒｒ以下に排気されている。両室が上記
真空度に到達したことを確認した後、ゲートバルブ１０
が開き、基体が搬送手段（アーム）２７を用いてＣＶＤ
反応室１２からＲｆエツチング室１３へ移動され、ゲー
トバルブ１０が閉じられる。

基体がＲｆエツチング室１３に搬送されると、排気系ｌ
ＯによりＲｆエツチング室１３を１０−’Ｔｏｒｒ以下
の真空度に達するまで排気する。

その後Ｒｆエツチング用アルゴン供給ライン２２により
アルゴンが供給され　Ｒｆエツチング室１３は、１０−
’〜１０−”Ｔｏｒｒのアルゴン雰囲気に保たれる。Ｒ
ｆエツチング用基体ホルダー２０は２００℃に保たれる
。Ｒｆエツチング用電極２１へ１００ＷのＲｆが６０秒
間供給され、Ｒｆエツチング室１３内でアルゴンの放電
が生じ、基体の表面をアルゴンイオンによりエツチング
し、ＣＶＤ堆積膜の表面層をとり除くことができる。こ
の場合のエツチング深さは酸化物相当で約ｉｏｏ人であ
る。

なお、この説明では、Ｒｆエツチング室でＣＶＤ堆積膜
の表面エツチングを行ったが、真空中を搬送される基体
のＣＶＤ膜の表面層は大気中の酸素等を含んでいないた
め、Ｒｆエツチングを行わなくてもかまわない。その場
合、Ｒｆエツチング室１３は、ＣＶＤ反応室１２とスパ
ッタ室１４の温度差が太き（異なる場合、温度変化を短
時間で行うための温度変更室として機能する。

Ｒｆエツチング室１３において、Ｒｆエツチングが終了
した後、アルゴンの流入を停止し、Ｒｆエツチング室１
３内のアルゴンを排気する。Ｒｆエツチング室１３が５
　Ｘ　１０−’Ｔｏｒｒまで排気され、かつスパッタ室
１４が５　Ｘ　１０−’Ｔｏｒｒ以下に排気された後、
ゲートバルブ１０が開（。その後、基体がアーム２７を
用いてＲｆエツチング室１３からスパッタ室１４へ移動
されゲートバルブｌＯを閉じる。

基体がスパッタ室１４に搬送されるとＲｆエツチング室
１３と同様に１０−　’〜１０−”Ｔｏｒｒのアルゴン
雰囲気中で基体ホルダー２３は、２５０℃に設定した。

本実施例ＤＣ７ＫＷのパワーでアルゴンの放電を行い、
ターゲツト材Ｃｕをアルゴンイオンで削りＣｕを基体上
に１ｏｏｏｏ人／分の堆積速度で堆積を行った。この工
程は非選択的堆積工程である。

これを第２金属膜堆積工程と称する。

基体は５０００人のＣｕ膜の堆積を行った後、アルゴン
の流入およびＤＣパワーの印加を停止する。ロードロッ
ク室１１（１５）が５　Ｘ　１０−”Ｔｏｒｒ以下に排
気された後、ゲートバルブｌＯが開き、基体が移動する
。

ゲートバルブ１０が閉じた後、ロードロック室１１（１
５）にはＮ２ガスが大気圧に達するまで流入し、ゲート
バルブ１０を通って基体は装置の外へ移動する。

前記第２金属膜堆積工程の成膜条件は以下の通りである
。ターゲットとしてＣｕを用いて、圧力の１０−’　〜
１０−”ＴｏｒｒのＡｒ雰囲気中で５〜１ＯｋＷのＤＣ
パワーを付与して行った。このときの基体温度は抵抗加
熱により２００℃とした。

以上の第２金属膜堆積工程によれば第８図（Ｃ）のよう
に堆積速度１００００人／分で５ｉ（ｈ膜２上にＣｕ膜
４を形成することができた。比抵抗は１．８〜２．１μ
Ωｃｍであった。

さらに、同じように準備した基体を再度用いて、今度は
直接加熱により基体表面温度を２８０℃〜４８０℃に設
定し第１堆積工程によりＡＪ２膜を形成した。ここで第
１堆積工程における他の成膜条件および第２堆積工程に
おける成膜条件は全て同じものとした。

また、第１堆積工程時の基体表面温度を２００℃〜２６
０℃および４９０℃〜５５０℃と設定してＡρ膜を形成
した。その結果を表１に示す。

（以下余白） 表１から判るように、直接加熱により基体表面温度が２
６０〜４４０℃の範囲では八βが開孔内に、選択的に堆
積速度３０００〜５０００人／分で堆積した。

基体表面温度が２６０〜４４０℃の範囲での開孔内のＡ
℃膜の特性を調べてみると、炭素の含有はなく、抵抗率
２．８〜３．４μΩｃｍ、反射率９０〜９５％。

１μｍ以上のヒロック密度がＯ〜１０であり、スパイク
発生（０，１５ＬＬｍ接合の破壊確率）がほとんどない
良好な特性であることが判明した。

もちろんそ、の上のスパッタリングによるＣｕ膜とのコ
ンタクトも下のＡｊ２膜の表面性がよいために良好なも
のとなっていた。

これに対して基体表面温度が２００℃〜２５０℃では、
堆積速度が１０００〜１５００人／分と低く、スルーブ
ツトも７〜ｌＯ枚／Ｈと低下した。

また、基体表面温度が４４０℃を越えると、反射率が６
０％以下、１μｍ以上のヒロック密度が１０〜１０’ｃ
ｍ−”スパイク発生が０〜３０％となり、開孔内のＡＩ
２膜の特性は低下した。

次に上述した方法により以下に述べるような構成の基体
（サンプル）にｌｌ］ｌを形成した。

第１の基体表面材料としての単結晶シリコンの上に、第
２の基体表面材料としてのＣＶＤ法による酸化シリコン
膜を形成し、フォトリソグラフィー工程によりパターニ
ングを行い、単結晶シリコン表面を部分的に吐出させた
。

このときの熱酸化ＳｉＯ□膜の膜厚は７０００人、単結
晶シリコンの露出部即ち開口の大きさは２．５μｍ×３
μｒｎ〜１０μｍＸＩＤμｍであった。このようにして
サンプルｌ−２を準備した。（以下このようなサンプル
を“ＣＶＤ　５ｉｙ２（以下５１０２と略す）／単結晶
シリコン”と表記することとする）。

サンプル１−３は常圧ＣＶＤによって成膜したボロンド
ープの酸化膜（以下ＢＳＧと略す）／単結晶シリコン、 サンプル１−４は常圧ＣＶＤによって成膜したリンドー
プの酸化膜（以下ＰＳＧと略す）／単結晶シリコン、 サンプル１−５は常圧ＣＶＤによって成膜したリンおよ
びポロンドープの酸化膜（以下ＢＳＰＧと略す）／単結
晶シリコン、 サンプル１−６はプラズマＣＶＤによって成膜した窒化
膜（以下Ｐ−３ｉＮと略す）／単結晶シリコン、 サンプル１−７は熱窒化膜（以下Ｔ−３ｉＮと略す）／
単結晶シリコン、 サンプル１−８は減圧ＤＣＶＤによって成膜した窒化膜
（以下ＬＰ−３ｉＮと略す）／単結晶シリコン、サンプ
ル１−９はＥＣＲ装置によって成膜した窒化膜（以下Ｅ
ＣＲ−３ｉＮと略す）／単結晶シリコンである。さらに
以下に示す第１の基体表面材料と第２の基体表面材料の
全組み合わせによりサンプル１−１１〜１−１７９を作
成した。第１の基体表面材料として単結晶シリコン（単
結晶ＳＬ）　、多結晶シリコン（多結晶ＳＬ）　、非晶
質シリコン（非晶質Ｓｉ）　。

タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（
Ｔａ）　、タングステンシリサイド（ＷＳｉ）、チタン
シリサイド（ＴｉＳｉ）、アルミニウム（Ａｒ２）、ア
ルミニウムシリコンｆＡｊ２−３ｉ）、チタンアルミニ
ウム（Ａｎ−Ｔｉ）、チタンナイトライド（Ｔｉ−Ｎ）
　、銅（Ｃｕ）アルミニウムシリコン銅（Ａｕ２−５ｉ
−Ｃｕ）　、アルミニウムパラジウム（１−Ｐｄ）、チ
タン（Ｔｉ　）　　モリブデンシリサイド（Ｍｏ−３ｉ
）、タンタルシリサイド（Ｔａ−３ｉ）を使用した。第
２の基体表面材料としてはＴ−３ｉＯ□、　ＳｉＯ□、
　ＢＳＧ、　ＰＳＧ、　ＢＰＳＧ、　Ｐ−３ｉＮ、　Ｔ
−３ｉＮ。

ＬＰ−ＳｉＮ、　ＥＣＲ−３ｉＮである。以上のような
全サンプルについても良好な八で膜を形成することがで
きた。

（実施例２） 本発明による実施例２は第４図に示す装置を使用し、原
料ガスとしてＤＭＡＨとを用い、反応ガスとして水素ガ
スを用い、ハロゲンランプ３０による基体表面の直接加
熱を行うことによってアルミニウム（Ａβ）膜を形成す
るものである。

基体として実施例１同様に２５μｍ角〜１００μｍ角の
各種開口を複数有するＳｉＯ□膜で被覆された単結晶シ
リコンウェハを用意した。この基体に対して以下に述べ
るＣＶＤ法による第１のｌ膜堆積工程、スパッタリング
法による第２のＴｉ膜堆積工程を行い、電極・配線を形
成した。

実施例１と同様の手順で、ＤＭＡＨと水素とをＣＶＤ反
応室１２へ輸送して、Ａρ膜堆積行った。

第１　　Ａｊ２膜形成工程の条件は、全圧力１．５Ｔｏ
ｒｒ。

ＤＭＡＨ分圧１．５　Ｘ　１０−’Ｔｏｒｒ、基体表面
の温度は２７０℃とした。

以上の第１Ａ℃堆積工程によれば各種孔径の開孔内にＡ
βが堆積速度３０００〜５０００人／分で堆積し良好な
選択性が得られた。次にこの基体をスパッタリング室１
４内に配してＳｉＯ□および選択堆積したＡρを含む全
面にＴｉを５０００人の厚さに堆積させた。このときの
堆積速度は１００００人／分であった。

さらには同じ方法により、基体として実施例１と同じサ
ンプル１−１１〜１−１７９を用いてＡβ膜を形成した
。どのサンプルにおいても第１．第２の堆積工程を通し
て良好なＡ℃膿を形成することができた。

以上は基体表面温度を２７０℃に設定したものであるが
、この条件を２００℃〜５５０℃まで１０℃毎に変えて
いき、Ａ℃膜を形成した。

以上各サンプルによる第１のｌ堆積工程によるＡｕ２膜
の特性は表１に示したのと同様の結果が得られた。

（実施例３） 実施例３は実施例１と同じ第１のＡＪ２堆積工程を行っ
た後、第２の堆積工程としてスパッタリングによりＡｕ
膜を基体表面全面に形成するものである。基体としては
実施例１で用いたものと同じ構成（サンプル１−１）の
ものを用意した。

上記第１のＡ℃堆積工程により開孔内に選択的にＡ℃を
堆積させた後、その基体をスパッタリング室１４内に配
置した。スパッタリングの際の成膜条件は以下の通りで
ある。

ターゲットとしてＡｕを用い５×ｌＯ−ＴｏｒｒのＡｒ
雰囲気中でＤＣパワーを７ｋＷとした。

本実施例における第２の堆積工程によれば、Ａｕ膜は堆
積速度１００００人／分で堆積し、その抵抗率は２．５
〜２．９μΩｃｍであり、耐マイグレーション性に優れ
た膜であった。

上記実施例１〜３の評価結果と従来例とを比較して表２
に示す。

（以下余白） （実施例４） 実施例４は、実施例１と同じ第５図に示した装置を用い
て、Ａ℃堆積工程時に、 と設定することにより、第１の金属として、ＡＡ　−Ｓ
ｉ　（０，５％）を堆積した後、第２の堆積工程として
スパッタリングにより　Ａｌ２−３Ｌ−Ｃｕ膜を基体表
面全面に形成するものである。基体としては実施例１で
用いたものと同じ構成（サンプル１−１）のものを用意
した。

上記第１のＡ℃−３Ｌ堆積工程により開孔内に選択的に
Ａｌ２−３ｉを堆積させた後、その基体をスパッタリン
グ室１４内に配置した。スパッタリングの際の成膜条件
は以下の通りである。ターゲットとしてＣｕを用い、Ａ
ｒ雰囲気中でＤＣパワーを７ｋＷとした。

本実施例における第２の堆積工程によれば、Ｃｕ膜は堆
積速度１００００人／分で堆積し、その抵抗率は１．８
〜２１μΩｃｍであり、実施例１と同様耐マイグレーシ
ョン性に優れた膜であった。

（実施例５） 第２図に示した金属膜連続形成装置を用いて、前記基体
に、抵抗加熱により２００℃〜６５０℃の温度条件の下
で、実施例１と同様に成膜を行った。

その結果、１６０℃〜４５０℃の抵抗加熱による温度条
件の下では炭素の含有がな（、抵抗率が３μΩ・ｃｍ程
度と小さく、反射率の高い良質の膜が得られた。より好
ましくは２６０℃〜４４０℃で堆積速度が１００〜８０
０人と高いものとなり、かつ配線寿命も長いものであっ
た。最も好ましがったのは２７０℃〜３５０℃であり、
この範囲ではヒロック密度が極端に小さく、アロイスパ
イクの発生確率も低かった。

なお、第２の金属で形成されたＣｕ配線は、実施例１と
同様に比抵抗が低く、且つ耐マイグレーション性に優れ
たものであった。

（実施例６） 第６図に示した金属膜形成装置を用いて実施例１と同じ
第１のＡ℃堆積工程を行なった。その後、排気装置１６
ｂによって成膜室１２内を、高真空に到るまで排気した
後、ＣＶＤ用ガス導入第２ライン３２より材料ガスを導
入し基体をランプ３ｏにより直接加熱し、第２の金属膜
堆積を行なった。堆積条件を表３に示す。

（以下余白） 本実施例によって形成された、第１の金属と第２の金属
により構成された、電極・配線構造は、実施例１と同様
に比抵抗が低（且つ耐マイグレーションに優れＩＣを作
る上で優れた特性を有した。

（実施例７） 第７図に示した金属膜連続形成装置を用いて、実施例１
と同様に第１の八で堆積工程を行ない、基体を装置内で
外気に接触することなく、第２の成膜室１４へ移動させ
た。

そこで実施例６と同様に化学気相反応によりＣｕ、　Ａ
ｕ、　Ｔｉを第２の金属を堆積させた。

結果は実施例６と同様優れたものであった。

〔発明の効果〕

以上説明したように、本発明においては、基体にアルミ
ニウムを選択的に堆積させた後、非選択的に金属膜を堆
積させる際に基体を外気にさらすことなく連続的に堆積
処理するようにしたので、ステップカバレッジ、エレク
トロマイグレーション等の膜特性が優れた金属膜を高堆
積速度で形成することができるという効果がある。

【図面の簡単な説明】

第１図は本発明による半導体装置の実施例の模式的断面
図、 第２図ないし第４図は本発明を実施するに好適な金属膜
連続形成装置の一例を示すもので、第２図は工程順に整
列して示した模式図、第３図は概略平面構成図、 第４図は基体の移動順序を矢印で付加した同概略平面構
成図、 第５図ないし第７図はそれぞれ本発明を実施するに好適
な金属膜連続形成装置の他の例を示す模式図、 第８図ｆＡ）、［３）、（Ｃ）は本発明による金属膜形
成法を説明するための基体模式図である。 １・・・基体、 ２・・・絶縁膜（１１）、 ３・・・アルミニウム膜、 ４・・・金属膜、 １０・・・ゲートバルブ、 １１．１５・・・ロードロック室、 １２・・・ＣＶＤ反応室、 １３・・・Ｒｆエツチング室、 １４・・・スパッタリング室、 １６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ　−排気系、
１７・・・抵抗加熱体、 １８・・・ＣＶＤ用基体ホルダ、 １９・・・ＣＶＤ用ガス導入ライン、 ２０・・・Ｒｆエツチング用基体ホルダ、２１・・・Ｒ
ｆエツチング用電極、 ２２・・・Ｒｆエツチング用Ａｒ供給ライン、２３・・
・スパッタリング用基体ホルダ、２４・・・スパッタリ
ング用ターゲット電極、２４ａ・・・スパッタリング用
ターゲツト材、２５・・・スパッタリング用Ａｒ供給ラ
イン、２６・・・搬送室、 ２７・・・アーム（搬送手段）、 ３０・・・ランプ（直接加熱源）、 ３１・・・ツメ。 第１図

Claims (1)

1. 【特許請求の範囲】 １）半導体基体と該半導体基体の主面に形成され開孔を
   有する絶縁層と、該開孔内に設けられたアルミニウムを
   主成分とする第１の金属膜を含む電極と、前記絶縁膜上
   および前記第１の金属膜上に設けられたアルミニウム以
   外の元素を主成分とする第２の金属膜を含む配線とを有
   することを特徴とする半導体装置。 ２）上記配線を形成する第２の金属膜が銅、チタン、金
   またはこれらの金属を主成分とする合金であることを特
   徴とする請求項１に記載の半導体装置。 ３）半導体基体の表面に絶縁層を形成する工程と、 該絶縁層にコンタクトホールを形成して前記基体の表面
   を露出させる工程と、 該露出された表面にアルミニウムを主成分とする金属膜
   を選択的に堆積して電極を形成する工程と、 前記絶縁層上および前記電極上にアルミニウム以外の元
   素を主成分とする第２の金属からなる配線を形成する工
   程とを有することを特徴とする半導体装置の製造方法。 ４）前記電極と前記配線とを同一の成膜室において、あ
   るいは外気遮断下に基体を移動可能な隣接した成膜室の
   それぞれにおいて形成することを特徴とする請求項３に
   記載の半導体装置の製造方法。 ５）前記アルキルアルミニウムハイドライドと水素を用
   いたＣＶＤ法によって堆積することを特徴とする請求項
   ３に記載の半導体装置の製造方法。 ６）前記アルキルアルミニウムハイドライドがジメチル
   アルミニウムハイドライドであることを特徴とする請求
   項５に記載の半導体装置の製造方法。 ７）前記基体をランプによって直接加熱することを特徴
   とする請求項３に記載の半導体装置の製造方法。 ８）前記基体の加熱により基体の表面温度を２６０℃以
   上４４０℃以下とすることを特徴とする請求項３に記載
   の半導体装置の製造方法。