JPH10308393A - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置

Info

Publication number
JPH10308393A
JPH10308393A JP12785197A JP12785197A JPH10308393A JP H10308393 A JPH10308393 A JP H10308393A JP 12785197 A JP12785197 A JP 12785197A JP 12785197 A JP12785197 A JP 12785197A JP H10308393 A JPH10308393 A JP H10308393A
Authority
JP
Japan
Prior art keywords
wiring
metal
film
semiconductor device
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12785197A
Other languages
English (en)
Inventor
Yumiko Kouno
有美子 河野
Tomohiro Oota
与洋 太田
Shigetoshi Hosaka
重敏 保坂
Hiroshi Komiyama
宏 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP12785197A priority Critical patent/JPH10308393A/ja
Publication of JPH10308393A publication Critical patent/JPH10308393A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 凹部内周面上および凹部外の絶縁膜表面上に
形成した下地金属膜表面の状態を調整することにより、
良好に配線用金属を堆積し、配線要素を形成することが
できる半導体装置の製造方法を提供すること。 【解決手段】 半導体基板11と、この基板11上に形成さ
れ、その中に配線要素が形成される凹部13aを有する絶
縁膜13と、この絶縁膜13の凹部内周面上および表面上に
形成され高融点金属を含む下地金属膜14とを有する半導
体装置素材上に、配線用金属16を堆積するにあたり、下
地金属膜14表面の状態を非酸化性ガスのプラズマまたは
非酸化性薬液を用いて調整し、次いで化学蒸着法によ
り、少なくとも凹部内周面上の下地金属膜14上に、配線
用金属16を堆積させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線層間や、配線
層と拡散層とを接続するための微小なコンタクト孔、ま
たは金属配線を形成するための狭い溝を含む凹部内に、
配線要素層を形成する半導体装置の製造方法、特に凹部
内およびこれら凹部が形成された平面上に堆積された下
地金属膜上に、配線用金属を化学蒸着法を用いて堆積す
る際における堆積初期の堆積特性を制御することによ
り、良好な埋め込みを実現する半導体装置の製造方法に
関する。また、本発明は、その方法を実施するための製
造装置に関する。
【0002】
【従来の技術】半導体装置の微細化に伴い、半導体基板
表面に形成された不純物拡散層と金属配線層との間や、
異なる金属配線層間を接続するためのコンタクト孔も微
小になり、そのアスペクト比(孔の深さと開口幅との
比)が増大している。
【0003】このようなコンタクト孔内に配線要素を形
成して電気的接続を得るための技術として、従来からス
パッタ法でアルミニウム合金等の配線用金属を堆積する
方法が使用されていたが、微小なコンタクト孔内にスパ
ッタ法で配線用金属を良好に堆積することは困難であ
る。このため、微小孔内への堆積特性に優れた化学蒸着
法(CVD法)を適用することが検討されている。
【0004】CVD法には、基板表面に非導電領域(例
えば、下層金属配線上に形成された絶縁膜表面)と導電
領域(例えば、その絶縁膜に開口されたコンタクト孔の
底に露出した下層金属配線表面)とを形成し、導電領域
のみに配線用金属を堆積する選択堆積CVD法と、コン
タクト孔内およびその周囲の絶縁膜表面上を含めた基板
表面全体に窒化チタン等の下地金属膜を形成し、その表
面上に配線用金属の堆積を行う全面堆積CVD法とがあ
る。
【0005】これらのうち、全面堆積CVD法には、基
板表面の状態に対する敏感性が低く、量産技術として安
定に使用することができるという利点がある。また、全
面堆積CVD法には、コンタクト孔外の絶縁膜表面上に
堆積した配線用金属膜をパターニングして金属配線とし
て使用することができるという利点もある。
【0006】CVD法を用いて堆積することができる導
電金属としては、6弗化タングステンを原料とするタン
グステン、および有機アルミニウム化合物を原料とする
アルミニウムが代表的である。電気抵抗がタングステン
の1/3であり、低抵抗の配線要素の形成が可能である
という点でアルミニウムが優れている。また、アルミニ
ウムよりさらに抵抗の低い銅や金もCVD法を用いて堆
積することが可能である。
【0007】アルミニウムの全面堆積CVD法を用いて
コンタクト孔を埋め込む技術としては、以下の(1)お
よび(2)が知られている。 (1)CVD反応室とスパッタ室とが搬送室を介して接
続された堆積装置を使用し、コンタクト孔を形成した基
板表面全面にスパッタ室で窒化チタン膜を堆積した後、
搬送室を通して大気に曝すことなくCVD室に移送し、
トリイソブチルアルミニウムを原料とするCVDでアル
ミニウムを堆積する(Case他、米国特許第5008217
号)。しかし現実には、スパッタ室とCVD室とでは、
使用するガスも動作圧力も大きく異なるため、その両者
を一体化した装置は、構成することにも運用することに
も技術的な困難性を伴う。
【0008】(2)表面全面にスパッタ法で窒化チタン
膜を堆積した基板をCVD装置に導入し、ジメチルアル
ミニウムアイドライドを原料とするCVDでアルミニウ
ムを堆積する(Sugai他、1993年VLSI Multilevel Inter
conection Conference論文集p.463)。この場合、CV
D時の基板温度を高い堆積速度が得られる値に設定する
と、微小なコンタクト孔内が埋め込まれる以前に、コン
タクト孔外の絶縁膜表面上に堆積したアルミニウムでコ
ンタクト孔上部の開口部が塞がってしまい、良好な埋め
込みを実現することができない。したがって、良好な埋
め込みを実現するためには、基板温度を下げることが必
要である。しかし、それによって同時に、堆積速度が低
下し、量産性が低下する。また、この文献には、接続の
抵抗を低減するために、CVDの前に窒化チタン膜表面
をスパッタクリーニングし、大気中で付着した汚染物を
除去することが記載されている。
【0009】一方、選択堆積CVD法を用いてタングス
テンをコンタクト孔内に埋め込む場合に関して、以下の
(3)の技術が知られている。 (3)クリーニング室とCVD室とが大気を遮断した搬
送室を介して接続された装置を使用し、まず、クリーニ
ング室において、水素やハロゲンガスを含むプラズマ
で、コンタクト孔の底に露出した金属等の表面を清浄に
し、搬送室を介して大気に曝さずにCVD室に移送した
後、6弗化タングステンを原料とするCVDでコンタク
ト孔内のみタングステンを堆積する(Chang他、米国特
許第5043299号)。この文献には、プラズマによりコン
タクト孔の底に露出した金属等の表面に、大気中で付着
したタングステンの堆積を阻害する水蒸気や酸化物等の
汚染物をプラズマで除去することが記載されている。
【0010】また、金属配線の形成においても、従来
は、下地絶縁膜上全面にアルミニウム合金等の配線用金
属膜をスパッタ法を用いて堆積し、フォトリソグラフィ
およびドライエッチング技術を用いて不要な部分を除去
して、所用の配線パターンを有する金属配線を形成する
方法が使用されていた。しかし、金属配線が微細にな
り、配線用金属膜のドライエッチングの困難性が高まる
につれ、逆に、予め絶縁膜表面に金属配線パターンに対
応する細い溝を形成し、その中に配線要素を形成する方
法が提案されている(米国特許第4789648号)。この場
合にも、配線要素を形成するための配線用金属を、細い
溝を埋め込む能力に優れたCVD法で堆積することが好
ましい。
【0011】
【発明が解決しようとする課題】このように、微細な凹
部が形成されている下地金属膜にCVDにより配線用金
属を形成することが提案されているが、下地金属膜の表
面は必ずしも清浄ではなく、配線用金属を良好な状態で
成膜するためには、下地金属膜表面の状態を良好にする
必要がある。
【0012】本発明は、かかる事情に鑑みてなされたも
のであって、凹部内周面上および凹部外の絶縁膜表面上
に形成した下地金属膜表面の状態を調整することによ
り、全面堆積CVD法により、良好に配線用金属を堆積
し、配線要素を形成することができる半導体装置の製造
方法を提供することを目的とする。本発明はまた、凹部
の一部分が塞がれることによって、より開口部から離れ
た部分に閉空孔が残らないように、下地金属膜表面の状
態を調整して配線要素を形成することができる半導体装
置の製造方法を提供することを目的とする。本発明はさ
らに、下地金属膜の履歴に依存せず、その上に良好な配
線要素を形成することができる半導体装置の製造装置を
提供することを目的とする。
【0013】
【課題を解決するための手段】上記課題を解決するため
に本発明は、第1に、半導体基板と、この基板上に形成
され、その中に配線要素が形成される凹部を有する絶縁
膜と、この絶縁膜の凹部内周面上および表面上に形成さ
れ高融点金属を含む下地金属膜とを有する半導体装置素
材上に、配線用金属を堆積して半導体装置を製造する方
法であって、前記下地金属膜表面の状態を非酸化性ガス
のプラズマまたは非酸化性薬液を用いて調整する工程
と、化学蒸着法により、少なくとも前記凹部内周面上の
下地金属膜上に、配線用金属を堆積させる工程とを具備
することを特徴とする半導体装置の製造方法を提供す
る。
【0014】第2に、上記方法において、前記非酸化性
ガスのプラズマまたは非酸化性薬液を用いて表面の状態
を調整する工程は、前記凹部内周面を含む下地金属膜へ
の堆積初期において微細かつ均一で連続的な核形性が可
能になるように実施されることを特徴とする半導体装置
の製造方法を提供する。
【0015】第3に、上記いずれかの方法において、前
記非酸化性ガスのプラズマまたは非酸化性薬液を用いて
表面の状態を調整する工程は、前記配線用金属を堆積さ
せる工程において、前記凹部内周面上の下地金属膜上の
堆積によって前記凹部が実質的に埋め込まれる用に実施
されることを特徴とする半導体装置の製造方法を提供す
る。第4に、上記いずれかの方法において、前記配線用
金属がアルミニウムであることを特徴とする半導体装置
の製造方法を提供する。
【0016】第5に、半導体基板と、この基板上に形成
され、その中に配線要素が形成される凹部を有する絶縁
膜と、この絶縁膜の凹部内周面上および表面上に形成さ
れ高融点金属を含む下地金属膜とを有する半導体装置素
材上に、配線用金属を堆積して半導体装置を製造する方
法であって、前記下地金属膜表面の状態を、非酸化性ガ
スのプラズマまたは非酸化性薬液を用いて調整する工程
と、化学蒸着法により、少なくとも前記凹部内周面上の
下地金属膜上に、第1の配線用金属を堆積させる工程
と、絶縁膜表面上に堆積された第1の配線金属を選択的
に除去する工程と、絶縁膜上の第1の配線金属が除去さ
れた部分に第2の配線用金属をさらに堆積する工程とを
具備することを特徴とする半導体装置の製造方法を提供
する。
【0017】第6に、半導体基板と、この基板上に形成
され、その中に配線要素が形成される凹部を有する絶縁
膜と、この絶縁膜の凹部内周面上および表面上に形成さ
れ高融点金属を含む下地金属膜とを有する半導体装置素
材上に、配線用金属を堆積して半導体装置を製造する方
法であって、前記下地金属膜表面の状態を、非酸化性ガ
スのプラズマまたは非酸化性薬液を用いて調整する工程
と、化学蒸着法により、少なくとも前記凹部内周面上の
下地金属膜上に、第1の配線用金属を堆積させる工程
と、真空中で連続して、あるいは一旦大気中に取り出し
て、第2の配線用金属をさらに堆積する工程とを具備す
ることを特徴とする半導体装置の製造方法を提供する。
【0018】第7に、半導体基板と、この基板上に形成
され、その中に配線要素が形成される凹部を有する絶縁
膜と、この絶縁膜の凹部内周面上および表面上に形成さ
れ高融点金属を含む下地金属膜とを有する半導体装置素
材上に、配線用金属を堆積させるための製造装置であっ
て、前記下地金属膜表面の状態を非酸化性ガスのプラズ
マを用いて調整する機構と、化学蒸着により、少なくと
も前記凹部内周上の下地金属膜上に、配線用金属を堆積
させる機構とを具備することを特徴とする半導体装置の
製造装置を提供する。
【0019】なお、本発明において「凹部」とは、配線
層間や配線層と拡散層を接続するために絶縁膜に形成さ
れたコンタクト孔および金属配線を形成するために絶縁
膜に形成された溝を含む。また、「配線要素」は、コン
タクト孔内に形成されたプラグおよび溝内に形成した金
属配線を含む。
【0020】
【発明の実施の形態】以下、本発明について具体的に説
明する。本発明では、半導体基板と、その上に形成され
た凹部を有する絶縁膜と、この絶縁膜の凹部内周面上お
よび表面上に形成され高融点金属を含む下地金属膜とを
有する半導体装置素材上に、配線用金属を堆積するにあ
たり、まず下地金属膜表面の状態を非酸化性ガスのプラ
ズマまたは非酸化性薬液を用いて調整し、次いでCVD
法により、少なくとも前記凹部内周面上の下地金属膜上
に、配線用金属を堆積させる。
【0021】本発明において、下地金属膜の上に配線用
金属を形成するのは、配線用金属材料として好適なAl
膜を形成する際に用いられるジメチルアルミニウムハイ
ドライド等の有機Al化合物において、その中のAl原
子の最外殻軌道は空であるため、極めて吸電子的であ
り、下地金属からの電子供与によって分解が促進される
特性があるからである。
【0022】また、配線用金属の下地金属膜として高融
点金属を含むもの、すなわち高融点金属膜または高融点
金属化合物を用いるのは、これらが安定であり、しかも
配線用金属として用いられるアルミニウムとの反応性が
低いため、配線工程後に行われる各種アロイ工程(通
常、250〜450℃で行われる)においてもアルミニ
ウムと反応せず極めて安定であるからである。したがっ
て、高融点金属膜または高融点金属化合物膜を拡散防止
膜や反射防止膜として利用することもできる。
【0023】下地金属膜はスパッタ法やCVD法で堆積
されるが、堆積後の表面は種々の理由から汚染されてい
る。例えば、大気中に放置しただけで、極薄く酸化した
り有機物が吸着してしまう。CVD膜の場合は、これに
加えて原料ガスに起因する種々の化学種が吸着してい
る。このような汚染層は、下地膜表面のポテンシャルを
低下させ、表面抵抗を高くし、場合によっては絶縁性に
してしまう。その結果、下地金属膜からの電子供給が阻
害されるため配線用金属のAl成長も阻害され、良質な
アルミニウムの成長がなされない。また、アルミニウム
が堆積する場合であってもAlプラグと下地金属膜との
間の抵抗が高くなり、コンタクト抵抗が増大してしま
う。さらに、凹部内周面の下地金属膜表面の清浄度にば
らつきがあると、アルミニウムの堆積膜厚が部分的に変
化する結果、凹部が部分的に閉塞され、より開口部から
離れた部分に閉空孔(ボイド)を発生させてしまう。し
たがって、端に下地金属膜を用いただけではコンタクト
孔等の凹部にアルミニウムを良好に埋め込むことは極め
て困難である。
【0024】このため、本発明では、下地金属膜表面の
状態を、水素、Ar、N2などの非酸化性ガスのプラズ
マによる処理や、希フッ酸などの非酸化性薬液による処
理によって調整する。例えば、水素プラズマ中で発生す
る水素原子は表面の各種有機物を分解する作用を果た
す。すなわち、表面を清浄化することができる。また、
水素イオン(水素分子または水素原子のイオン)の衝撃
によって表面がスパッタエッチされる。また、例えばA
r、N2プラズマは、スパッタエッチにより、薬液処理
は化学的作用により、表面を清浄化することが可能であ
る。
【0025】これらによって下地金属膜表面の状態を調
整することにより、凹部内周面を含む下地金属膜全面の
状態が均一になり、優れた埋め込み性能を得ることがで
き、それ以前に行われた処理の履歴の影響を受けない半
導体装置の製造方法を実現することができる。
【0026】本発明に係る半導体装置の製造方法は、絶
縁膜表面上、および凹部内周面に下地金属膜を形成し、
全面堆積CVD法で配線用金属材料の堆積を行う。この
時、下地金属膜表面の状態が適切に調整されていない
と、上述したSugai他に記載されているように、高い堆
積速度が得られる基板温度に設定すると、微小な凹部が
埋め込まれる以前に、絶縁膜表面上に堆積した配線用金
属により開口部が塞がってしまい、良好な埋め込みを実
現することができない。
【0027】したがって、上述のような認識に基づい
て、非酸化性ガスのプラズマや非酸化性薬液による処理
によって下地金属膜表面の状態を適切に調整した後に、
CVD法によって配線用金属を堆積する。その結果、凹
部内周面を含む下地金属膜全体に均一に堆積核を形成
し、堆積膜厚のばらつきを抑えることにより、凹部内周
面における部分的な配線用金属膜の閉塞とボイドの形成
を抑制することができ、凹部内部に配線用金属を良好に
埋め込むことができる。
【0028】本発明において、配線用金属はCVD法の
みで形成してもよいし、CVD法により第1の配線用金
属を形成した後に、さらにスパッタ法により第2の配線
用金属を堆積させることもできる。すなわち、下地金属
膜上にCVD法により配線用金属を比較的薄く形成し、
その上にスパッタ法によりさらに配線用金属を堆積させ
る。このようにすることにより、埋め込み性が高いとい
うCVD法の利点と、膜質に優れるというスパッタ法の
利点とを同時に活用することができる。この場合に、こ
れらを真空中で連続して行ってもよいし、第1の配線用
金属を形成後一旦大気中に取り出してから第2の配線用
金属を形成するようにしてもよい。なお、上述したよう
に、配線用金属としてはアルミニウムが好適であるが、
この他、金、銅等の低抵抗金属材料を用いることができ
る。
【0029】本発明はまた、非酸化性ガスのプラズマま
たは非酸化性薬液を用いて表面の状態を調整する工程
を、前記凹部内周面を含む下地金属膜への堆積初期にお
いて微細かつ均一で連続的な核形性が可能になるように
実施することを特徴とする。
【0030】本発明者らが、水素、Ar、N2などの非
酸化性ガスのプラズマや非酸化性薬液による前処理、お
よびその後に行われるCVD工程について種々の実験お
よび解析を行った結果、前処理条件がCVD工程におけ
る配線用金属の堆積に強い影響を与えることが判明し
た。
【0031】下地金属膜として窒化チタン膜を使用する
場合、前処理としてArプラズマを選択すると、図1の
電子顕微鏡写真に示すように、堆積初期状態として微細
かつ均一な核形成が得られる。また、前処理としてH2
プラズマを選択すると、図2の電子顕微鏡写真に示すよ
うに、Arプラズマの場合に比べ、一つひとつの核は若
干大きいが、核同士が連結し、より凹凸の少ない連続膜
が得られる。同じH2プラズマの処理でも、プロセス条
件が異なると、図3の電子顕微鏡写真に示すように、核
の大きさおよび連続の度合いが異なる。このため、下地
の種類や凹部のパターンにより適した前処理を選択し、
凹部を含む下地金属表面全体における成膜状態の改質性
を高めて、凹部内周面における部分的な配線用金属の閉
塞およびボイドの形成を抑制し、凹部内部に配線用金属
を良好に埋め込むことが可能になる。
【0032】このような下地金属表面状態による堆積特
性の変化は、基板表面の状態に強い影響を受けるCVD
法の場合に初めて発生する。すなわち、本発明のように
適切な条件の前処理による下地金属膜表面の状態の調整
と、配線用金属のCVDとを有機的に一体化することに
よって初めて微細な凹部への埋め込み特性に優れた配線
要素形成技術を確立することができる。
【0033】なお、本発明においては、下地膜表面に以
上のような前処理を行った後、凹部内周面上の下地金属
膜上に、第1の配線用金属を堆積させ、絶縁膜表面上に
堆積された第2の配線金属を選択的に除去し、絶縁膜上
の第1の配線金属が除去された部分に第2の配線用金属
をさらに堆積してもよい。これは、劣化した膜を除去し
て良質な膜を形成する場合等に有効である。第2の配線
用金属の堆積はスパッタにより行うことが好ましい。
【0034】以上のような本発明に係る半導体装置の製
造方法は、下地金属膜表面の状態を非酸化性ガスのプラ
ズマを用いて調整する機構と、少なくとも前記凹部内周
上の下地金属膜上に、CVDにより配線用金属を堆積さ
せる機構とを具備する製造装置を用いることにより好適
に実施することができる。このような装置の例を図4に
模式的に示す。この装置は、ロードロック室1と、ロー
ドロック室1に連結された真空搬送室2と、この真空搬
送室2に連結されたプラズマ室3およびCVD室4とを
具備している。このような装置においては、外部からロ
ードロック室1を介して真空に保持された真空搬送室2
に半導体基板を搬入し、まずプラズマ室3により非酸化
性ガスのプラズマにより前処理を施し、下地膜金属膜の
表面状態を調整する。その後、前処理が施された半導体
基板を真空状態に保持したままCVD室4に搬送し、そ
こで配線用金属をCVDにより成膜する。CVD処理が
終了した後、半導体基板は真空搬送室2およびロードロ
ック室1を経て外部に取り出される。
【0035】
【実施例】
(実施例1)図5はこの実施例の半導体装置の製造方法
の一連の工程を説明するための断面図である。本実施例
では、半導体基板に形成した拡散層を上層のアルミニウ
ム配線層に接続するコンタクトホールにアルミニウムを
埋め込んでプラグを形成すると同時に上層アルミニウム
配線用のアルミニウム膜を形成する場合について説明す
る。
【0036】半導体基板11上にMOSFET等の各種
デバイスを構成する拡散層12を形成し、拡散層12上
に絶縁膜として厚さ1μmの酸化シリコン層13を形成
した。次に、フォトリソグラフィーを用いてレジストパ
ターンを形成し、フッ素系の混合ガスを用いたドライエ
ッチングにより直径0.5μmのコンタクトホール3a
を形成し、レジストパターンを除去した。最後に全面に
亘ってスパッタにより窒化チタン膜14を堆積した。窒
化チタン膜14の平面上での膜厚は約30nmとした。
窒化チタン膜14の表面には、種々の原因によって変質
層14aが形成されており、さらにその上には汚染物1
5が付着している。その際の状態を図5の(a)に示
す。なお、図5においてゲート領域や素子分離膜等の他
の領域は省略されている。
【0037】前工程から受け取った図5の(a)に示す
状態の基板を平行平板型RIE装置のエッチング室に装
入し、水素を導入し、全圧500mTorrで水素プラズマ
処理を2分間行った。この時のプラズマの電力は0.2
W/cm3程度、電極間の距離は7cmであった。これ
により、窒化チタン膜14上の変質層14aや汚染物1
5は除去された。その際の状態を図5の(b)に示す。
【0038】次に、基板を大気に曝すことなくCVD室
内へ導入し、図5の(c)に示すように、ジメチルアル
ミニウムハイドライド(DMAH)と水素とを用いたC
VD法により、配線用のアルミニウム膜16を形成し
た。この際に、DMAHは水素によってバブリングさせ
て供給した。成膜条件は、基板温度を204℃、全圧を
2.0Torr、DMAH分圧を0.18Torr、水素流量を
1000SCCMとし、成膜時間を150秒間とした。
その結果、平坦部に形成されたアルミニウム膜16の膜
厚は200nmであった。成膜後、収束イオンビームを
用いてコンタクトホールの断面をとって、電子顕微鏡観
察を行った結果、図5の(c)に示すように、アルミニ
ウムが良好に埋め込まれていることが確認された。
【0039】(実施例2)図6はこの実施例の半導体装
置の製造方法の一連の工程を説明するための断面図であ
る。本実施例では、実施例1と同様、半導体基板に形成
した拡散層を上層のアルミニウム配線層に接続するコン
タクトホールにアルミニウムを埋め込んでプラグを形成
すると同時に上層アルミニウム配線用のアルミニウム膜
を形成する場合について説明する。
【0040】この実施例では、水素プラズマ処理までは
実施例1と同一の工程で処理した。図6の(a)は窒化
チタン膜14が成膜された後、水素プラズマ処理により
その全面に亘って清浄化された状態を示す。次に、基板
を大気に曝すことなくCVD室内へ導入し、図6の
(b)に示すように、ジメチルアルミニウムハイドライ
ド(DMAH)と水素とを用いたCVD法により、配線
用のアルミニウム膜20を形成した。この際に、DMA
Hは水素によってバブリングさせて供給した。成膜条件
は、基板温度を204℃、全圧を2.0Torr、DMAH
分圧を0.18Torr、水素流量を1000SCCMと
し、成膜時間を20秒間とした。その結果、膜厚50n
mと極めて薄いアルミニウム膜20が被覆性よく形成さ
れた。
【0041】CVDによるアルミニウム膜成膜後、大気
に曝すことなくスパッタ室に基板を導入し、圧力30mT
orrのアルゴンガスを用い、ステージ温度250℃で平
面上の膜厚が約500nmになるようにアルミニウムの
スパッタを行った後、超高真空のアニール室に搬送し、
400℃で3分間リフローアニールした。その結果、図
6の(c)に示すように、良好な埋め込み特性を有し、
平坦部においても良好な膜質のアルミニウム膜16が形
成された。
【0042】このように、水素プラズマ処理を行った
後、有機アルミニウム化合物を用いてCVDにより薄い
アルミニウム膜を形成し、その後スパッタ法によりCV
Dによるアルミニウム膜上にさらにアルミニウムを堆積
させ、引き続きリフローアニールを行うことにより、埋
め込み性に優れたプラグ構造を形成できるとともに、良
好な上層配線用アルミニウム膜を形成できることが確認
された。
【0043】(実施例3)図7はこの実施例の半導体装
置の製造方法の一連の工程を説明するための断面図であ
る。本実施例では、半導体基板の多層配線において下層
のアルミニウム配線を上層のアルミニウム配線に接続す
るヴィアホールにアルミニウムを埋め込んでプラグを形
成する場合について説明する。
【0044】図には示されていない半導体基板上に形成
された下層配線21に層間絶縁膜として厚さ1μmの酸
化シリコン層22を形成した。次に、フォトリソグラフ
ィーを用いてレジストパターンを形成し、フッ素系の混
合ガスを用いたドライエッチングにより直径0.5μm
のヴィアホール23aを形成し、レジストパターンを除
去した。最後に全面に亘ってスパッタにより窒化チタン
膜25を堆積した。窒化チタン膜25の平面上での膜厚
は約30nmとした。窒化チタン膜25の表面には、種
々の原因によって変質層26aが形成されており、さら
にその上には汚染物27が付着している。その際の状態
を図7の(a)に示す。
【0045】前工程から受け取った図7の(a)に示す
状態の基板を平行平板型RIE装置のエッチング室に装
入し、Arを導入し、全圧50mTorrでArプラズマ処
理を5分間行った。この時のプラズマの電力は0.02
W/cm3程度、電極間の距離は5cmであった。これ
により、窒化チタン膜25上の変質層26aや汚染物2
7は除去された。その際の状態を図7の(b)に示す。
【0046】次に、基板を大気に曝すことなくCVD室
内へ導入し、図7の(c)に示ように、ジメチルアルミ
ニウムハイドライド(DMAH)と水素とを用いたCV
D法により、配線用のアルミニウム膜28を形成した。
この際に、DMAHは水素によってバブリングさせて供
給した。成膜条件は、基板温度を204℃、全圧を2.
0Torr、DMAH分圧を0.18Torr、水素流量を10
00SCCMとし、成膜時間を150秒間とした。その
結果、平坦部に形成されたアルミニウム膜28の膜厚は
200nmであった。成膜後、収束イオンビームを用い
てコンタクトホールの断面をとって、電子顕微鏡観察を
行った結果、図7の(c)に示すように、アルミニウム
が良好に埋め込まれていることが確認された。
【0047】次に、比較例について説明する。以下の比
較例において、製造条件は実施例1を基準とし、相違す
る条件のみを説明する。 (比較例1)この比較例では、前処理を行わずに高窒化
チタン膜上に直接CVDを行った。形成された試料の状
態を図8の(a)に示す。この図に示すように、コンタ
クトホール13へアルミニウムを埋め込むことはでき
ず、しかも平坦部に形成されたアルミニウム膜16の膜
厚は最大200nm最小100nmと極めて平坦性に劣
るものであった。
【0048】以上の結果から、本発明の前処理を行わな
いと、窒化チタンの表面に変質膜が形成されたり有機物
が付着したり、あるいは原料ガスによる種々の化学種が
吸着することにより、窒化チタン膜の表面が汚染される
ため、下地金属からの電子供給が阻害され、このためア
ルミニウムの成長が阻害されることが確認された。この
実験結果から明らかなように、CVDによりアルミニウ
ムを堆積する場合に、本発明の前処理が必須である。
【0049】(比較例2)この比較例では、水素プラズ
マ処理後、有機アルミニウム化合物を用いたCVDを行
わず、水素プラズマ処理の後直ちにスパッタ法によるア
ルミニウム堆積を実施した。その際の試料の状態を図8
の(b)に示す。この図に示すように、平面部には良好
なアルミニウム膜が堆積されたが、埋め込み不良が発生
した。
【0050】この実験結果より、プラズマ処理後、スパ
ッタ法によりアルミニウムを堆積させるのでは良好な埋
め込み性能が得られず、プラズマ処理後に有機アルミニ
ウム化合物を用いたCVDを行う場合のみ、良好な埋め
込み性能が得られることが明らかとなった。
【0051】すなわち、本発明のように、コンタクトホ
ールの内周面を含めて絶縁膜のほぼ全面に亘って下地金
属膜を形成し、その上にアルミニウムを堆積させる場
合、スパッタ法のように埋め込み性の低い堆積技術を用
いたのでは、コンタクト孔内部の堆積速度に比較してコ
ンタクト孔外の平面上の堆積速度が相対的に速いため、
コンタクトホールの内部にアルミニウムが完全に堆積す
る前にコンタクトホールの開口部が、周囲の平面上に堆
積したアルミニウムにより塞がれてしまう。したがっ
て、配線用金属を堆積させる際の前処理として単に本発
明処理を用いただけでは良好な埋め込みプラグを形成す
ることができず、本発明の前処理とCVDプロセスとが
有機的に一体化されて初めて良好な埋め込みプラグを形
成することができる。
【0052】
【発明の効果】以上説明したように、本発明によれば、
凹部内周面上および凹部外の絶縁膜表面上に形成した下
地金属膜表面の状態を調整することにより、全面堆積C
VD法により、良好に配線用金属を堆積し、配線要素を
形成することができる半導体装置の製造方法が提供され
る。また、凹部の一部分が塞がれることによって、より
開口部から離れた部分に閉空孔が残らないように、下地
金属膜表面の状態を調整して配線要素を形成することが
できる半導体装置の製造方法が提供される。さらに、下
地金属膜の履歴に依存せず、その上に良好な配線要素を
形成することができる半導体装置の製造装置が提供され
る。
【図面の簡単な説明】
【図1】下地金属膜に本発明における前処理が施された
後の堆積初期の状態を示す電子顕微鏡写真。
【図2】下地金属膜に本発明における前処理が施された
後の堆積初期の状態を示す電子顕微鏡写真。
【図3】下地金属膜に本発明における前処理が施された
後の堆積初期の状態を示す電子顕微鏡写真。
【図4】本発明の方法を実施するための製造装置の一実
施形態を示す模式図。
【図5】実施例1における半導体装置の製造工程を示す
断面図。
【図6】実施例2における半導体装置の製造工程を示す
断面図。
【図7】実施例3における半導体装置の製造工程を示す
断面図。
【図8】比較例により製造された半導体装置の構造を示
す断面図。
【符号の説明】
11……半導体基板 12……拡散層 13……酸化シリコン層 13a……コンタクトホール 14……窒化チタン膜 14a……変質層 15……汚染物 16,20……アルミニウム膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 保坂 重敏 山梨県韮崎市藤井町北下条2381番地の1 東京エレクトロン山梨株式会社内 (72)発明者 小宮山 宏 東京都世田谷区代田5丁目4番4号

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、この基板上に形成され、
    その中に配線要素が形成される凹部を有する絶縁膜と、
    この絶縁膜の凹部内周面上および表面上に形成され高融
    点金属を含む下地金属膜とを有する半導体装置素材上
    に、配線用金属を堆積して半導体装置を製造する方法で
    あって、 前記下地金属膜表面の状態を非酸化性ガスのプラズマま
    たは非酸化性薬液を用いて調整する工程と、 化学蒸着法により、少なくとも前記凹部内周面上の下地
    金属膜上に、配線用金属を堆積させる工程とを具備する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記非酸化性ガスのプラズマまたは非酸
    化性薬液を用いて表面の状態を調整する工程は、前記凹
    部内周面を含む下地金属膜への堆積初期において微細か
    つ均一で連続的な核形性が可能になるように実施される
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
  3. 【請求項3】 前記非酸化性ガスのプラズマまたは非酸
    化性薬液を用いて表面の状態を調整する工程は、前記配
    線用金属を堆積させる工程において、前記凹部内周面上
    の下地金属膜上の堆積によって前記凹部が実質的に埋め
    込まれるように実施されることを特徴とする請求項1ま
    たは請求項2に記載の半導体装置の製造方法。
  4. 【請求項4】 前記配線用金属がアルミニウムであるこ
    とを特徴とする請求項1ないし請求項3のいずれか1項
    に記載の半導体装置の製造方法。
  5. 【請求項5】 半導体基板と、この基板上に形成され、
    その中に配線要素が形成される凹部を有する絶縁膜と、
    この絶縁膜の凹部内周面上および表面上に形成され高融
    点金属を含む下地金属膜とを有する半導体装置素材上
    に、配線用金属を堆積して半導体装置を製造する方法で
    あって、 前記下地金属膜表面の状態を、非酸化性ガスのプラズマ
    または非酸化性薬液を用いて調整する工程と、 化学蒸着法により、少なくとも前記凹部内周面上の下地
    金属膜上に、第1の配線用金属を堆積させる工程と、 絶縁膜表面上に堆積された第1の配線金属を選択的に除
    去する工程と、 絶縁膜上の第1の配線金属が除去された部分に第2の配
    線用金属をさらに堆積する工程とを具備することを特徴
    とする半導体装置の製造方法。
  6. 【請求項6】 半導体基板と、この基板上に形成され、
    その中に配線要素が形成される凹部を有する絶縁膜と、
    この絶縁膜の凹部内周面上および表面上に形成され高融
    点金属を含む下地金属膜とを有する半導体装置素材上
    に、配線用金属を堆積して半導体装置を製造する方法で
    あって、 前記下地金属膜表面の状態を、非酸化性ガスのプラズマ
    または非酸化性薬液を用いて調整する工程と、 化学蒸着法により、少なくとも前記凹部内周面上の下地
    金属膜上に、第1の配線用金属を堆積させる工程と、 真空中で連続して、あるいは一旦大気中に取り出して第
    2の配線用金属をさらに堆積する工程とを具備すること
    を特徴とする半導体装置の製造方法。
  7. 【請求項7】 半導体基板と、この基板上に形成され、
    その中に配線要素が形成される凹部を有する絶縁膜と、
    この絶縁膜の凹部内周面上および表面上に形成され高融
    点金属を含む下地金属膜とを有する半導体装置素材上
    に、配線用金属を堆積させるための製造装置であって、 前記下地金属膜表面の状態を非酸化性ガスのプラズマを
    用いて調整する機構と、 化学蒸着により、少なくとも前記凹部内周上の下地金属
    膜上に、配線用金属を堆積させる機構とを具備すること
    を特徴とする半導体装置の製造装置。
JP12785197A 1997-05-02 1997-05-02 半導体装置の製造方法および製造装置 Pending JPH10308393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12785197A JPH10308393A (ja) 1997-05-02 1997-05-02 半導体装置の製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12785197A JPH10308393A (ja) 1997-05-02 1997-05-02 半導体装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPH10308393A true JPH10308393A (ja) 1998-11-17

Family

ID=14970245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12785197A Pending JPH10308393A (ja) 1997-05-02 1997-05-02 半導体装置の製造方法および製造装置

Country Status (1)

Country Link
JP (1) JPH10308393A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161781A (ja) * 2002-08-13 2010-07-22 Aviza Technology Ltd 音響共振器
JP2012038821A (ja) * 2010-08-04 2012-02-23 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161781A (ja) * 2002-08-13 2010-07-22 Aviza Technology Ltd 音響共振器
JP2012038821A (ja) * 2010-08-04 2012-02-23 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
JP3501937B2 (ja) 半導体装置の製造方法
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US6946401B2 (en) Plasma treatment for copper oxide reduction
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6734102B2 (en) Plasma treatment for copper oxide reduction
US8207060B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
KR100413890B1 (ko) 반도체장치의제조방법및제조장치
KR20020072996A (ko) 금속 플러그 형성방법
JP2000195954A (ja) 半導体装置およびその製造方法
JP2001144090A (ja) 半導体装置の製造方法
JP2002367972A (ja) 半導体デバイスの製造方法
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
US6051492A (en) Method of manufacturing a wiring layer in semiconductor device
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP3266492B2 (ja) 半導体装置の製造方法
US20070128553A1 (en) Method for forming feature definitions
KR100540188B1 (ko) 반도체장치의 제조방법
JPH10308393A (ja) 半導体装置の製造方法および製造装置
JPH0246731A (ja) 半導体装置の製造方法
KR101180977B1 (ko) 콘택 형성 동안에 콘택홀 폭 증가를 방지하는 방법
JP2000164569A (ja) 半導体装置の製造方法
JPH0238568A (ja) 薄膜形成装置
JPH1022379A (ja) 半導体装置の製造方法
JP2006147895A (ja) 半導体装置の製造方法
JPH0750277A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420