CN1186824C - 制造化合物半导体器件的方法设备 - Google Patents

制造化合物半导体器件的方法设备 Download PDF

Info

Publication number
CN1186824C
CN1186824C CNB011171499A CN01117149A CN1186824C CN 1186824 C CN1186824 C CN 1186824C CN B011171499 A CNB011171499 A CN B011171499A CN 01117149 A CN01117149 A CN 01117149A CN 1186824 C CN1186824 C CN 1186824C
Authority
CN
China
Prior art keywords
compound semiconductor
film
substrate
semiconductor substrate
free radical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011171499A
Other languages
English (en)
Other versions
CN1320970A (zh
Inventor
中村孝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1320970A publication Critical patent/CN1320970A/zh
Application granted granted Critical
Publication of CN1186824C publication Critical patent/CN1186824C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0083Processes for devices with an active region comprising only II-VI compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

获得了具有低接触电势的欧姆电极的化合物半导体器件的制造方法和化合物半导体器件的制造设备。该方法包括衬底清洗工序,其包括第一清洗步骤,在不大于250℃的温度范围内,加热含有第一导电类型杂质的化合物半导体衬底(1),用氯化氢腐蚀其表面,和第二清洗步骤,对在所述第一清洗步骤之后用氯化氢腐蚀过的所述化合物半导体衬底(1)进行游离基氢化处理。

Description

制造化合物半导体器件的方法设备
发明领域
本发明涉及LED(发光二极管)等所用化合物半导体器件的制造方法,以及化合物半导体器件的制造设备,更具体地讲,涉及用于液晶显示单元等的背光的ZnSe基LED的半导体器件的制造方法,以及化合物半导体器件的制造设备。
现有技术说明
为了驱动诸如LED的化合物半导体器件,必须在化合物半导体上形成电极。例如,在ZnSe衬底的背面上必须形成欧姆接触电极,以便制成ZnSe基LED芯片。但是,由于以下原因不能容易地在ZnSe衬底上形成这种欧姆接触电极:
(a)ZnSe衬底的载流子浓度的上限被限制在其5×1017/cm3。至今尚未制造载流子浓度超过5×1017/cm3的ZnSe衬底。特别是,p-型ZnSe衬底的载流子浓度甚至不能达到1017/cm3
(b)在衬底表面上容易形成氧化物。
(c)为了保护有源层或发射部分的包覆层,形成电极的处理温度必须不大于250℃。
通常,低熔点金属In公知为构成欧姆接触的电极金属。通过熔融In也可以在上述ZnSe衬底上形成欧姆接触电极。
但是,在通过熔融In制备的ZnSe基LED中,在焊料回流或者传递成型时,因In的低熔点导致各种不便利。当ZnSe基LED加热到例如200℃-250℃时,因大约157℃的低熔点In导致成球,因此不能获得平坦界面。所以,尽管形成了局部欧姆接触,但是不能实现均匀的欧姆接触。当不能形成具有欧姆接触的平坦电极时,则必须对整个LED施加不必要的高电压,由此要求大量的电池并且不能容易地应用于便携式电话等的液晶显示屏的背光。于是,强烈期望开发不是由In制备的电极,并且能够实现与化合物半导体的热稳定和机械稳定的欧姆接触。
发明概要
本发明的目的在于提供一种化合物半导体器件的制造方法,该器件的电极实现了与化合物半导体的稳定欧姆接触,而无需采用低熔点金属例如In,并且提供一种化合物半导体器件的制造设备。
根据本发明的化合物半导体器件的制造方法,包括衬底清洗工序,其包括第一清洗步骤,在不大于250℃的温度范围内,加热含有第一导电类型杂质的化合物半导体衬底,用于用氯化氢腐蚀其表面,和第二清洗步骤,对在第一清洗步骤之后用氯化氢腐蚀过的化合物半导体衬底进行游离基氢化处理(radical hydrotreatment)。
用氯化氢腐蚀化合物半导体衬底表面时,可以去除因暴露于大气导致的氧化膜。在此氯化氢腐蚀中,化合物半导体衬底的温度必须不大于250℃,以便防止损坏在化合物半导体衬底的相对表面上已经形成的有源层和包覆层。在不大于250℃的温度进行氯化氢处理时,虽然可以从该表面去除氧化膜或者碳化物,但是化合物半导体衬底表面仍旧吸附Cl。因此,进行游离基氢化处理,以去除吸附的Cl。通过游离基氢化处理可以去除Cl。游离基氢具有高的反应活性,所以将化合物半导体衬底的温度设定为不大于250℃时,也可以保证足够高的游离基氢化反应速率。在不大于250℃的温度,由于氯化氢处理和游离基氢化处理,可以获得化合物半导体的清洁表面,在不形成界面能级的情况下可以形成外延化合物半导体膜。化合物半导体衬底不仅包括初始处理阶段的裸衬底,而且还包括在处理工艺中形成的有例如光有源层的薄膜的化合物半导体衬底。本发明主要是针对这种情况,即在其表面已经形成有光有源层等的化合物半导体衬底的背面上形成欧姆电极层,而不损坏光有源层。
根据本发明的化合物半导体器件的制造方法,还可以包括化合物半导体膜形成工序,在清洗工序之后,按比化合物半导体衬底更高的浓度,在化合物半导体衬底上,外延生长含有第一导电类型杂质的化合物半导体膜;和导电电极膜形成工序,在化合物半导体膜上形成导电电极膜。
在化合物半导体衬底上直接形成除In之外的材料导电电极层时,如果化合物半导体衬底具有低的载流子浓度,则不能实现欧姆接触。因此,外延生长含有的导电杂质浓度大于化合物半导体衬底导电杂质浓度的化合物半导体膜,用于在载流子浓度高的外延膜上形成导电电极,并保证欧姆接触。如果在化合物半导体衬底表面暴露于大气之后,仅通过常规的腐蚀进行清洗,则由于大量杂质残存于表面,不能获得期望的化合物半导体膜。因此,当例如不大于250℃的低温下进行膜形成时,则不能够获得载流子浓度高的外延膜,在化合物半导体衬底表面上有少量界面能级。
如果化合物半导体膜与导电电极膜之间的界面不清洁,形成了大的界面电阻,在界面上产生如此大的电势差,以致不能实现欧姆接触,或者即使实现了欧姆接触也不能降低施加在整个LED的电压。根据本发明的上述结构,在化合物半导体衬底的背侧能够获得高度清洁的表面,而不会损坏已经在其表面形成的光有源层等,用于容易地在其上形成欧姆接触的电极。
在n-型ZnSe衬底的另一表面上,形成用做发射部分的有源层和包覆层。有源层和包覆层稳定地发射蓝光,而接收该蓝光的ZnSe衬底发射黄光。因此,通过廉价的化合物半导体器件可以获得高度稳定的白光。根据本发明,在上述n-型ZnSe衬底的背面上设置欧姆接触电极,降低接触电势,从而可以减少用于便携式终端等的液晶显示单元的背光所必需的电池数量。
根据本发明的化合物半导体器件的上述制造方法,可以在化合物半导体衬底的温度不大于250℃的这种温度范围内,在化合物半导体膜形成工序和导电电极膜形成工序中进行处理。
这样,可以容易地在化合物半导体衬底的背面上形成欧姆接触的电极层,而不会损坏已经在化合物半导体衬底表面上形成的有源层等。
在根据本发明的化合物半导体器件的上述制造方法中,最好连续进行在衬底清洗工序、化合物半导体膜形成工序和导电电极膜形成工序中的处理,而不使化合物半导体衬底例如暴露于大气。
如果化合物半导体衬底和化合物半导体膜之间的界面、以及化合物半导体膜和导电电极膜之间的界面都不清洗,则形成大的界面电阻,导致在界面上大的电势差。如果化合物半导体衬底和化合物半导体膜之间的界面暴露在大气中,则氯化氢处理和游离基氢化处理的效果减少一半。化合物半导体膜和导电电极膜之间的界面倾向于暴露在大气中。暴露在大气中时,该界面被氧化物或碳沾污,于是难以实现欧姆接触,或者即使实现了欧姆接触也不能降低施加在整个LED的电压。因此,当化合物半导体器件用做便携式终端的液晶显示单元的背光时,不能减少所需电池的数量。如上所述,通过分别在衬底的清洁表面和化合物半导体膜上连续形成化合物半导体膜和导电电极膜,而不暴露在大气中,可以实现低电阻的欧姆接触。
在根据本发明的化合物半导体器件的上述制造方法中,最好在处理设备的各个处理室内,进行在衬底清洗工序、化合物半导体膜形成工序和导电电极膜形成工序中的处理,该处理设备具有通过各自的超高真空传输通路彼此联结的多个处理室,例如在各处理之间不使化合物半导体衬底暴露在大气中。
化合物半导体衬底可以加热到不大于250℃的温度,不损坏光有源层等,又不暴露在大气中,用于在组装线方式中获得清洁表面并且形成欧姆接触电极膜。于是,可以极容易地在化合物半导体衬底的背面上形成欧姆接触的电极膜,提高例如发射白光的LED的生产率,降低制造成本。
在根据本发明的化合物半导体器件的上述制造方法中,例如可以在如下条件下进行第一清洗步骤:(a)气体成分的5-20体积%是HCl,其余是He气,(b)气体压力是1×10-6乇~1×10-4乇。
通过上述氯化氢清洗,对化合物半导体衬底表面进行正性腐蚀,从而去除氧化物。于是,满足外延生长高浓度载流子膜的一个条件。与余量是He气的气体组成相关,如果HCl含量小于5体积%,则不能充分地去除氧化物,如果该含量超过20体积%,则腐蚀表面不平滑。而且,如果在上述气体组成的整体气体压力小于1×10-6乇,则腐蚀率如此之小,以致实际不可能进行腐蚀,如果气体压力超过1×10-4乇,则腐蚀进行得不均匀,使表面平整度劣化。而且,如果衬底温度超过250℃,则作为LED的有源层等形成的部分的性能受损坏。
在根据本发明的化合物半导体器件的上述制造方法中,例如可以在如下条件下进行第二清洗步骤中的游离基氢化(Hydrogen radicalization):(a)氢气压力是5×10-7乇~5×10-4乇,(b)游离基氢化(radicalization)功率是50-300W。
通过在上述条件下、在不大于250℃的温度进行游离基氢化处理,可以去除吸附的Cl,获得清洁的表面。
在根据本发明的化合物半导体器件的上述制造方法中,化合物半导体衬底可以是含有例如至少1×1017/cm3的n-型杂质的n-型ZnSe衬底,化合物半导体膜可以是含有至少1×1019/cm3的n-型杂质的n+-型ZnSe膜,导电电极膜可以包括与n+-型ZnSe膜接触的Ti膜和保护Ti膜的保护膜。
用做发射部分的有源层和包覆层形成在n-型ZnSe衬底的另一表面上。有源层等稳定地发射蓝光,而接收该蓝光的ZnSe衬底发射黄光。因此,通过廉价的化合物半导体器件可以获得高度稳定的白光。根据本发明的欧姆接触电极设置在上述n-型ZnSe衬底的背面,降低接触电势,从而能够减少用于便携式终端等的液晶显示单元的背光所需的电池数量。通过把n-型ZnSe衬底中的n-型杂质浓度设定至少为1×1017/cm3,可以降低电阻,而通过把n+-型ZnSe膜的n-型杂质浓度设定至少为1×1019/cm3,可以实现欧姆接触。如果n+-型ZnSe膜的n-型杂质浓度小于1×1019/cm3,则不能在该膜与例如Ti膜的导电层之间保持欧姆接触,但是界面电阻不利地增大。如果n-型ZnSe衬底中的n-型杂质浓度小于1×1017/cm3,则电阻不利地增大。电阻的这种增大增加了所需电池的数量,增加了化合物半导体器件的重量和成本。
Ti容易与例如含有高浓度的上述第一导电类型杂质如n-型杂质的化合物半导体膜实现欧姆接触。因此,形成Ti膜实现欧姆接触,在有源Ti膜上形成例如化学性稳定的Au膜。
根据本发明的化合物半导体器件的上述制造设备包括,在化合物半导体衬底上进行气体腐蚀的气体处理设备,在化合物半导体衬底上进行游离基处理的游离基处理室,在化合物半导体衬底上形成化合物半导体膜的膜形成处理设备,和在化合物半导体衬底上形成导电膜的导电膜形成设备,并且还包括超高真空通路,其分别联结气体处理设备、游离基处理设备、膜形成处理设备和导电膜形成设备,其能够输送化合物半导体衬底。
可以在超高真空中连续进行氯化氢处理和游离基氢化处理,采用具有上述结构的处理设备,降低界面电阻并且形成外延化合物半导体膜。超高真空是小于10-8乇的真空。根据本发明的化合物半导体器件可以仅采用具有上述结构的制造设备来制造。
在根据本发明的化合物半导体器件的上述制造设备中,气体处理设备可以包括例如用氯化氢腐蚀化合物半导体衬底的氯化氢处理设备。
采用与超高真空输送通路连接的氯化氢处理设备,该输送通路在超高真空中把化合物半导体衬底移动到下一工序,通过正性腐蚀化合物半导体衬底,可以去除附着在化合物半导体衬底表面上的氧和碳。
在根据本发明的化合物半导体器件的上述制造设备中,游离基处理设备可以包括例如在化合物半导体衬底上进行游离基氢化处理的游离基氢化处理设备。
当在不大于250℃的温度进行氯化氢处理时,在化合物半导体衬底上形成化合物半导体膜时,Cl被吸附在化合物半导体衬底上,形成界面能级。因此,在氯化氢处理之后进行游离基氢化处理,并且在超高真空中移动化合物半导体,不暴露在大气中,从而去除Cl以致出现清洁表面并且能够形成无界面能级的外延膜。
根据本发明的化合物半导体器件的上述制造设备,可以具有MBE(分子束外延)设备,例如用做游离基氢化处理设备和膜形成处理设备,和所述MBE设备可以包括Zn单元、Se单元、ZnCl2单元,氢气源和游离基化化枪,采用氢气源和游离基化枪在化合物半导体衬底上进行游离基氢化处理,采用Zn单元、Se单元、ZnCl2单元在化合物半导体衬底上形成n-型ZnSe膜。
采用上述结构可以获得化合物半导体衬底的高度清洁表面,从而可以在其上形成具有高的载流子浓度的外延n+-型ZnSe膜。这样,可以实现与其载流子浓度能够提高到仅为5×1017/cm3的衬底的欧姆接触。
在根据本发明的化合物半导体器件的上述制造设备中,导电膜形成设备可以在化合物半导体衬底上形成Ti膜和Au膜中的至少一种。
采用上述结构,可以形成实现与化合物半导体器件的欧姆接触的背电极。
通过以下结合附图对本发明的详细说明,将可更清楚地了解本发明的上述和其它目的、特征、方案和优点。
附图的简要说明
图1是根据本发明实施方案的化合物半导体器件结构的剖面示意图。
图2是本发明实施方案的实施例1中的化合物半导体器件制造设备的结构示意图。
图3是用于形成化合物半导体器件背电极的衬底夹具外形的剖面图。
图4是进行氯化氢处理和游离基氢化处理的n-型ZnSe衬底表面状态模式图。
图5是用于测量化合物半导体器件背电极的电流-电压特性的结构的剖面结构示意图。
图6表示根据本发明的ZnSe基LED的背电极的电流-电压特性。
图7表示通过形成Ti膜和Au膜而不进行游离基氢化处理所制备的背电极的电流-电压特性。
图8表示根据本发明的ZnSe基LED的背电极的电流-电压特性。
图9表示通过在形成n+ZnSe膜之后暴露在大气中形成Ti膜和Au膜所制备的背电极的电流-电压特性。
图10是展示在本发明实施方案的实施例2的化合物半导体器件的制造方法中,在n-型ZnSe衬底上形成LED外延多层膜例如有源层的阶段剖面图。
图11是把图10所示状态的n-型ZnSe衬底键合在玻璃衬底上,同时抛光和腐蚀背面的阶段剖面图。
图12是在图11所示状态在n-型ZnSe衬底背面上形成n+-型ZnSe外延膜的阶段剖面图。
图13是在图12所示状态在n+-型ZnSe外延膜上形成Ti膜的阶段剖面图。
最佳实施方案的说明
以下参考附图说明本发明的实施方案。参见图1,在n-型ZnSe衬底1上,从下依次形成n-型ZnSe层12、n-型ZnMgSSe包覆层13、ZnCdSe有源层14、p-型ZnMgSSe层15、p-型ZnSe层16、以及ZnSe膜和ZnTe膜的超晶格层17,在超晶格层17上设置Au膜18作为上电极。通过界面2在n-型ZnSe衬底1的背面上形成具有高浓度载流子的n+-型ZnSe膜3。通过界面4在n+-型ZnSe膜3上再形成作为导电层的Ti膜5和Au膜6。形成Ti膜5是用于容易地实现欧姆接触,形成Au膜6是用于保护易于与大气反应的Ti膜5。在上述结构中,界面2和4特别重要。根据本发明,在这些界面2和4上实现欧姆接触,降低了界面电阻。
(实施例1)
以下说明上述本发明实施方案的实施例1。
1.化合物半导体器件的制造
在本发明中,制造化合物半导体器件的设备起到重要的作用。图2示意地表示本发明的化合物半导体器件的制造设备的结构。在n-型ZnSe衬底表面上形成薄膜时,可以在低于10-8乇的超高真空中连续进行以下一系列处理:1)清洗n-型ZnSe衬底表面,2)形成具有高浓度载流子的n+-型ZnSe膜,和3)形成用于电极的导电层。在气体处理设备3中,在沉积锡膜之前采用ZnSe衬底的氯化氢处理作为表面清洗处理,通过腐蚀从衬底表面去除氧和碳。在用于保护有源层的不大于250℃的温度下进行这种氯化氢处理时,导致在化合物衬底表面上吸附Cl。因此,上述设备通过超高真空输送通路31移动化合物半导体衬底,并将其送入MBE(分子束外延)设备33,采用氢气源和游离基化枪,对经过了上述氯化氢处理的衬底表面进行游离基氢化处理。通过这种游离基氢化处理去除Cl吸附层。之后,在MBE设备33中形成具有高浓度载流子的n+-型ZnSe膜。然后,通过超高真空通路33移动衬底,在沉积设备34中原地沉积作为导电层的Ti层和保护层。以下说明图2所示设备32、33和34的功能。重要的是以下设备32到34彼此通过超高真空通路31连接。
(a)氯化氢处理设备32从喷嘴提供腐蚀气体,其中10体积%是HCl,其余是He。
(b)MBE设备33配置有Zn、Se、ZnCl2和H2气源和游离基化枪。
(c)沉积设备34包括Au和Ti源,以及用于沉积Au和Ti的掩模机构。
在n-型ZnSe衬底1上形成电极,该衬底具有5×1017/cm3的载流子浓度,采用CVT制备的并且用K2Cr2O7/水清洗。如图3所示,把经过了表面清洗的n-型ZnSe衬底1放在设置在衬底夹具21上的Au箔部件22上,覆盖其边缘部位的Ta片23被螺钉24压住,用于固定衬底1。而且当在例如LED的器件上制备电极时,由于这种夹持方法,器件表面被Au箔部件保护。
把制备的Au/Ti/n+-型ZnSe/n-型ZnSe衬底1劈裁成不大于1mm2,用In熔于Cu/W块,在250℃的N2气中退火2分钟,评价制备的电极。采用Hewlett-Packard的半导体参数分析仪4156进行电流扫描,测量电特性。
2.氯化氢处理和游离基氢化处理
以下详细说明衬底表面的清洗。氯化氢腐蚀的特点在于以下三点:
(1)与游离基氢化(radical hydrogen)相比,腐蚀量大。
(2)可以获得极为平滑的表面。
(3)但是,清洗温度(衬底温度)设定在不大于250℃时,Cl显著地吸附在ZnSe衬底表面上。因此,在以下条件下进行氯化氢清洗;
(a)气体组成:10体积%的HCl,余量是He
(b)气体压力:2×10-4
(c)处理温度(衬底温度):250℃
(d)处理时间:20分钟。
但是,仅用这种氯化氢处理,在形成n+-型ZnSe膜之后也不能获得外延膜。这是由于上述因在不大于250℃的温度的氯化氢处理而在n-型ZnSe衬底表面上吸附的高度活性的Cl所引起的。为了消除这种Cl吸附,游离基氢化处理是有效的。例如在以下条件下进行游离基氢化处理:
(e)H2流速:1sccm(标准立方厘米/分钟)
(f)H2压力:1.5×10-5
(g)游离基氢化(radical)功率:100W
(h)游离基氢化(radicalization)时间:20分钟
根据RHEED(反射高能电子衍射)观察,经过氯化氢清洗的表面表示(1×1)结晶表面,而从(1×1)到(2×2)的微小变化表示清洁表面被实别是由于游离基氢化处理。表1表示对氯化氢清洗和游离基氢化处理之后的n-型ZnSe衬底表面的AES(俄歇电子能谱)分析结果。
                              表1
Zn  Se  O  C  Cl     Se/Zn比例 表面
1)接收的 36.6  41.2  3.4  18.5  0.4     1.12 碳沾污和氧化物存在于表面
2)氯化氢处理 41.4  45.4  0.3  2.2  10.8     1.10 碳沾污和氧化物减少,氯吸附
3)游离基氢化处理 43.7  51.9  0.4  2.2  1.7     1.19 吸附的氯减少
*测量误差:2%
上述分析值,对于Zn、Se、O、C、和Cl是相对值(%),Se/Zn比例表示Se和Zn的原子数量比例。从表1所示结果可以形成图4所示SeZn衬底表面的清洗的模式。
(1)用氯化氢处理SeZn衬底表面达大约几nm的厚度,从表面去除氧化物和碳产生的沾污。
(2)之后进行游离基氢化处理,在几层上去除吸附在SeZn衬底表面上的Cl。
进行了上述氯化氢清洗和游离基氢化处理之后,形成n+-型ZnSe膜,并且采用SIMS(二次离子质谱仪)分析n-型ZnSe衬底与n+-型ZnSe膜之间的界面。杂质的分析值在能够保证具有足够低的电阻的欧姆接触的水平上进行。
3.高浓度载流子n+-型ZnSe膜的形成
在经过了上述氯化氢清洗-游离基氢化处理的n-型ZnSe衬底上形成n+-型ZnSe膜。通过MBE,同时用Zn、Se和ZnCl2束照射衬底,形成含有n-型杂质的n+-型ZnSe膜。通过控制ZnCl2的单元温度可以调节掺杂量。根据该实施例,在不大于250℃的温度可以获得具有1019/cm3 mark的高浓度载流子的n+ZnSe膜。通过把ZnCl2单元温度设定为约123℃,并且在250℃进行膜形成,可以形成具有优异结晶性的外延层,在载流子浓度提高到5×1019/cm3时也可以获得。通过在外延n+-ZnSe膜上形成Ti膜,可以实现优异的欧姆接触,这是由于该膜的高载流子浓度。n+-ZnSe膜的厚度最好是约150-250nm。
4.导电层的形成
在上述膜形成之后,在超高真空输送通路中移动保持在超高真空中的衬底,引入沉积设备,形成作为导电层的Ti膜,之后形成作为Ti膜的保护膜的Au膜。这样,可以防止衬底被氧和碳沾污,不同于暴露于大气中的情况。换言之,图1所示界面4可以被清洗,以降低界面电阻。
5.电流-电压特性
对图5所示的按上述方式制备的样品,在上述第1项所述的测量设备的垂直方向测量电流-电压特性。参见图5,样品通过In层9固定在Cu/W块11上。样品尺寸是1mm2。图6和7表示氯化氢清洗之后进行/不进行游离基氢化处理,对电流-电压特性存在的影响。图6和7所示本发明和对比样品,在形成n+-ZnSe膜之后不暴露在大气中,都在超高真空通路中输送,用于形成Ti膜和Au膜。图6表示本发明背电极样品的电流-电压特性,所述背电极的制备是通过形成无Cl吸附层的n+-型ZnSe膜,之后形成Ti膜和Au膜。图7表示对比样品测量结果,该样品的制备是在250℃进行氯化氢清洗,而不进行游离基氢化处理,形成有Cl吸附的n+-ZnSe膜,之后形成Ti膜和Au膜。如图6所示,在-100mA~+100mA的扫描范围内,本发明的样品获得了基本线性的电流-电压特性。在100mA产生的电压是0.21V。从另一测量,衬底的电压降和In电极9产生的电压可以分别计算为约0.05V和约0.08V,于是计算上述Au/Ti/n+-ZnSe膜的电极中的电压降是0.08V。另一方面,在图7所示对比样品中,吸附在n-型ZnSe衬底上的Cl影响n+-型ZnSe膜的形成,导致肖特基接触。
图8和9表示两种电极的电流-电压特性,一种电极的制备是通过在超高真空中形成无Cl吸附的n+-型ZnSe膜,然后沉积Ti膜和Au膜;另一种电极的制备是形成n+-型ZnSe膜,然后在大气中暴露并且形成Ti膜和Au膜。Ti膜和Au膜的厚度是50nm。从图8可知,通过在原地无大气暴露条件下形成膜而制备的电极呈现线性电流-电压特性,实现欧姆接触。该电极的Au/Ti/n+-型ZnSe膜的电压降是0.09V。另一方面,在通过暴露在大气中后形成导电层制备的电极中,电流-电压特性不是线性的,但是导致肖特基接触,如图9所示。
如上所述,通过采用n-型ZnSe衬底,对其表面进行氯化氢清洗-游离基氢化处理,在不暴露大气条件下形成n+-ZnSe膜然后形成导电层,可以形成欧姆接触的电极。具有不大于0.1V的极低界面电阻的电极,可以用做便携式终端的液晶显示单元的背光,有助于减少电池数量。而且,这种电极可以大量低成本地供应,没有显著地改变传统的制造方法。
(实施例2)
以下说明本发明实施方案的实施例2。除了某些条件之外,实施例2与上述实施方案和其实施例1的化合物半导体器件制造方法基本相同。
(1)首先,在n-型ZnSe衬底表面上形成包括发射有源层等的LED外延膜,如图10所示。该外延膜与图1所示n-型ZnSe衬底表面上的多层膜相同。
(2)然后,形成了LED外延膜的n-型ZnSe衬底与具有石蜡25的玻璃衬底键合,如图11所示。之后,对背面进行250μm厚度的背搭接。
(3)之后,用K2CrO7/H2SO4溶液进行腐蚀,以便去除由背搭接产生的变形(图11)。
(4)为了在n-型ZnSe衬底背面上形成外延膜,用丙酮溶解石蜡25,从玻璃衬底上卸下ZnSe衬底。此外,用丙酮进行超声波清洗。
(5)如图3所示,在衬底夹具上固定ZnSe衬底,以便在其背面上形成外延膜。在n-型衬底和衬底夹具之间插入金箔部件,保护在表面侧上的LED外延膜,实现优异的热接触。
(6)然后,把上述n-型ZnSe衬底固定在图2所示处理设备的氯化氢处理设备32上,在以下条件下对背面进行氯化氢腐蚀(第一清洗步骤):
气体压力:2×10-4
腐蚀时间:20分钟
衬底温度:225℃
(7)然后,把上述n-型ZnSe衬底通过图2所示的设备中的超高真空通路31移进MBE设备33中。采用设置在MBE设备33的游离基化枪,在经过了氯化氢腐蚀的n-型ZnSe衬底上,进行游离基氢化处理(第二清洗步骤)。游离基氢化处理的条件如下:
氢气压力:1×10-5
游离基氢化功率:100W
衬底温度:225℃
处理时间:20分钟
(8)然后,在具有图12所示MBE设备的MBE设备33中,外延生长具有高浓度载流子的n+-ZnSe膜3。在此膜形成工序中,通过上述第一和第二清洗步骤清洗的n-型ZnSe衬底,同时用Zn、Se和ZnCl2束照射。外延生长n+-型ZnSe膜3的条件如下:
衬底温度:220℃
n+-型ZnSe膜的厚度:200nm
n-型杂质浓度:5×1019/cm3
(9)然后,通过超高真空通路31,把上述n-型ZnSe衬底引入沉积设备34。如图13所示,在n+-型ZnSe膜上形成50nm的Ti膜5。然后,在该Ti膜5上沉积50nm的Au膜,获得与图1所示相同的LED。
(10)当对通过上述方法制造的LED测量产生光的工作电压时,可以在2.6V的低电压值从LED获得白光。这是因为可以在n-型ZnSe衬底背面上提供具有低接触电势的欧姆接触电极。
当这种LED应用于便携式终端例如便携式电话的液晶显示单元的背光时,由于低的工作电压,可以减少所需电池数量,因此可以提高便携式电话等的商业价值。上述在n-型ZnSe衬底背面上形成欧姆接触电极的方法,显然是简单的并且能够容易地在上述制造设备实施,适用于批量生产。因此,可以高生产率、高效率地制造化合物半导体器件,有助于高性能低价LED进入市场。
虽然详细地说明和表示本发明,但是清楚地知道,这只是列举和示例性的,并不是限制性的,本发明的精神和范围仅由所附的权利要求书的内容限定。

Claims (13)

1.一种化合物半导体器件的制造方法,包括衬底清洗工序,其包括:
第一清洗步骤,在不大于250℃的温度范围内,加热含有第一导电类型杂质的化合物半导体衬底(1),并在不大于250℃的温度下,用氯化氢腐蚀其表面,以使氯附着在所述的表面上;和
第二清洗步骤,在所述第一清洗步骤之后,对用氯化氢腐蚀过的且其表面附着氯的所述化合物半导体衬底(1)进行游离基氢化处理,其中所述衬底表面的温度不超过250℃。
2.根据权利要求1的化合物半导体器件的制造方法,还包括:
化合物半导体膜形成工序,在所述衬底清洗工序之后,按比所述化合物半导体衬底更高的浓度,在化合物半导体衬底(1)上,外延生长含有第一导电类型杂质的化合物半导体膜(3);和
导电电极膜形成工序,在所述化合物半导体膜上形成导电电极膜(5,6)。
3.根据权利要求2的化合物半导体器件的制造方法,其中在所述化合物半导体衬底的温度不大于250℃的情况下,于所述第二清洗步骤、所述化合物半导体膜形成工序及所述导电电极膜形成工序中进行处理。
4.根据权利要求2的化合物半导体器件的制造方法,其中,连续进行在所述衬底清洗工序、所述化合物半导体膜形成工序和所述导电电极膜形成工序中的处理,而不使所述化合物半导体衬底暴露于大气。
5.根据权利要求2的化合物半导体器件的制造方法,其中,在处理设备的各个处理室内,进行在所述衬底清洗工序、所述化合物半导体膜形成工序和所述导电电极膜形成工序中的处理,该处理设备具有分别通过超高真空传输通路彼此联结的多个处理室(32,33,34),在所述各处理之间不使化合物半导体衬底暴露在大气中。
6.根据权利要求1的化合物半导体器件的制造方法,其中,在如下条件下进行所述第一清洗步骤:(a)气体成分的5-20体积%是HCl,其余是He气,(b)气体压力是1×10-6乇~1×10-4乇。
7.根据权利要求1的化合物半导体器件的制造方法,其中,在如下条件下进行所述第二清洗步骤中的游离基氢化处理:(a)氢气压力是5×10-7乇~5×10-4乇,(b)游离基氢化功率是50-300W。
8.根据权利要求2的化合物半导体器件的制造方法,其中,所述化合物半导体衬底(1)是含有至少1×1017/cm3的n-型杂质的n-型ZnSe衬底,所述化合物半导体膜(3)是含有至少1×1019/cm3的n-型杂质的n+-型ZnSe膜,所述导电电极膜具有与所述n+-型ZnSe膜接触的Ti膜(5)和保护所述Ti膜的保护膜(61)。
9.一种化合物半导体器件的制造设备,包括:
在化合物半导体衬底(1)上进行气体腐蚀的气体处理设备(32);
在所述化合物半导体衬底上进行游离基处理的游离基处理室(33);
在所述化合物半导体衬底上形成化合物半导体膜的膜形成处理设备(33);和
在所述化合物半导体衬底上形成导电膜的导电膜形成设备(34),
所述化合物半导体器件的制造设备还包括超高真空通路(31),其分别联结所述气体处理设备、所述游离基处理设备、所述膜形成处理设备和所述导电膜形成设备,其能够输送所述化合物半导体衬底。
10.根据权利要求9的化合物半导体器件的制造设备,其中,所述气体处理设备包括用氯化氢腐蚀所述化合物半导体衬底的氯化氢处理设备(32)。
11.根据权利要求9的化合物半导体器件的制造设备,其中,所述游离基处理设备包括在所述化合物半导体衬底上进行游离基氢化处理的游离基氢化处理设备(34)。
12.根据权利要求9的化合物半导体器件的制造设备,具有分子束外延MBE设备(33),用做所述游离基氢化处理设备和所述膜形成处理设备,其中所述MBE设备包括Zn单元、Se单元、ZnCl2单元,氢气源和游离基化枪,用于采用所述氢气源和所述游离基化枪在所述化合物半导体衬底上进行游离基氢化处理,采用所述Zn单元、所述Se单元和所述ZnCl2单元在所述化合物半导体衬底上形成n-型ZnSe膜。
13.根据权利要求9的化合物半导体器件的制造设备,其中,所述导电膜形成设备(34)在所述化合物半导体衬底上形成Ti膜(5)和Au膜(6)中的至少一种。
CNB011171499A 2000-04-27 2001-04-26 制造化合物半导体器件的方法设备 Expired - Fee Related CN1186824C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000127150 2000-04-27
JP127150/2000 2000-04-27
JP2000367050A JP3341763B2 (ja) 2000-04-27 2000-12-01 化合物半導体装置の製造方法および化合物半導体装置の製造装置
JP367050/2000 2000-12-01

Publications (2)

Publication Number Publication Date
CN1320970A CN1320970A (zh) 2001-11-07
CN1186824C true CN1186824C (zh) 2005-01-26

Family

ID=26590938

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011171499A Expired - Fee Related CN1186824C (zh) 2000-04-27 2001-04-26 制造化合物半导体器件的方法设备

Country Status (8)

Country Link
US (2) US6528395B2 (zh)
EP (1) EP1150360A2 (zh)
JP (1) JP3341763B2 (zh)
KR (1) KR100432856B1 (zh)
CN (1) CN1186824C (zh)
CA (1) CA2342560A1 (zh)
SG (1) SG100661A1 (zh)
TW (1) TW488091B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2396325C (en) * 2001-09-06 2010-03-30 Sumitomo Electric Industries, Ltd. Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode
KR100470349B1 (ko) * 2002-04-15 2005-02-21 주식회사 싸이노스엔지니어링 염소계 화합물을 이용한 식각장치내 절연부품의 세정방법
JP2004039663A (ja) * 2002-06-28 2004-02-05 Sumitomo Electric Ind Ltd 半導体発光素子
JP3912226B2 (ja) * 2002-08-26 2007-05-09 住友電気工業株式会社 p型GaAs基板ZnSe系フォトダイオードおよびp型GaAs基板ZnSe系アバランシェフォトダイオード
FR2844918B1 (fr) * 2002-09-20 2005-07-01 Commissariat Energie Atomique Procede de fabrication d'electrodes sur un materiau semi- conducteur de type ii-vi ou sur un compose de ce materiau
TWI289937B (en) * 2003-03-04 2007-11-11 Topco Scient Co Ltd White light LED
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
JP2007036300A (ja) * 2006-11-13 2007-02-08 Sumitomo Electric Ind Ltd 半導体光素子、およびコンタクトを形成する方法
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US8664684B2 (en) * 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
WO2015132830A1 (ja) 2014-03-04 2015-09-11 キヤノンアネルバ株式会社 真空処理装置及び真空処理方法
DE102019205376A1 (de) * 2019-04-15 2020-10-15 Forschungszentrum Jülich Herstellen eines ohmschen Kontakts sowie elektronisches Bauelement mit ohmschem Kontakt

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62247577A (ja) 1986-04-18 1987-10-28 Matsushita Electric Ind Co Ltd 発光ダイオ−ド
JPS62272541A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd 半導体基板の表面処理方法
JPH01214017A (ja) 1988-02-22 1989-08-28 Fujitsu Ltd 分子線エピタキシアル成長方法及び装置
JP2671360B2 (ja) 1988-03-19 1997-10-29 富士通株式会社 反応性ガスエッチング方法
JPH0622252B2 (ja) 1988-03-22 1994-03-23 山口県 半導体集積回路用電子部品の金めっき法
JPH03265137A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体基板のドライ洗浄方法
JPH04184980A (ja) 1990-11-20 1992-07-01 Nippon Sheet Glass Co Ltd オーミック電極を形成する方法
JPH05129255A (ja) * 1991-11-01 1993-05-25 Kawasaki Steel Corp 半導体基板の処理方法
US5400740A (en) 1992-02-06 1995-03-28 Mitsubishi Chemical Corporation Method of preparing compound semiconductor
JP3123226B2 (ja) 1992-05-28 2001-01-09 ソニー株式会社 オーミック電極及びその形成方法
JPH0645588A (ja) 1992-07-23 1994-02-18 Sony Corp オーミック電極及びその形成方法
US5275687A (en) 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
JPH0750277A (ja) 1993-08-06 1995-02-21 Mitsubishi Electric Corp 半導体装置の製造方法
KR100202761B1 (ko) * 1995-06-09 1999-06-15 니시무로 타이죠 반도체 기판의 세정 방법 및 세정 장치
JPH0955365A (ja) 1995-08-10 1997-02-25 Hewlett Packard Co <Hp> 半導体基板の表面清浄方法
JP2865130B2 (ja) 1996-03-25 1999-03-08 日本電気株式会社 半導体基板のエッチング方法及び半導体薄膜の製造方法
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
JPH1036199A (ja) 1996-07-25 1998-02-10 Tdk Corp 化合物基板および化合物半導体ならびにそれらの製造方法
JP3693436B2 (ja) 1996-10-03 2005-09-07 同和鉱業株式会社 ZnSe基板上に成長した発光素子
US6165874A (en) * 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
JP3530021B2 (ja) * 1998-05-25 2004-05-24 株式会社日立製作所 真空処理装置及びその処理台

Also Published As

Publication number Publication date
EP1150360A2 (en) 2001-10-31
SG100661A1 (en) 2003-12-26
CA2342560A1 (en) 2001-10-27
KR20010099710A (ko) 2001-11-09
US20030124817A1 (en) 2003-07-03
US20010055887A1 (en) 2001-12-27
JP2002016051A (ja) 2002-01-18
KR100432856B1 (ko) 2004-05-24
JP3341763B2 (ja) 2002-11-05
US6528395B2 (en) 2003-03-04
TW488091B (en) 2002-05-21
CN1320970A (zh) 2001-11-07
US6815316B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
CN1186824C (zh) 制造化合物半导体器件的方法设备
CN1271766C (zh) 氮化物系半导体元件及其制造方法
CN1156020C (zh) 半导体薄膜及其制造方法以及使用该薄膜的太阳能电池
CN1046375C (zh) 氮化镓系ⅲ-v族化合物半导体器件及其制造方法
CN1178303C (zh) 半导体叠层衬底及其制造方法和半导体器件
CN1206747C (zh) 第iii族氮化物系化合物半导体发光元件及其制造方法
CN1659711A (zh) 半导体器件以及制造这种半导体器件的方法
CN1263170C (zh) 氮化物基化合物半导体发光元件及其制造方法
CN1941437A (zh) 氮化镓基半导体发光二极管及其制造方法
CN1875465A (zh) 氮化镓半导体衬底及其制造方法
CN1734802A (zh) 氮化物半导体发光元件及制造氮化物半导体发光元件的方法
CN1622348A (zh) 薄膜电极、采用它的氮化镓基光学器件及其制备方法
CN1617365A (zh) 氮化物基发光装置及其制造方法
CN1134046C (zh) 半导体器件的制造方法
CN1993834A (zh) Ⅲ族氮化物半导体器件和外延衬底
CN1877854A (zh) 化合物半导体衬底、外延衬底、制造化合物半导体衬底和外延衬底的方法
CN1652362A (zh) 电极层、包括该电极层的发光器件、以及形成电极层的方法
CN1155112C (zh) 有关氮化镓的化合物半导体器件及其制造方法
CN1217384C (zh) 形成电阻性电极的方法
CN1638055A (zh) 氮化物系化合物半导体元件的制造方法
CN1862834A (zh) 氧化锌基薄膜晶体管及芯片制备工艺
CN1918716A (zh) 半导体材料以及采用该半导体材料的半导体元件
CN1969380A (zh) Ⅲ族氮化物半导体器件和外延衬底
CN1513211A (zh) 生产第ⅲ族氮化物化合物半导体器件的方法
CN1934717A (zh) 化合物半导体发光二极管

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1038099

Country of ref document: HK