CN1134046C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1134046C
CN1134046C CNB991264428A CN99126442A CN1134046C CN 1134046 C CN1134046 C CN 1134046C CN B991264428 A CNB991264428 A CN B991264428A CN 99126442 A CN99126442 A CN 99126442A CN 1134046 C CN1134046 C CN 1134046C
Authority
CN
China
Prior art keywords
nickel
semiconductor film
crystallization
film
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991264428A
Other languages
English (en)
Other versions
CN1260585A (zh
Inventor
大谷久
安达广树
宫永昭治
高山彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1260585A publication Critical patent/CN1260585A/zh
Application granted granted Critical
Publication of CN1134046C publication Critical patent/CN1134046C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体器件的制造方法，它包括：以与半导体膜的一个区域接触的方式，将催化剂物质沉积在将被结晶的基片的绝缘表面上，该催化剂可促进半导体膜结晶；加热使半导体膜结晶；使半导体膜于900-1200℃退火。

Description

半导体器件的制造方法
本申请是分案申请。原申请号为94119364.0，原申请日为1994年12月2日，其发明名称为“半导体器件的制造方法”。
技术领域
本发明涉及利用有结晶性的半导体制作半导体器件的制造方法。
背景技术
使用薄膜半导体形成的薄膜晶体管(下称TFT等)是已公知的。这种TFT是在衬底上形成薄膜半导体、使用该薄膜半导体构成的。这种TFT被用于各种集成电路，特别是电光学装置、尤其作为设置于有源矩阵型液晶显示装置的各像素的开关元件、作为在外围电路部分形成的驱动元件引起了人们的普遍关注。
用于TFT的薄膜半导体，虽然使用无定形硅膜很简便，但问题是其电特性低。为了提高TFT的特性，可以使用具有结晶性的硅薄膜。具有结晶性的硅膜，被称作多晶硅、聚硅、微晶硅等。为了制得这种具有结晶性的硅膜，可以首先形成无定形硅膜，然后通过加热使之结晶化而得到。
但是，通过加热进行结晶化，加热温度需600℃以上，加热时间为10小时以上，这对于用玻璃作为衬底是有困难的。例如，在有源型液晶显示装置中使用的康宁7059玻璃的变形温度是593℃，在大面积的衬底情况，对于加热600℃以上是有问题的。
根据本发明人的研究，在无定形硅膜表面上沉积微量镍或钯以及铅等元素，然后加热，在550℃处理4小时，可以使之结晶化。
为了引进上述微量元素(促进结晶化的催化剂元素)，可以进行等离子体处理或蒸镀，而且可利用离子注入。所谓等离子体处理，是在平行片型或阳极光柱型的等离子体CVD装置中，使用含催化剂元素的材料作为电极，在氮或氢等气氛中使之产生等离子体，从而在无定形硅膜上掺入催化剂元素的方法。
但是，上述元素在半导体中大量存在对于由这些半导体制作的器件的可靠性和电稳定性会产生不利影响。这是不能令人满意的。
也就是说，上述镍等促进结晶化的元素(催化剂元素)，虽然在使无定形硅进行结晶化时是必要的，但是，希望尽量地不包含在已结晶化了的硅中，为了实现这一目的，作为催化剂元素要选择在结晶性硅中惰性倾向强的，同时要使对于结晶化是必要的催化剂元素的量要尽量地少，必须用最低限量进行结晶化。因此，必须精密地控制引入上述催化剂元素的量。
另外，以镍作为催化剂元素时，对于形成无定形硅膜、通过等离子体处理方法加入镍，制造结晶性硅膜、以及其结晶化过程等，已通过详细研究搞清楚了下述事项：
(1)在用等离子体处理法将镍引入无定形硅膜中时、在进行热处理之前，镍已经侵入到无定形硅膜内的相当深度。
(2)结晶的起始晶核是从引入了镍的表面处生成的。
(3)在使用蒸镀法将镍在无定形硅膜上成膜的场合，也与进行等离子体处理时同样地发生结晶化。
从上述事项可以得出结论：通过等离子处理而导入的镍并不是全部有效地起作用，亦即，可以认为，即使大量的镍被引入，也存在有未充分作用的镍。因此，可认为硅与镍连接点(面)在低温结晶化时起作用。而且可以得出需要将镍尽可能分散成微细的原子状的结论，亦即结论是：‘需要在无定形硅膜的表面附近，在低温结晶化可能的范围内，将浓度尽量低的镍以原子状分散地引入为最好’。
作为仅仅在无定形硅膜表面附近引入极微量镍的方法，换言之，作为仅仅在无定形硅膜表面附近引入极微量促进结晶化的催化剂元素的方法，虽然可以举出蒸镀法，但是，问题是蒸镀法不好控制，严密地控制催化剂元素的加入量是有困难的。
另外，已证实晶体生长是从引入上述促进结晶化的催化剂元素的区域向未引入催化剂元素的区域进行的。这样进行晶体生长的区域，由于催化剂元素的浓度低，因此，作为半导体器件的活性层使用是非常有用的，但是，有选择地引入催化剂元素的方法，在工业上还是有问题的。
发明内容
本发明的目的是，在使用催化剂元素、于600℃以下热处理而制造具有结晶性的薄膜硅半导体的过程中，达到下列要求：
(1)控制引入催化剂元素的量，并且将其控制在最低限度的量；
(2)成为有选择地引入催化剂元素的方法；
(3)成为高生产率的方法。
本发明为满足上述要求，采用下述手段得到了有结晶性的硅膜。
与表面上利用光刻形成了掩膜图案的无定形硅膜相接触，使促进该无定形硅膜结晶化的催化剂元素单质或含有该催化剂元素的化合物保持，在上述催化剂元素单质或含该催化剂元素的化合物与上述无定形硅膜处于相接触的状态下进行加热处理，使上述无定形硅膜结晶化。
具体地说，是将含催化剂元素的溶液涂敷在利用光刻形成所希望的图案的无定形硅膜表面上，通过进行催化剂元素的引入实现上述的构成。
本发明的一个突出特征是，在与利用光刻形成掩膜图案的无定形硅膜的表面相接触的情况下导入催化剂元素。
另外，本发明的特征是，使用通过催化剂元素的作用而被结晶化的结晶性硅膜构成具有半导体器件的PN、PI、NI等的至少一种电学结的活性区为特征。作为半导体器件，可以举出薄膜晶体管(TFT)、二极管、光敏感元件。
采用本发明的构成方案，可得到如下基本结果：
(a)溶液中的催化剂元素浓度经预先严格控制，能够达到有更高的结晶性而且所含该元素的量更少。
(b)只要是使溶液与无定形硅膜表面相接触，则被引入无定形硅膜中的催化剂元素的量就由溶液中的催化剂元素的浓度决定。
(c)吸附在无定形硅膜表面上的催化剂元素，主要用于促进结晶化，因此可以以必要的最小浓度引入催化剂元素。
(d)利用光刻图有选择地引入催化剂元素，利用从催化剂元素的引入区域横向生长结晶的区域可容易地形成半导体器件。
附图说明
图1表示实施例的制造工序。
图2表示实施例的制造工序。
符号的说明
11......玻璃衬底
12......无定形硅膜
13......氧化硅膜
14......有镍的乙酸溶液膜
15......旋转器
具体实施方式
作为在无定形硅膜上涂敷含有促进结晶化的元素的溶液的方法，涂敷溶液可以使用水溶液、有机溶剂溶液等。这里所说的“含有”包括下述二种含义，即作为化合物含有和只通过分散含有的意思。这些溶液需要考虑与加入的含催化剂元素的化合物的适宜性，以及与薄膜表面的接触角来进行决定。特别是图案微细的情况下，由于使用接触角小的材料，因此，连图案内部都可以均匀处理。
含有催化剂元素的溶剂，可以从极性溶剂例如水、醇、酸、氨中选择使用。
使用镍作为催化剂，在镍含于极性溶剂中的场合，镍是以镍的化合物被引入的。作为这种镍化合物可以从具有代表性的溴化镍、乙酸镍、草酸镍、碳酸镍、氯化镍、碘化镍、硝酸镍、硫酸镍、甲酸镍、乙酰丙酮镍、4-环己基丁酸镍、氧化镍、氢氧化镍中选择使用。
含催化剂元素的溶剂是非极性溶剂时，可以从苯、甲苯、二甲苯、四氯化碳、氯仿、醚类、三氯乙烯、氢氟烃中选择使用。再有，这里所说的极性、非极性并不是严格的指有无偶极矩，而是基于一般的化学性质而说的。
这时，镍是以镍的化合物的形式被引入的。这种镍化合物有代表性的，可从乙酰丙酮镍、2-乙基己酸镍中选择使用。
另外，在含催化剂元素的溶液中加入表面活性剂也是有用的。这是为了提高对于被涂敷表面的粘合性，控制吸附性。这种表面活性剂也可以预先涂敷在被涂敷的表面上。
在镍单质被用作催化剂元素的场合，需要将其溶于酸配制成溶液。
以上描述的虽然是使用将催化剂元素镍完全溶解的溶液例子，但是，也可以使用镍未完全溶解，由镍单质或镍化合物组成的粉末均匀地分散在分散剂中的乳浊液。
以上所述，对于使用镍以外的材料作为催化剂元素也同样适用。
使用镍作为促进结晶化的催化剂元素，在使用水之类的极性溶剂作为含镍溶液的溶剂的场合，如果在无定形硅膜上直接涂敷这些溶液，往往会有不沾溶液的情况出现。这时，首先形成100以下的薄氧化膜，在其上涂敷含催化剂元素的溶液，这样就能够均匀地涂敷溶液。另外在溶液中添加表面活性剂之类的物质，对于改善润湿性也是有效的。
另外，作为溶液，使用象2-乙基己酸镍的甲苯溶液这样的非极性溶剂，可以在无定形硅膜表面上直接涂敷。这时，预先涂敷像在保护膜涂敷时使用的粘着剂这样的物质是有效的。但是，必须注意，涂敷量过多时，相反会妨碍向无定形硅中添加催化剂元素。
溶液中所含催化剂元素的量，也与溶液的种类有关，大致而言，镍量相对于溶液可为200ppm～1ppm，最好是50ppm-1ppm(按重量换算)。这是根据在结晶化结束后的膜中的镍浓度和耐氢氟酸性而决定的值。
利用在无定形硅膜表面上形成的保护性掩膜，选择性地涂敷含催化剂元素的溶液，可以有选择的进行晶体生长。特别是，这时在硅膜表面上从涂敷了溶液的区域向未涂敷溶液的区域，能够在大致平行的方向上进行晶体生长。本说明书中把在该硅膜表面上以大致平行的方向进行晶体生长的区域称为按横向进行晶体生长的区域。
另外，已确知在该横向进行晶体生长的区域，催化剂元素的浓度低。作为半导体器件的活性层区域，利用结晶性硅膜是有益的，在活性层区域中杂质浓度低是所希望的。因此，利用上述横向进行晶体生长的区域形成半导体器件的活性层区域，在器件制造上是有用的。
本发明中使用镍作为催化剂元素可以得到最显著的效果，其它可利用的催化剂元素的种类，理想的有Ni、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb。另外，还可以使用从VIII族元素、IIIb、IVb、Vb元素中选择的一种或几种元素。
用Fe(铁)作为催化剂元素时，作为铁的化合物可以使用下列已知的铁盐，例如，溴化亚铁(FeBr2·6H2O)、溴化铁(FeBr3·6H2O)、乙酸铁(Fe(C2H3O2)3·xH2O)、氯化亚铁(FeCl2·4H2O)、氯化铁(FeCl3·6H2O)、氟化铁(FeF3·3H2O)、硝酸铁(Fe(NO3)3·9H2O)、磷酸亚铁(Fe3(PO4)2·8H2O)、磷酸铁(FePO4·2H2O)。
用Co(钴)作为催化剂元素时，作为它的化合物可以使用下列钴盐，例如，溴化钴(CoBr·6H2O)、乙酸钴(Co(C2H3O2)2·4H2O)、氯化钴(COCl2·6H2O)、氟化钴(CoF2·xH2O)、硝酸钴(Co(NO3)2·6H2O)。
用Ru(钌)作为催化剂元素时，作为其化合物可以使用下列已知的钌盐，例如氯化钌(RuCl3·H2O)。
用Rh(铑)作为催化剂元素时，作为它的化合物可以使用已知的铑盐，例如，氯化铑(RhCl3·3H2O)。
用Pd(钯)作为催化剂元素时，作为它的化合物可以使用已知的钯盐，例如氯化钯(PdCl2·2H2O)。
用Os(锇)作为催化剂元素时，作为它的化合物可以使用已知的锇盐，例如氯化锇(OsCl3)。
用Ir(铱)作为催化剂元素时，作为它的化合物可以使用已知的铱盐，例如三氯化铱(IrCl3·3H2O)、四氯化铱(IRCl4)。
用Pt(铂)作为催化剂元素时，作为它的化合物可以使用已知的铂盐，例如氯化铂(PtCl4·5H2O)。
用Cu(铜)作为催化剂元素时，作为它的化合物，可从乙酸铜(Cu(CH3·COO)2)、氯化铜(CuCl2·2H2O)、硝酸铜(Cu(NO3)2·3H2O)中选用。
用Au(金)作为催化剂元素时，作为它的化合物，可从三氯化金(AuCl3·xH2O)、氯化金盐(AuHCl4·4H2O)、四氯金钠(AuNaCl4·2H2O)中选用。
另外，催化剂元素的引入方法，并不限于使用水溶液和醇等溶液，可以广泛地利用含有催化剂元素的物质，例如，可以使用含有催化剂元素的金属化合物或氧化物。
[实施例1]
本实施例是有关利用光刻掩膜在无定形硅膜表面上形成所希望的掩膜图案，通过从该掩膜图案上涂敷含镍溶液，在无定形硅膜上有选择的引入镍的例子。
图1表示本实施例中的制造工序的示意图。首先，在玻璃衬底(康宁7059，10cm四方形)上形成起遮蔽作用的抗蚀图21。掩膜可以是正型，也可以是负型。
采用通常的光致蚀刻图案形成工序，形成必要的光致蚀刻掩膜21的图案。然后，在氧气氛中用紫外线照射，形成薄的氧化硅膜20。这种氧化硅膜20的制作是通过在氧气氛中用UV光照射5分钟进行的。该氧化硅膜20的厚度为20～50(图1(A))。
这种极薄的氧化硅膜20是为了改善在后续的工序中涂敷的含镍溶液在无定形硅膜12上的润湿性。另外，代替使用UV光，用加热至70℃的过氧化氢水浸渍5分钟而得到氧化膜也是可以的。此外利用加热形成氧化膜也是可以的。
在这种状态下，滴下(10cm见方衬底的场合)5ml含有100ppm镍的乙酸盐溶液，在该乙酸盐溶液中加入表面活性剂，通过刻蚀剂使溶液不再被排拒。这种溶液的涂敷是用旋涂器以50rpm的转速旋转涂敷10秒钟，使整个衬底表面上形成均匀的水膜。进而在这种状态下，保持5分钟后，用旋转器以2000rpm的转速，进行60秒的转动干燥。另外，这种“保持”操作也可以在旋涂器上一边以0～150rpm的转速转动一边同时进行(图1(B))。
然后，通过氧抛光将光刻掩膜21除去，形成有选择性的吸附镍元素的区域，光刻掩膜的除去也可以通过在氧中进行退火来实现。
然后，通过在550度(氮气氛)、4小时的加热处理，使无定形硅膜12结晶化。这时，从引入镍的区域22、按23所示的方向，向未引入镍的区域在横向上进行晶体生长。在图1(C)中，24是直接引入镍进行结晶化的区域，25是在横向上进行结晶化的区域。业已证实区域25在大致<111>轴方向上进行晶体生长。
在经过上述加热处理结晶化的工序之后，进行激光或强光照射退火是有效的。这可使结晶性硅膜的结晶性效果进一步提高。作为激光可以用KrF准分子激光或XeCl激光，作为强光使用红外光也是有效的。因为红外光难以被玻璃基片吸收，而可被硅选择性地吸收，因而可得到大的退火效果。
在本实施例中，通过改变溶液浓度和保持时间，在镍被直接引入的区域中，可以将镍的浓度控制在1×1016原子·厘米-3～1×1019原子·厘米-3的范围。同样可将横向生长区域的浓度控制在低于上述浓度范围。
按本实施例所述方法形成的结晶硅膜具有良好的耐氢氟酸性，根据本发明人的知识，用等离子体处理引入镍，经结晶化得到的结晶性硅膜其耐氢氟酸性是低的。
例如，在结晶性硅膜上形成作为栅极绝缘膜或层间绝缘膜而起作用的氧化硅膜，然后为了形成电极经过开孔工序，形成电极的操作有时是必要的。这时，普通采取用缓冲氢氟酸除去氧化硅膜的工序。但是，在结晶性硅膜的耐氢氟酸性低时，只除去氧化硅膜是困难的，有可能产生腐蚀结晶性硅膜的问题。
但是，对于结晶性硅膜具有耐氢氟酸性的情况来说，氧化硅膜和结晶性硅膜的腐蚀速度的差异(选择比)增大，因此，能够选择性地仅仅除去氧化硅膜，这在制造工序上具有非常大的意义。
如上所述，在横向上结晶成长的区域，催化剂元素的浓度小而且结晶性好，所以把这个区用作半导体器件的活性区是有用的。例如，用作薄膜晶体管的沟道形成区是极其有用的。
[实施例2]
本实施例是使催化剂元素镍含在非水溶液的醇中，涂敷在无定形硅膜上的例子。本实施例中作为镍的化合物使用的是乙酰丙酮镍，使该化合物含在醇中，只要使镍的浓度成为所需要的浓度即可。之后的工序与实施例1的相同。
下面对具体条件进行说明。首先，作为镍化合物，准备好乙酰丙酮镍。该物质在醇中是可溶的，由于分解温度低，所以在结晶化工序中加热时可能容易分解。
作为醇使用乙醇，为了调制成含镍量为100ppm，首先将乙醇中的乙酰丙酮镍的量换算成镍的量，制备好含镍的溶液。
将该溶液涂敷在利用光刻漆形成所希望的光刻图的无定形硅膜上。这里之所以使用光刻清漆，是因为在300℃烘烤了的光刻清漆，在醇中是不溶解的。另外，无定形硅膜，在形成氧化硅的基底膜(2000厚)的100mm见方的玻璃衬底上，厚度为1000，是用等离子体CVD法形成的。
在上述无定形硅膜上涂敷的溶液，比实施例1使用水溶液的场合少就可以达到目的。这是由于醇的接触角比水的更小。这里，相对于100mm见方的面积，滴2ml就可以。
在该状态保持5分钟。然后，用旋转器进行干燥，这时旋转器以1500rpm的转速转动1分钟。接着在350℃、在氮气氛中加热60分钟，使镍盐分解。在这过程中镍向无定形硅膜内扩散，催化剂元素镍被引入到无定形硅膜内。然后，利用肼进行湿腐蚀或通过抛光除去由光刻清漆形成的掩膜。接着在550℃加热4小时进行结晶化。这样就得到了具有结晶性的硅膜。
当然，在本实施例中也与实施例1同样地从引入催化剂元素的区域向未引入催化剂元素的区域进行晶体生长，从而得到在横向上晶体生长的结晶性硅区域。
[实施例3]
本实施例是通过在形成光刻图的无定形硅膜上形成含催化剂元素镍的氧化膜，有选择性地引入催化剂元素镍的例子。
本实施例是使用含有促进结晶化的催化剂元素的OCD溶液，在无定形硅膜上形成含上述催化剂元素的氧化膜，然后通过加热使之结晶化的例子。所谓OCD溶液是“东京应化工业公司的Ohka DiffusionSource”，是将硅化合物和添加物溶于有机溶剂中形成的溶液。该溶液涂敷后通过烘烤可以简便地形成氧化硅膜。另外，还可以容易形成添加杂质的氧化硅膜。
本实施例中使用康宁7059玻璃作为衬底。其大小为100mm×100mm。
首先，通过等离子CVD法或LPCVD法形成100～1500的无定形硅膜。这里成膜厚度为1000。
为了除掉污染和天然氧化膜，进行氢氟酸处理，形成所希望的光刻图。这时需要选择对于OCD溶液中所含的有机溶剂具有耐受性的光刻胶材料。
然后形成含催化剂元素镍的氧化膜。该氧化膜是用以下原料制作的。该氧化膜由图1所示实施例1中被涂敷溶液14的部分所形成。
首先，作为基础使用东京应化工业公司制造的OCD Type2Si59000，将乙酰丙酮镍(II)溶于醋酸甲酯中，然后与上述OCD溶液混合，调整制备含SiO2为2.0重量％、镍为200～2000ppm的溶液。
将该溶液10ml向无定形硅膜表面滴下，用旋涂器以2000rpm的转速进行旋转涂敷。随后在150℃预烘烤30分钟，形成含镍的氧化硅膜，厚度约为1300。预烘烤温度可以根据镍化合物的分解温度决定。
用剥离液将光刻胶除去。然后在加热炉，在550℃和氮气氛中进行4小时加热处理。结果可得到在衬底上形成的有结晶性的硅薄膜。同时从引入镍的区域向未引入镍的区域在横向上进行结晶生长。
上述加热处理可以在450℃以上的温度进行，如果温度低，加热时间就必须延长，生产效率下降。如果加热温度超过550℃，作为衬底使用的玻璃衬底的耐热性就将发生问题。
OCD溶液中镍元素的浓度是由与OCD溶液中SiO2浓度的相互关系决定的。，但并不是由单一因素决定的。而且，还取决于结晶化时的加热温度和加热时间，由于从由OCD形成的氧化硅膜向结晶性硅膜中的扩散量有所不同，因而，必须在也考虑这些因素的基础上决定镍元素的浓度。
[实施例4]
本实施例中表示选择性地引入镍，利用从该部分在横向(与衬底平行方向)上进行结晶生长的区域形成电子器件的例子。采用这种构成时，可以进一步降低在器件活性层区的镍浓度，从器件的电稳定性和可靠性方面，可认为这是很理想的构成。
作为本实施例中的镍元素引入方法，采用实施例1～实施例3中的哪一种方法都可以。
本实施例是关于用来控制有源矩阵的象素的TFT的制造工序。图2表示本实施例的制作工序。首先，将衬底201洗净、用TEOS(四乙氧基硅烷)和氧作为原料气体，采用等离子体CVD法形成厚度为2000的氧化硅底膜202。然后，通过等离子体CVD法形成厚度为500～1500(例如1000)的本征(I型)无定形硅膜203。接下来形成掩膜205。这样就形成无定形硅的曝露区域206。
用实施例1所示的方法，涂敷含有促进结晶化的催化剂镍元素的溶液(这里是乙酸盐溶液)。乙酸溶液中镍的浓度是100ppm。其详细工序和条件与实施例1相同。该工序用实施例2或实施例3所示的方法也是可以的。
然后，在氮气氛中和500～620℃(例如550C)下进行4小时的加热退火，使硅膜203结晶化。结晶化是以镍和硅膜的接触区206作为出发点，按照箭头所示与衬底平行的方向进行结晶生长。图中区域204表示镍被直接引入而结晶化的部分，区域203表示在横向上进行结晶化的部分。该203区表示的在横向上的结晶，约为25μm。业已证实其结晶生长方向大致是<111>轴向(图2(A))。
接着，除去氧化硅膜205。这时也同时除去在206区表面形成的氧化膜。然后，将硅膜204形成布线图案后、经干腐蚀、形成岛状的活性层区208。这时，图2(A)中206表示的区域，是镍直接被引入的区域，是镍的高浓度区域。另外已确认：结晶生长的顶端，也同样存在镍的高浓度。业已证实。这些区域与其中间的区域相比，镍的浓度是高的。因此，本实施例中，在活性层208中可使这些镍的高浓度区与沟道形成区不重叠。
然后，在含100体积％水蒸气的10个大气压、500～600℃(有代表性的是550℃)的气氛中，放置1小时，使活性层(硅膜)208的表面氧化，形成氧化硅膜209。氧化硅膜的厚度为1000。经热氧化形成氧化硅膜209之后，使衬底保持在氨气氛(1个大气压、100％)、400℃的条件下。在该状态下，用波长在0.6～4μm(例如0.8～1.4μm)有峰值的红外光对衬底照射30～180秒，对氧化硅膜209施行氮化处理。另外，这时，也可以将0.1～10％的HCl混入上述气氛中。
用卤灯作为红外线的光源。红外光的强度，用监控器调节单晶硅晶片上的温度为900～1200℃。具体地说，就是监控埋入硅片的热电偶的温度并将其反馈到红外线光源。本实施例中，升温按一定的速度，即50～200℃/秒，降温是自然冷却到20～100℃。由于这种红外光照射就是选择性地加热硅膜，所以能够把对玻璃衬底的加热控制到最小限度(图2(B))。
接着，用溅射法形成厚度3000～8000(例如6000)的铝膜(含钪0.01～0.2％)。然后，将铝膜形成图案，成为栅电极210。(图2(C))。
进而，将该铝电极的表面进行阳极氧化、在表面形成氧化物层211。该阳极氧化在含有1～5％酒石酸的乙二醇溶液中进行。得到的氧化物层211的厚度是2000。再有，因为该氧化物211，在后续的离子掺杂工序中成为形成补偿栅区的厚度，所以补偿栅区的长度可以在上述阳极氧化工序中决定。(图2(D))。
接着，采用离子掺杂法(也称作等离子体掺杂法)，以栅电极部分即栅电极210和其周围的氧化层211作为掩膜，向活性层区(构成源极/漏极、沟道)中添加赋予自(身)匹配的N导电型和杂质(这里是磷)。掺杂气体使用磷化氢(PH3)，加速电压为60～90KV，例如80KV。剂量为1×1015～8×1015cm-2，例如为4×1015cm-2。结果，可形成N型杂质区212和213。从图中也可看到杂质区与栅电极只以距离X互相脱开成为偏置状态。这样的偏置状态，特别是在减小对栅电极加反向电压(N沟道TFT场合是负值)时的漏电流(也称断态电流)方面是有效的。尤其是，在控制像本实施例的有源矩阵象素的TFT上，为了得到良好的图面，希望在象素电极上累积的电荷不逃逸，减少漏电流，因此设置偏置是有效的。
然后，通过激光照射进行退火。激光使用的是KrF准分子激光(波长248nm，脉冲宽度20nsec)，也可以使用其他激光。激光照射条件是，能量密度为200～400mJ/cm2，例如250mJ/cm2，一处进行2-10次照射，例如一个地方照射2次。由于这种激光照射时将衬底加热到200～450℃，因此也可使效果增大。(图2(E))。
接着，通过等离子体CVD法形成厚度6000的氧化硅膜214作为层间绝缘物。进而，通过旋转涂敷法形成透明的聚酰亚胺膜215，将表面平整化。在这样形成的平面上采用溅射法形成厚度800的透明导电性膜(ITO膜)，对它进行图案布线，形成象素电极216。
然后，在层间绝缘物214、215上形成接触孔，利用金属材料，例如氮化钛和铝的多层膜形成TFT的电极·布线217、218。最后，在1个气压的氢气氛中和350℃下进行30分钟的退火，完成了具有TFT的有源矩阵的象素电路。(图2(F))。
利用光刻胶保护膜选择性地引入催化剂元素，在低温、短时间使之结晶化，用得到的结晶性硅膜制造半导体器件，可得到生产率高、特性好的器件。
另外，在实施例中是在衬底上涂敷含催化剂元素的溶液，不过预先在衬底表面上涂敷这种溶液，在其上形成无定形的硅膜也未偏离本发明的主题。

Claims (42)

1.一种半导体器件的制造方法，它包括以下的步骤：
使一种催化剂元素以与半导体膜的一个区域接触的方式，沉积在基片的一个绝缘表面上，所述催化剂元素能够促进该半导体膜的结晶化；
通过加热使所述半导体膜结晶；和
使所述半导体膜于900-1200℃的温度范围进行退火。
2.根据权利要求1所述，其中，采用选自Ni、Pd、Pt、Cu、Ag、Au、In、Sn、P、As和Sb中的至少一种元素作为所述催化剂元素。
3.根据权利要求1所述的方法，其中，采用选自元素周期表中第VIII、IIIb、IVb和Vb族的至少一种元素作为所述催化剂元素。
4.根据权利要求1所述的方法，其中，所述催化剂元素以1×1016原子/厘米3至1×1019原子/厘米3的浓度存在于所述区域内。
5.根据权利要求1所述的方法，其中，使所述半导体膜于含氯的气氛中退火。
6.根据权利要求1所述的方法，其中，使所述结晶步骤于550-620℃的温度范围进行。
7.根据权利要求1所述的方法，其中，对所述退火步骤的温度进行监控，并将所测得的数值反馈回热源，所述温度的监控是在单晶硅的晶片上，利用埋没于该晶片中的热电偶进行。
8.根据权利要求1所述的方法，其中，所述退火步骤通过照射30-180秒红外线进行。
9.根据权利要求1所述的方法，其中，所述退火步骤通过照射一种峰强度在0.6～4微米的波长范围的红外线进行。
10.根据权利要求1所述的方法，其中，采用Ni作为催化剂元素，所述Ni以镍化合物的形态使用。
11.根据权利要求10所述的方法，其中，所述镍的化合物是选自溴化镍、乙酸镍、草酸镍、碳酸镍、氯化镍、碘化镍、硝酸镍、硫酸镍、甲酸镍、乙酰丙酮镍、4-环已基丁酸镍、氧化镍、氢氧化镍中的至少一种。
12.根据权利要求1的半导体器件的制造方法，它还包括以下的步骤：
在结晶步骤以后并在退火步骤以前，将所述半导体膜进行图案布线成为半导体层。
13.根据权利要求12所述的方法，其中，所述结晶步骤于550-620℃的范围进行。
14.根据权利要求12所述的方法，其中，所述材料中所含的催化剂选自Ni、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb、Fe、Co、Ru和Ir。
15.根据权利要求12所述的方法，其中，对所述退火步骤的温度进行监控，并将所测得的温度反馈回热源，所述监控是在单晶硅的晶片上利用埋没于该晶片中的热电偶进行。
16.根据权利要求12所述的方法，其中，所述退火步骤通过照射30-180秒红外线进行。
17.根据权利要求12所述的方法，其中，所述退火步骤是通过照射一种峰强度在0.6-4微米的波长范围的红外线进行的。
18.根据权利要求1的半导体器件的制造方法，
其中，在所述结晶步骤中，晶体由所述区域以与所述绝缘表面平行地生长。
19.根据权利要求18所述的方法，其中，所述结晶步骤于550-620℃的温度范围进行。
20.根据权利要求18所述的方法，其中，所述催化剂选自Ni、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb、Fe、Co、Ru和Ir。
21.根据权利要求18所述的方法，其中，对所述退火步骤的温度进行监控，并将所测得数值反馈回热源，所述监控是在单晶硅的晶片上，用埋没于该晶片的热电偶进行。
22.根据权利要求18所述的方法，其中，所述沉积步骤包括用旋转式涂料器将含催化剂元素的溶液涂敷到半导体膜的所述表面。
23.根据权利要求22所述的方法，其中，为了提高半导体膜与所述溶液的润湿性，在涂敷所述溶液之前，使一种氧化物膜形成于所述半导体膜上。
24.根据权利要求22所述的方法，其中，所述溶液包括一种化合物，它选自溴化镍、乙酸镍、草酸镍、碳酸镍、氯化镍、碘化镍、硝酸镍、硫酸镍、甲酸镍、乙酰丙酮镍、4-环已基丁酸镍、氧化镍和氢氧化镍。
25.根据权利要求18所述的方法，其中，所述退火步骤通过照射30-180秒红外线进行。
26.根据权利要求18所述的方法，其中，所述退火通过照射一种峰强度在0.6-4微米波长范围的红外线进行。
27.一种半导体器件的制造方法，它包括以下的步骤：
在绝缘表面形成一种含硅的半导体膜；
按与所述半导体膜的被选择的区域接触的方式，选择性地沉积结晶促进物质；
通过加热结晶所述半导体膜，晶体由所述被选择的区域以与所述绝缘表面平行的方向生长；
在不包括所述被选择的区域的区域形成所述半导体器件的活性区域；以及
使所述活性区域于900-1200℃的温度范围进行退火。
28.根据权利要求27所述的方法，其中，采用选自Ni、Pd、Pt、Cu、Ag、Au、In、Sn、P、As和Sb中的至少一种元素作为所述结晶促进物质。
29.根据权利要求27所述的方法，其中，使用选自元素周期表中VIII、IIIb、IVb和Vb中的至少一种元素作为所述结晶促进物质。
30.根据权利要求27所述的方法，其中，所述活性区域有选自PI、PN和NI结中的至少一种结。
31.根据权利要求27所述的方法，其中，所述结晶步骤在550-620℃进行。
32.根据权利要求27所述的方法，其中，对所述退火步骤进行温度监控，并将所测得的数值反馈到热源，所述温度监控是在单晶硅的晶片上，利用埋没于该晶片中的热电偶进行的。
33.根据权利要求27所述的方法，其中，所述沉积步骤包括用一种旋转涂器将一种含有所述结晶促进物质的溶液涂敷到半导体薄膜的所述表面上。
34.根据权利要求27所述的方法，其中，所述退火步骤通过照射30-180秒红外线进行。
35.根据权利要求27所述的方法，其中，所述退火步骤通过照射一种峰强度在0.6-4微米波长范围的红外线进行。
36.根据权利要求33所述的方法，其中，所述溶液包括一种选自水、醇、酸和氨水的极性溶剂。
37.根据权利要求33所述的方法，其中，为了提高所述半导体膜与所述溶液的润湿性，在涂敷所述溶液之前，在所述半导体膜上形成一种薄的氧化物薄膜。
38.一种半导体器件的制造方法，它包括以下的步骤：
以与所形成半导体硅膜的一个表面接触的方式，将一种含有催化剂金属的物质沉积在整个绝缘基片上；
通过加热使所述半导体膜进行结晶；以及，然后，
在含氯的气氛中，在比所述结晶步骤高的温度，对所述半导体膜进行处理，
其中，所述催化剂金属是能够促进半导体膜结晶的金属。
39.根据权利要求5或38所述的方法，其中，所述气氛包括氨和HCl。
40.一种半导体器件的制造方法，它包括以下的步骤：
将结晶促进物质在绝缘表面上进行沉积，所述沉积按与形成的含硅的半导体薄膜的被选择的区域接触的方式进行；
通加热结晶所述半导体膜，晶体由所述被选择的区域以与所述绝缘表面平行的方向生长。
在不包括所述被选择的区域的区域形成所述半导体器件的活性区域；以及
使所述活性区域于高于结晶步骤的温度进行退火。
41.一种有至少一个薄膜晶体管的半导体器件的制造方法，它包括以下的步骤：
以与半导体膜的一个选择区域接触的方式，将一种含有催化剂的物质沉积在将被结晶的基片的绝缘表面上，所述催化剂是能够促进所述半导体膜结晶的催化剂；
通过加热使所述半导体膜结晶；
在结晶步骤以后，将所述半导体膜进行图案布线成为半导体层；
在整个半导体层上形成一层绝缘膜；以及
使所述半导体层于高于结晶步骤的温度进行退火。
42.一种有至少一个薄膜晶体管的半导体器件的制造方法，它包括以下的步骤：
以与半导体膜的一个选择区接触的方式，将一种含有催化剂的物质沉积在基片的绝缘表面上，所述催化剂能够促进该半导体膜的结晶化；
通过加热使所述半导体膜结晶，晶体由所述选择区域以与所述绝缘表面平行地生长；
在所述结晶步骤以后，将所述半导体膜构图布线成半导体层，以及
使所述半导体层于高于结晶步骤的温度进行退火，
其中，所述半导体层的配置是使所述结晶通过所述薄膜晶体管的沟道区进行延伸。
CNB991264428A 1993-12-02 1999-12-18 半导体器件的制造方法 Expired - Fee Related CN1134046C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP339399/1993 1993-12-02
JP33939993 1993-12-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB941193640A Division CN1328761C (zh) 1993-12-02 1994-12-02 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1260585A CN1260585A (zh) 2000-07-19
CN1134046C true CN1134046C (zh) 2004-01-07

Family

ID=18327113

Family Applications (5)

Application Number Title Priority Date Filing Date
CNB001010581A Expired - Fee Related CN1156918C (zh) 1993-12-02 1994-12-02 半导体器件
CNB2006100999745A Expired - Fee Related CN100472752C (zh) 1993-12-02 1994-12-02 半导体器件的制造方法
CNB2004100861844A Expired - Fee Related CN100358095C (zh) 1993-12-02 1994-12-02 半导体器件的制造方法
CNB941193640A Expired - Fee Related CN1328761C (zh) 1993-12-02 1994-12-02 半导体器件的制造方法
CNB991264428A Expired - Fee Related CN1134046C (zh) 1993-12-02 1999-12-18 半导体器件的制造方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CNB001010581A Expired - Fee Related CN1156918C (zh) 1993-12-02 1994-12-02 半导体器件
CNB2006100999745A Expired - Fee Related CN100472752C (zh) 1993-12-02 1994-12-02 半导体器件的制造方法
CNB2004100861844A Expired - Fee Related CN100358095C (zh) 1993-12-02 1994-12-02 半导体器件的制造方法
CNB941193640A Expired - Fee Related CN1328761C (zh) 1993-12-02 1994-12-02 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US6348367B1 (zh)
KR (2) KR100381304B1 (zh)
CN (5) CN1156918C (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US6127279A (en) * 1994-09-26 2000-10-03 Semiconductor Energy Laboratory Co., Ltd. Solution applying method
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
US6939816B2 (en) * 2000-11-10 2005-09-06 Texas Instruments Incorporated Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
KR20020057382A (ko) * 2001-01-04 2002-07-11 주승기 반도체 소자 제조 방법 및 장치
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP4056720B2 (ja) * 2001-08-30 2008-03-05 株式会社半導体エネルギー研究所 結晶質半導体膜の作製方法
US7033950B2 (en) * 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
CN100337304C (zh) * 2003-08-22 2007-09-12 友达光电股份有限公司 形成多晶硅层的方法
US7070915B2 (en) * 2003-08-29 2006-07-04 Tokyo Electron Limited Method and system for drying a substrate
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법
TWI247930B (en) * 2004-08-10 2006-01-21 Ind Tech Res Inst Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics
TWI360710B (en) * 2008-02-22 2012-03-21 Au Optronics Corp Active device array substrate, electro-optical app
CN116936671B (zh) * 2023-09-13 2023-12-05 微纳动力(北京)科技有限责任公司 包含受光pn结和输出三极管的光敏器件及其构成的光电镊

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783049A (en) 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
US3856565A (en) 1973-04-03 1974-12-24 Rca Corp Method of electrolessly plating a metal to a body which includes lead
DE2508802A1 (de) 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4379020A (en) 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
EP0178447B1 (en) * 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPS6260220A (ja) * 1985-09-09 1987-03-16 Seiko Epson Corp 半導体装置の製造方法
US5248630A (en) 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
US4959247A (en) 1987-12-14 1990-09-25 Donnelly Corporation Electrochromic coating and method for making same
JP2730900B2 (ja) 1988-02-15 1998-03-25 三洋電機株式会社 半導体装置の製造方法
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
DE69033153T2 (de) 1989-03-31 1999-11-11 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
JP2961375B2 (ja) 1989-06-20 1999-10-12 セイコーエプソン株式会社 半導体装置の製造方法
JP2591165B2 (ja) 1989-06-22 1997-03-19 日本電気株式会社 拡張記憶システム
US5075259A (en) * 1989-08-22 1991-12-24 Motorola, Inc. Method for forming semiconductor contacts by electroless plating
US5358907A (en) 1990-01-30 1994-10-25 Xerox Corporation Method of electrolessly depositing metals on a silicon substrate by immersing the substrate in hydrofluoric acid containing a buffered metal salt solution
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
JP3186096B2 (ja) 1990-06-14 2001-07-11 アジレント・テクノロジーズ・インク 感光素子アレイの製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5244836A (en) 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices
JP2779289B2 (ja) 1992-05-11 1998-07-23 シャープ株式会社 薄膜トランジスタの製造方法
US5252502A (en) 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1542929B (zh) 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (zh) 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
KR100381304B1 (ko) 2003-04-26
CN100472752C (zh) 2009-03-25
CN1624866A (zh) 2005-06-08
KR100302402B1 (ko) 2001-09-29
CN1328761C (zh) 2007-07-25
CN1260585A (zh) 2000-07-19
CN1111399A (zh) 1995-11-08
CN100358095C (zh) 2007-12-26
CN1925137A (zh) 2007-03-07
CN1156918C (zh) 2004-07-07
US6348367B1 (en) 2002-02-19
CN1271181A (zh) 2000-10-25

Similar Documents

Publication Publication Date Title
CN1134046C (zh) 半导体器件的制造方法
CN1052565C (zh) 一种制造半导体器件的方法
CN1052572C (zh) 制造半导体器件的方法
CN1051877C (zh) 半导体器件及其制造方法
CN1143362C (zh) 制造半导体器件的方法
CN1244161C (zh) 半导体器件的制造方法
CN1160759C (zh) 半导体器件及其制造方法
CN1039464C (zh) 半导体器件及其制造方法
CN1097298C (zh) 制造结晶硅半导体和薄膜晶体管的方法
CN1051640C (zh) 半导体器件及其制造方法
CN1146038C (zh) 半导体器件及其制造方法
CN1149631C (zh) 制备具有结晶性的半导体膜的设备和方法
CN1132409A (zh) 制造半导体器件的方法及晶体生长促进剂
US6798023B1 (en) Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
JP4125387B2 (ja) 半導体装置作製方法
JPH07211635A (ja) 半導体装置作製方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040107

Termination date: 20121202