JP2591165B2 - 拡張記憶システム - Google Patents
拡張記憶システムInfo
- Publication number
- JP2591165B2 JP2591165B2 JP1159898A JP15989889A JP2591165B2 JP 2591165 B2 JP2591165 B2 JP 2591165B2 JP 1159898 A JP1159898 A JP 1159898A JP 15989889 A JP15989889 A JP 15989889A JP 2591165 B2 JP2591165 B2 JP 2591165B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- extended storage
- unit
- reply
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 技術分野 本発明の拡張記憶システムに関し、特に大規模な拡張
記憶容量の複数の拡張記憶ユニットを接続して実現する
拡張記憶ユニット相互間の接続およびシステム構成法に
関する。
記憶容量の複数の拡張記憶ユニットを接続して実現する
拡張記憶ユニット相互間の接続およびシステム構成法に
関する。
従来技術 従来、スーパコンピュータなどで用いられる拡張記憶
装置においては、その簡便さから単体ユニットの形を取
るものばかりで、複数ユニットを相互に接続してシステ
ムを構成するようなものは依存しなかった。
装置においては、その簡便さから単体ユニットの形を取
るものばかりで、複数ユニットを相互に接続してシステ
ムを構成するようなものは依存しなかった。
上述したような拡張記憶装置はその性格上、大規模科
学技術計算に対応することが前提となっており、そのた
めにプロセッサの動作速度に比べて中速のアクセスタイ
ムや高スループット、および大容量といった特性を備え
ていることが必要である。
学技術計算に対応することが前提となっており、そのた
めにプロセッサの動作速度に比べて中速のアクセスタイ
ムや高スループット、および大容量といった特性を備え
ていることが必要である。
近年のソリッドステートメモリ素子の技術開発のスピ
ードは著しく、一世代が四年程度の周期で、一世代毎に
４倍程に集積度が向上している。
ードは著しく、一世代が四年程度の周期で、一世代毎に
４倍程に集積度が向上している。
しかしながら、大規模科学技術計算においては拡張記
憶容量の需要がこれをはるかに上回る伸びを示してお
り、単体ユニット形の拡張記憶装置では早晩対応しきれ
なくっていくものと予測される。
憶容量の需要がこれをはるかに上回る伸びを示してお
り、単体ユニット形の拡張記憶装置では早晩対応しきれ
なくっていくものと予測される。
そうなった場合、複数台の拡張記憶ユニットでシステ
ムを構成しなければなくなるが、通常高スループット確
保のために拡張記憶装置のインタフェース数はかなりの
大きさをもっているので、単体ユニット形の拡張記憶装
置を単純に何台も接続しようとした場合、実装上の物理
的制約から限られた台数しか接続することができないと
いう欠点がある。
ムを構成しなければなくなるが、通常高スループット確
保のために拡張記憶装置のインタフェース数はかなりの
大きさをもっているので、単体ユニット形の拡張記憶装
置を単純に何台も接続しようとした場合、実装上の物理
的制約から限られた台数しか接続することができないと
いう欠点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべく
なされたもので、システム全体の要求に見合った台数の
拡張記憶装置でフレキシブルに構成可能とすることがで
きる拡張記憶システムの提供を目的とする。
なされたもので、システム全体の要求に見合った台数の
拡張記憶装置でフレキシブルに構成可能とすることがで
きる拡張記憶システムの提供を目的とする。
発明の構成 本発明による拡張記憶システムは、前段の装置から入
力されたリクエスト情報が自装置に対するリクエストか
他装置に対するリクエストかを判別する判別手段と、前
記判別手段により前記自装置に対するリクエストと判別
されたとき、該リクエスト情報を前記自装置内に取込む
取込み手段と、前記判別手段により前記他装置に対する
リクエストと判別されたとき、該リクエスト情報を後段
の装置に送出するリクエスト送出手段と、前記自装置か
らのリプライ情報と前記前段の装置からのリプライ情報
とのうち一方を前記後段の装置に送出するリプライ送出
手段とを有する拡張記憶装置を複数接続し、上位装置か
らの前記リクエスト情報を先頭の前記拡張記憶装置で受
取り、最後尾の前記拡張記憶装置から前記上位装置に前
記リプライ情報を送出するようにしたことを特徴とす
る。
力されたリクエスト情報が自装置に対するリクエストか
他装置に対するリクエストかを判別する判別手段と、前
記判別手段により前記自装置に対するリクエストと判別
されたとき、該リクエスト情報を前記自装置内に取込む
取込み手段と、前記判別手段により前記他装置に対する
リクエストと判別されたとき、該リクエスト情報を後段
の装置に送出するリクエスト送出手段と、前記自装置か
らのリプライ情報と前記前段の装置からのリプライ情報
とのうち一方を前記後段の装置に送出するリプライ送出
手段とを有する拡張記憶装置を複数接続し、上位装置か
らの前記リクエスト情報を先頭の前記拡張記憶装置で受
取り、最後尾の前記拡張記憶装置から前記上位装置に前
記リプライ情報を送出するようにしたことを特徴とす
る。
実施例 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を構成を示すブロック図で
ある。図において、演算プロセッサ１は拡張記憶上のデ
ータを主記憶上に移送する拡張記憶読出し（RXM;read e
xtended memory unit）命令と、主記憶上のデータを拡
張記憶上に移送する拡張記憶書込み（WXM;write extend
ed memory unit）命令とを含む命令体系を有している。
ある。図において、演算プロセッサ１は拡張記憶上のデ
ータを主記憶上に移送する拡張記憶読出し（RXM;read e
xtended memory unit）命令と、主記憶上のデータを拡
張記憶上に移送する拡張記憶書込み（WXM;write extend
ed memory unit）命令とを含む命令体系を有している。
メモリインタフェースユニット３は演算プロセッサ１
からのコマンドで動作が制御され、主記憶装置２へのア
クセスおよび拡張記憶システム４へのリクエストの発行
を制御する。
からのコマンドで動作が制御され、主記憶装置２へのア
クセスおよび拡張記憶システム４へのリクエストの発行
を制御する。
すなわち、メモリインタフェースユニット３は拡張記
憶読出しコマンドにより拡張記憶システム４から主記憶
装置２へのデータの移送を実行するのに必要な一連の動
作を制御し、拡張記憶書込みコマンドにより主記憶装置
２から拡張記憶システム４へのデータの移送を実行する
のに必要な一連の動作を制御する。
憶読出しコマンドにより拡張記憶システム４から主記憶
装置２へのデータの移送を実行するのに必要な一連の動
作を制御し、拡張記憶書込みコマンドにより主記憶装置
２から拡張記憶システム４へのデータの移送を実行する
のに必要な一連の動作を制御する。
拡張記憶システム４は四台の拡張記憶ユニット４−１
〜４−４から構成されており、拡張記憶ユニット４−１
〜４−４は夫々信号線132,142,144,146を介してリクエ
ストを受取る。
〜４−４から構成されており、拡張記憶ユニット４−１
〜４−４は夫々信号線132,142,144,146を介してリクエ
ストを受取る。
拡張記憶ユニット４−１〜４−４は該リクエストが自
ユニットに対するリクエストでなければ、該リクエスト
をそのまま信号線142,144,146を介して次ユニットに受
渡しする。このとき、該リクエストが信号線146上にあ
るならば、該リクエストは拡張記憶ユニット４−４に対
するリクエストである。
ユニットに対するリクエストでなければ、該リクエスト
をそのまま信号線142,144,146を介して次ユニットに受
渡しする。このとき、該リクエストが信号線146上にあ
るならば、該リクエストは拡張記憶ユニット４−４に対
するリクエストである。
該リクエストが自ユニットに対するリクエストであれ
ば、拡張記憶ユニット４−１〜４−４は夫々必要なリプ
ライ情報を信号線141,143,145,147を介して返却するよ
うに動作し、また夫々後段の拡張記憶ユニット４−２〜
４−４から信号線143,145,147を介して受取ったリプラ
イ情報を信号線141,143,145にそのまま出力するように
動作する。
ば、拡張記憶ユニット４−１〜４−４は夫々必要なリプ
ライ情報を信号線141,143,145,147を介して返却するよ
うに動作し、また夫々後段の拡張記憶ユニット４−２〜
４−４から信号線143,145,147を介して受取ったリプラ
イ情報を信号線141,143,145にそのまま出力するように
動作する。
第２図は第１図の拡張記憶ユニット４−３の構成を示
すブロック図である。図において、リクエスト格納用レ
ジスタ41−３は信号線144を介してリクエストを受取る
と、該リクエストを信号線201−３を介してリクエスト
受付部42−８およびリクエスト中継部43−８に送出す
る。
すブロック図である。図において、リクエスト格納用レ
ジスタ41−３は信号線144を介してリクエストを受取る
と、該リクエストを信号線201−３を介してリクエスト
受付部42−８およびリクエスト中継部43−８に送出す
る。
リクエスト受付部42−３はリクエスト格納用レジスタ
41−３からのリクエストの送付先を確認し、該リクエス
トが自ユニットに対するものであることを確認すると、
信号線204−３を介してアクセス制御部45−３を起動す
るとともに、信号線202−３を介してリクエスト中継部4
3−３に対して中継打切りを指示する。
41−３からのリクエストの送付先を確認し、該リクエス
トが自ユニットに対するものであることを確認すると、
信号線204−３を介してアクセス制御部45−３を起動す
るとともに、信号線202−３を介してリクエスト中継部4
3−３に対して中継打切りを指示する。
リクエスト受付部42−３はリクエスト格納用レジスタ
41−３からのリクエストが他のユニットに対するもので
あることを確認すると、信号線202−３を介してリクエ
スト中継部43−３に対して該リクエストをそのまま通過
させるように指示する。
41−３からのリクエストが他のユニットに対するもので
あることを確認すると、信号線202−３を介してリクエ
スト中継部43−３に対して該リクエストをそのまま通過
させるように指示する。
リクエスト中継部43−３はリクエスト受付部42−３か
らの指示により、信号線203−３を介して該リクエスト
をリクエスト格納用レジスタ44−３に送出する。よっ
て、該リクエストはリクエスト格納用レジスタ44−３か
ら信号線146を介して次ユニット（拡張記憶ユニット４
−４）に送出される。
らの指示により、信号線203−３を介して該リクエスト
をリクエスト格納用レジスタ44−３に送出する。よっ
て、該リクエストはリクエスト格納用レジスタ44−３か
ら信号線146を介して次ユニット（拡張記憶ユニット４
−４）に送出される。
一方、リプライ情報格納用レジスタ48−３は信号線14
7を介して拡張記憶ユニット４からのリプライ情報を受
取ると、該リプライ情報を信号線208−３を介してリプ
ライ中継部49−３に送出し、該リプライ情報をリプライ
中継部49−３によってリプライ情報格納用レジスタ50−
３および信号線209−３を介して信号線145に中継する。
7を介して拡張記憶ユニット４からのリプライ情報を受
取ると、該リプライ情報を信号線208−３を介してリプ
ライ中継部49−３に送出し、該リプライ情報をリプライ
中継部49−３によってリプライ情報格納用レジスタ50−
３および信号線209−３を介して信号線145に中継する。
また、信号線205−３を介してアクセス制御部45−３
から制御されることにより記憶部46−３から読出された
リプライ情報が信号線206−３を介してレジスタ47−３
に格納されると、該リプライ情報はレジスタ47−３から
信号線207−３に介してリプライ中継部49−３に送出さ
れ、リプライ中継部49−３によってリプライ情報格納用
レジスタ50−３および信号線203−３を介して信号線145
に中継される。
から制御されることにより記憶部46−３から読出された
リプライ情報が信号線206−３を介してレジスタ47−３
に格納されると、該リプライ情報はレジスタ47−３から
信号線207−３に介してリプライ中継部49−３に送出さ
れ、リプライ中継部49−３によってリプライ情報格納用
レジスタ50−３および信号線203−３を介して信号線145
に中継される。
尚、他の拡張記憶ユニット４−1,4−2,4−４も第２図
に示す拡張記憶ユニット４−３と同様の構成となってお
り、その動作も同様である。
に示す拡張記憶ユニット４−３と同様の構成となってお
り、その動作も同様である。
これら第１図および第２図を用いて本発明の一実施例
の動作について説明する。
の動作について説明する。
演算プロセッサ１が拡張記憶読出し命令を実行し、拡
張記憶システム４内の拡張記憶ユニット４−３のデータ
を主記憶装置２上に移送する場合、演算プロセッサ１は
実行している命令ストリング中で拡張記憶読出し命令に
遭遇すると、信号線111を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行す
る。
張記憶システム４内の拡張記憶ユニット４−３のデータ
を主記憶装置２上に移送する場合、演算プロセッサ１は
実行している命令ストリング中で拡張記憶読出し命令に
遭遇すると、信号線111を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行す
る。
メモリインタフェースユニット３ではこの拡張記憶読
出しコマンドにより動作が起動され、信号線132を介し
て拡張記憶システム４にリードリクエストを発行する。
出しコマンドにより動作が起動され、信号線132を介し
て拡張記憶システム４にリードリクエストを発行する。
拡張記憶ユニット４−１では信号線132を介して受付
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
拡張記憶ユニット４−２でも該リードリクエストが自
ユニットに対するリクエストではないことを確認し、該
リードリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
ユニットに対するリクエストではないことを確認し、該
リードリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該リードリクエストが自
ユニットに対するリクエストであることを確認すると、
該リードリクエストに含まれるリード指定やアドレスな
どにしたがって記憶部46−３からのデータリードを行
い、該データリードによるリプライデータを含むリプラ
イを拡張記憶ユニット４−２に出力し、このリプライの
返却を行う。
ユニットに対するリクエストであることを確認すると、
該リードリクエストに含まれるリード指定やアドレスな
どにしたがって記憶部46−３からのデータリードを行
い、該データリードによるリプライデータを含むリプラ
イを拡張記憶ユニット４−２に出力し、このリプライの
返却を行う。
拡張記憶ユニット４−２は拡張記憶ユニット４−３か
らのリプライを受取ると、このリプライをそのまま信号
線143を介して拡張記憶ユニット４−１に中継する。
らのリプライを受取ると、このリプライをそのまま信号
線143を介して拡張記憶ユニット４−１に中継する。
拡張記憶ユニット４−１は拡張記憶ユニット４−２を
介して拡張記憶ユニット４−３からのリプライを受取る
と、このリプライをそのまま信号線141を介してメモリ
インタフェースユニット３に返却する。
介して拡張記憶ユニット４−３からのリプライを受取る
と、このリプライをそのまま信号線141を介してメモリ
インタフェースユニット３に返却する。
メモリインタフェースユニット３は拡張記憶ユニット
４−１を介して拡張記憶ユニット４−３からのリプライ
を受取ると、該リプライに含まれるリプライデータを主
記憶装置２の所定アドレスに格納するためのライトリク
エストを直ちに生成し、信号線131を介して該ライトリ
クエストを主記憶装置２に発行する。
４−１を介して拡張記憶ユニット４−３からのリプライ
を受取ると、該リプライに含まれるリプライデータを主
記憶装置２の所定アドレスに格納するためのライトリク
エストを直ちに生成し、信号線131を介して該ライトリ
クエストを主記憶装置２に発行する。
該ライトリクエストにより主記憶装置２の所定アドレ
スに拡張記憶ユニット４−３からのリプライデータが格
納されると、演算プロセッサ１上の拡張記憶読出し命令
の実行が完了する。
スに拡張記憶ユニット４−３からのリプライデータが格
納されると、演算プロセッサ１上の拡張記憶読出し命令
の実行が完了する。
次に、演算プロセッサ１が拡張記憶書込み命令を実行
し、主記憶装置２上のデータを拡張記憶システム４内の
拡張記憶ユニット４−３に移送する場合、演算プロセッ
サ１は実行している命令ストリング中で拡張記憶書込み
命令に遭遇すると、信号線111を介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
し、主記憶装置２上のデータを拡張記憶システム４内の
拡張記憶ユニット４−３に移送する場合、演算プロセッ
サ１は実行している命令ストリング中で拡張記憶書込み
命令に遭遇すると、信号線111を介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
メモリインタフェースユニット３ではこの拡張記憶書
込みコマンドにより動作が起動され、信号線131を介し
て主記憶装置２にリードリクエストを発行する。
込みコマンドにより動作が起動され、信号線131を介し
て主記憶装置２にリードリクエストを発行する。
主記憶装置２では該リードリクエストにより指定され
たデータリードが行われ、該データリードによるリプラ
イデータを含むリプライが信号線121を介してメモリイ
ンタフェースユニット３に返却される。
たデータリードが行われ、該データリードによるリプラ
イデータを含むリプライが信号線121を介してメモリイ
ンタフェースユニット３に返却される。
メモリインタフェースユニット３は主記憶装置２から
のリプライを受取ると、該リプライに含まれるリプライ
データを拡張記憶ユニット４−３の所定アドレスに格納
するためのライトリクエストを直ちに生成し、信号線13
2を介して該ライトリクエストを拡張記憶システム４に
発行する。
のリプライを受取ると、該リプライに含まれるリプライ
データを拡張記憶ユニット４−３の所定アドレスに格納
するためのライトリクエストを直ちに生成し、信号線13
2を介して該ライトリクエストを拡張記憶システム４に
発行する。
拡張記憶ユニット４−１では信号線132を介して受付
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
拡張記憶ユニット４−２でも該ライトリクエストが自
ユニットに対するリクエストではないことを確認し、該
ライトリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
ユニットに対するリクエストではないことを確認し、該
ライトリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該ライトリクエストが自
ユニットに対するリクエストであることを確認すると、
該ライトリクエストに含まれるライト指定やアドレスな
どにしたがって記憶部46−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−２に出力し、このリプライの返却を行
う。
ユニットに対するリクエストであることを確認すると、
該ライトリクエストに含まれるライト指定やアドレスな
どにしたがって記憶部46−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−２に出力し、このリプライの返却を行
う。
拡張記憶ユニット４−２は拡張記憶ユニット４−３か
らのリプライを受取ると、このリプライをそのまま信号
線143を介して拡張記憶ユニット４−１に中継する。
らのリプライを受取ると、このリプライをそのまま信号
線143を介して拡張記憶ユニット４−１に中継する。
拡張記憶ユニット４−１は拡張記憶ユニット４−２を
介して拡張記憶ユニット４−３からのリプライを受取る
と、このリプライをそのまま信号線141を介してメモリ
インタフェースユニット３に返却する。
介して拡張記憶ユニット４−３からのリプライを受取る
と、このリプライをそのまま信号線141を介してメモリ
インタフェースユニット３に返却する。
メモリインタフェースユニット３では拡張記憶ユニッ
ト４−１を介して拡張記憶ユニット４−３からのリプラ
イを受取ることにより、拡張記憶ユニット４−３におけ
るライト動作の終了を知る。これにより、メモリインタ
フェースユニット３では拡張記憶システム４への次のリ
クエストの送出が可能となり、演算プロセッサ１上の拡
張記憶書込み命令の実行が完了する。
ト４−１を介して拡張記憶ユニット４−３からのリプラ
イを受取ることにより、拡張記憶ユニット４−３におけ
るライト動作の終了を知る。これにより、メモリインタ
フェースユニット３では拡張記憶システム４への次のリ
クエストの送出が可能となり、演算プロセッサ１上の拡
張記憶書込み命令の実行が完了する。
第３図は本発明の他の実施例の構成を示すブロック図
である。図において、本発明の他の実施例は第１図に示
す本発明の一実施例による拡張記憶システム４における
信号線143,145,147の接続方向を逆方向にし、拡張記憶
ユニット４−１からメモリインタフェースユニット３へ
の信号線141の代りに拡張記憶ユニット４−４からメモ
リインタフェースユニット３に信号線148を設けた以外
は本発明の一実施例と同様の構成となっており、同一構
成部品には同一符号を付してある。また、それら同一構
成部品の動作も本発明の一実施例と同様である。
である。図において、本発明の他の実施例は第１図に示
す本発明の一実施例による拡張記憶システム４における
信号線143,145,147の接続方向を逆方向にし、拡張記憶
ユニット４−１からメモリインタフェースユニット３へ
の信号線141の代りに拡張記憶ユニット４−４からメモ
リインタフェースユニット３に信号線148を設けた以外
は本発明の一実施例と同様の構成となっており、同一構
成部品には同一符号を付してある。また、それら同一構
成部品の動作も本発明の一実施例と同様である。
図において、拡張記憶システム４は四台の拡張記憶ユ
ニット４−１〜４−４から構成されており、拡張記憶ユ
ニット４−１〜４−４は夫々信号線132,142,144,146を
介してリクエストを受取る。
ニット４−１〜４−４から構成されており、拡張記憶ユ
ニット４−１〜４−４は夫々信号線132,142,144,146を
介してリクエストを受取る。
拡張記憶ユニット４−１〜４−４は該リクエストが自
ユニットに対するリクエストでなければ、該リクエスト
をそのまま信号線142,144,146を介して次ユニットに受
渡しする。このとき、該リクエストが信号線146上にあ
るならば、該リクエストは拡張記憶ユニット４−４に対
するリクエストである。
ユニットに対するリクエストでなければ、該リクエスト
をそのまま信号線142,144,146を介して次ユニットに受
渡しする。このとき、該リクエストが信号線146上にあ
るならば、該リクエストは拡張記憶ユニット４−４に対
するリクエストである。
該リクエストが自ユニットニ対するリクエストであれ
ば、拡張記憶ユニット４−１〜４−４は夫々必要なリプ
ライ情報を信号線143,145,147,148を介して返却するよ
うに動作し、また夫々前段の拡張記憶ユニット４−１〜
４−３から信号線143,145,147を介して受取ったリプラ
イ情報を信号線145,147,148にそのまま出力するように
動作する。
ば、拡張記憶ユニット４−１〜４−４は夫々必要なリプ
ライ情報を信号線143,145,147,148を介して返却するよ
うに動作し、また夫々前段の拡張記憶ユニット４−１〜
４−３から信号線143,145,147を介して受取ったリプラ
イ情報を信号線145,147,148にそのまま出力するように
動作する。
第４図は第３図の拡張記憶ユニット４−３の構成を示
すブロック図である。図において、本発明の他の実施例
による拡張記憶ユニット４−３は第２図に示す本発明の
一実施例による拡張記憶ユニット４−３におけるリプラ
イ情報格納用レジスタ48−3,50−３に接続される信号線
145,147を入替えた以外は本発明の一実施例と同様の構
成となっており、同一構成部品には同一符号を付してあ
る。また、それら同一構成部品の動作も本発明の一実施
例と同様である。
すブロック図である。図において、本発明の他の実施例
による拡張記憶ユニット４−３は第２図に示す本発明の
一実施例による拡張記憶ユニット４−３におけるリプラ
イ情報格納用レジスタ48−3,50−３に接続される信号線
145,147を入替えた以外は本発明の一実施例と同様の構
成となっており、同一構成部品には同一符号を付してあ
る。また、それら同一構成部品の動作も本発明の一実施
例と同様である。
リプライ情報格納用レジスタ48−３が信号線145を介
して拡張記憶ユニット４−２からのリプライ情報を受取
ると、該リプライ情報を信号線208−３を介してリプラ
イ中継部49−３に送出し、該リプライ情報をリプライ中
継部49−３によってリプライ情報格納用レジスタ50−３
および信号線209−３を介して信号線147に中継する。
して拡張記憶ユニット４−２からのリプライ情報を受取
ると、該リプライ情報を信号線208−３を介してリプラ
イ中継部49−３に送出し、該リプライ情報をリプライ中
継部49−３によってリプライ情報格納用レジスタ50−３
および信号線209−３を介して信号線147に中継する。
また、信号線205−３を介してアクセス制御部45−３
から制御されることにより記憶部46−３から読出された
リプライ情報が信号線206−３を介してレジスタ47−３
に格納されると、該リプライ情報はレジスタ47−３から
信号線207−３を介してリプライ中継部49−３に送出さ
れ、リプライ中継部49−３によってリプライ情報格納用
レジスタ50−３および信号線209−３を介して信号線147
に中継される。
から制御されることにより記憶部46−３から読出された
リプライ情報が信号線206−３を介してレジスタ47−３
に格納されると、該リプライ情報はレジスタ47−３から
信号線207−３を介してリプライ中継部49−３に送出さ
れ、リプライ中継部49−３によってリプライ情報格納用
レジスタ50−３および信号線209−３を介して信号線147
に中継される。
尚、他の拡張記録ユニット４−1,4−2,4−４も第４図
に示す拡張記憶ユニット４−３と同様の構成となってお
り、その動作も同様である。
に示す拡張記憶ユニット４−３と同様の構成となってお
り、その動作も同様である。
これら第３図および第４図を用いて本発明の他の実施
例の動作について説明する。
例の動作について説明する。
演算プロセッサ１が拡張記憶読出し命令を実行し、拡
張記憶システム４内の拡張記憶ユニット４−３のデータ
を主記憶装置２上に移送する場合、演算プロセッサ１は
実行している命令ストリング中で拡張記憶読出し命令に
遭遇すると、信号線111を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行す
る。
張記憶システム４内の拡張記憶ユニット４−３のデータ
を主記憶装置２上に移送する場合、演算プロセッサ１は
実行している命令ストリング中で拡張記憶読出し命令に
遭遇すると、信号線111を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行す
る。
メモリインタフェースユニット３ではこの拡張記憶読
出しコマンドにより動作が起動され、信号線132を介し
て拡張記憶システム４にリードリクエストを発行する。
出しコマンドにより動作が起動され、信号線132を介し
て拡張記憶システム４にリードリクエストを発行する。
拡張記憶ユニット４−１では信号線132を介して受付
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
拡張記憶ユニット４−２でも該リードリクエストが自
ユニットに対するリクエストではないことを確認し、該
リードリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
ユニットに対するリクエストではないことを確認し、該
リードリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該リードリクエストが自
ユニットに対するリクエストであることを確認すると、
該リードリクエストに含まれるリード指定やアドレスな
どにしたがって記憶部46−３からのデータリードを行
い、該データリードによるリプライデータを含むリプラ
イを拡張記憶ユニット４−４に出力し、このリプライの
返却を行う。
ユニットに対するリクエストであることを確認すると、
該リードリクエストに含まれるリード指定やアドレスな
どにしたがって記憶部46−３からのデータリードを行
い、該データリードによるリプライデータを含むリプラ
イを拡張記憶ユニット４−４に出力し、このリプライの
返却を行う。
拡張記憶ユニット４−４は拡張記憶ユニット４−３か
らのリプライを受取ると、このリプライをそのまま信号
線148を介してメモリインタフェースユニット３に返却
する。
らのリプライを受取ると、このリプライをそのまま信号
線148を介してメモリインタフェースユニット３に返却
する。
メモリインタフェースユニット３は拡張記憶ユニット
４−４を介して拡張記憶ユニット４−３からのリプライ
を受取ると、該リプライに含まれるリプライデータを主
記憶装置２の所定アドレスに格納するためのライトリク
エストを直ちに生成し、信号線131を介して該ライトリ
クエストを主記憶装置２に発行する。
４−４を介して拡張記憶ユニット４−３からのリプライ
を受取ると、該リプライに含まれるリプライデータを主
記憶装置２の所定アドレスに格納するためのライトリク
エストを直ちに生成し、信号線131を介して該ライトリ
クエストを主記憶装置２に発行する。
該ライトリクエストにより主記憶装置２の所定アドレ
スに拡張記憶ユニット４−３からのリプライデータが格
納されると、演算プロセッサ１上の拡張記憶読出し命令
の実行が完了する。
スに拡張記憶ユニット４−３からのリプライデータが格
納されると、演算プロセッサ１上の拡張記憶読出し命令
の実行が完了する。
次に、演算プロセッサ１が拡張記憶書込み命令を実行
し、主記憶装置２上のデータを拡張記憶システム４内の
拡張記憶ユニット４−３に移送する場合、演算プロセッ
サ１は実行している命令ストリング中で拡張記憶書込み
命令に遭遇すると、信号線111を介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
し、主記憶装置２上のデータを拡張記憶システム４内の
拡張記憶ユニット４−３に移送する場合、演算プロセッ
サ１は実行している命令ストリング中で拡張記憶書込み
命令に遭遇すると、信号線111を介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
メモリインタフェースユニット３ではこの拡張記憶書
込みコマンドにより動作が起動され、信号線131を介し
て主記憶装置２にリードリクエストを発行する。
込みコマンドにより動作が起動され、信号線131を介し
て主記憶装置２にリードリクエストを発行する。
主記憶装置２では該リードリクエストにより指定され
たデータリードが行われ、該データリードによるリプラ
イデータを含むリプライが信号線121を介してメモリイ
ンタフェースユニット３に返却される。
たデータリードが行われ、該データリードによるリプラ
イデータを含むリプライが信号線121を介してメモリイ
ンタフェースユニット３に返却される。
メモリインタフェースユニット３は主記憶装置２から
のリプライを受取ると、該リプライに含まれるリプライ
データを拡張記憶ユニット４−３の所定アドレスに格納
するためのライトリクエストを直ちに生成し、信号線13
2を介して該ライトリクエストを拡張記憶システム４に
発行する。
のリプライを受取ると、該リプライに含まれるリプライ
データを拡張記憶ユニット４−３の所定アドレスに格納
するためのライトリクエストを直ちに生成し、信号線13
2を介して該ライトリクエストを拡張記憶システム４に
発行する。
拡張記憶ユニット４−１では信号線132を介して受付
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
線142を介して次の拡張記憶ユニット４−２に中継す
る。
拡張記憶ユニット４−２でも該ライトリクエストが自
ユニットに対するリクエストではないことを確認し、該
ライトリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
ユニットに対するリクエストではないことを確認し、該
ライトリクエストを信号線144を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該ライトリクエストが自
ユニットに対するリクエストであることを確認すると、
該ライトリクエストに含まれるライト指定やアドレスな
どにしたがって記憶部46−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−４に出力し、このリプライの返却を行
う。
ユニットに対するリクエストであることを確認すると、
該ライトリクエストに含まれるライト指定やアドレスな
どにしたがって記憶部46−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−４に出力し、このリプライの返却を行
う。
拡張記憶ユニット４−４は拡張記憶ユニット４−３か
らのリプライを受取ると、このリプライをそのまま信号
線148を介してメモリインタフェースユニット３に返却
する。
らのリプライを受取ると、このリプライをそのまま信号
線148を介してメモリインタフェースユニット３に返却
する。
メモリインタフェースユニット３では拡張記憶ユニッ
ト４−４を介して拡張記憶ユニット４−３からのリプラ
イを受取ることにより、拡張記憶ユニット４−３におけ
るライト動作の終了を知る。これにより、メモリインタ
フェースユニット３では拡張記憶システム４への次のリ
クエストの送出が可能となり、演算プロセッサ１上の拡
張記憶書込み命令の実行が完了する。
ト４−４を介して拡張記憶ユニット４−３からのリプラ
イを受取ることにより、拡張記憶ユニット４−３におけ
るライト動作の終了を知る。これにより、メモリインタ
フェースユニット３では拡張記憶システム４への次のリ
クエストの送出が可能となり、演算プロセッサ１上の拡
張記憶書込み命令の実行が完了する。
ここで、拡張記憶システム４からのリプライは時間的
に一単位のタイミング時間で返す必要はなく、たとえば
ブロックロードのような場合には分割されたリプライデ
ータを一定時間連続的に返却することになる。
に一単位のタイミング時間で返す必要はなく、たとえば
ブロックロードのような場合には分割されたリプライデ
ータを一定時間連続的に返却することになる。
このように、前段のユニットから入力されたリクエス
ト情報が自ユニットに対するリクエストか他のユニット
に対するリクエストかを判別し、自ユニットに対するも
のと判別したときに該リクエスト情報を自ユニット内に
取込み、他のユニットに対するものと判別したときに該
リクエスト情報を後段のユニットに送出し、自ユニット
からのリプライ情報と後段のユニットからのリプライ情
報とのうち一方を前段のユニットに送出するように構成
された拡張記憶ユニット４−１〜４−４を夫々接続する
ようにすることによって、従来の単体ユニット形の拡張
記憶装置を接続するのとはほとんど同様にして、複数個
の拡張記憶ユニット４−１〜４−４を接続することが可
能となる。
ト情報が自ユニットに対するリクエストか他のユニット
に対するリクエストかを判別し、自ユニットに対するも
のと判別したときに該リクエスト情報を自ユニット内に
取込み、他のユニットに対するものと判別したときに該
リクエスト情報を後段のユニットに送出し、自ユニット
からのリプライ情報と後段のユニットからのリプライ情
報とのうち一方を前段のユニットに送出するように構成
された拡張記憶ユニット４−１〜４−４を夫々接続する
ようにすることによって、従来の単体ユニット形の拡張
記憶装置を接続するのとはほとんど同様にして、複数個
の拡張記憶ユニット４−１〜４−４を接続することが可
能となる。
すなわち、拡張記憶ユニット４−１〜４−４の接続台
数は原理的には無限大であり、システム全体の要求に見
合った台数の拡張記憶ユニット４−１〜４−４からなる
拡張記憶システム４がフレキシブルに構成可能となる。
数は原理的には無限大であり、システム全体の要求に見
合った台数の拡張記憶ユニット４−１〜４−４からなる
拡張記憶システム４がフレキシブルに構成可能となる。
このとき、リザーブされている接続ポートによって最
大接続台数が制限を受けることもなければ、使用しない
接続ポートを遊ばせてしまうこともなく、接続される側
のI/Oユニットとしてシステム全体の要求（拡張記憶ユ
ニット台数）に応じて最適なものを選択できるようにす
るために、何通りものバリエーション（最大接続台数や
コストなど）を固定的に用意する必要がなくなる。
大接続台数が制限を受けることもなければ、使用しない
接続ポートを遊ばせてしまうこともなく、接続される側
のI/Oユニットとしてシステム全体の要求（拡張記憶ユ
ニット台数）に応じて最適なものを選択できるようにす
るために、何通りものバリエーション（最大接続台数や
コストなど）を固定的に用意する必要がなくなる。
また、前段のユニットから入力されたリクエスト情報
が自ユニットに対するリクエストか他のユニットに対す
るリクエストかを判別し、自ユニットに対するものと判
別したときに該リクエスト情報を自ユニット内に取込
み、他のユニットに対するものと判別したときに該リク
エスト情報を後段のユニットに送出し、自ユニットから
のリプライ情報と前段のユニットからのリプライ情報と
のうち一方を後段のユニットに送出するように構成され
た拡張記憶ユニット４−１〜４−４を夫々接続し、メモ
リインタフェースユニット３からのリクエスト情報を先
頭の拡張記憶ユニット４−１で受取り、最後尾の拡張記
憶ユニット４−４からメモリインタフェースユニット３
にリプライ情報を送出するようにすることによっても、
システム全体の要求に見合った台数の拡張記憶ユニット
４−１〜４−４からなる拡張記憶システム４がフレキシ
ブルに構成可能となる。
が自ユニットに対するリクエストか他のユニットに対す
るリクエストかを判別し、自ユニットに対するものと判
別したときに該リクエスト情報を自ユニット内に取込
み、他のユニットに対するものと判別したときに該リク
エスト情報を後段のユニットに送出し、自ユニットから
のリプライ情報と前段のユニットからのリプライ情報と
のうち一方を後段のユニットに送出するように構成され
た拡張記憶ユニット４−１〜４−４を夫々接続し、メモ
リインタフェースユニット３からのリクエスト情報を先
頭の拡張記憶ユニット４−１で受取り、最後尾の拡張記
憶ユニット４−４からメモリインタフェースユニット３
にリプライ情報を送出するようにすることによっても、
システム全体の要求に見合った台数の拡張記憶ユニット
４−１〜４−４からなる拡張記憶システム４がフレキシ
ブルに構成可能となる。
発明の効果 以上説明したように本発明の拡張記憶システムによれ
ば、前段の装置から入力されたリクエスト情報が自装置
に対するものと判別したときに該リクエスト情報を自装
置内に取込み、該リクエスト情報が他装置に対するもの
と判別したときに該リクエスト情報を後段の装置に送出
し、自装置からのリプライ情報と後段の装置からのリプ
ライ情報とのうち一方を前段の装置に送出するように構
成された拡張記憶装置を複数接続するようにすることに
よって、システム全体の要求に見合った台数の拡張記憶
装置でフレキシブルに構成可能とすることができるとい
う効果がある。
ば、前段の装置から入力されたリクエスト情報が自装置
に対するものと判別したときに該リクエスト情報を自装
置内に取込み、該リクエスト情報が他装置に対するもの
と判別したときに該リクエスト情報を後段の装置に送出
し、自装置からのリプライ情報と後段の装置からのリプ
ライ情報とのうち一方を前段の装置に送出するように構
成された拡張記憶装置を複数接続するようにすることに
よって、システム全体の要求に見合った台数の拡張記憶
装置でフレキシブルに構成可能とすることができるとい
う効果がある。
また、他の拡張記憶システムによれば、前段の装置か
ら入力されたリクエスト情報が自装置に対するリクエス
トか他装置に対するリクエストかを判別し、この判別に
より自装置に対するものと判別したときに該リクエスト
情報を自装置内に取込み、この判別により他装置に対す
るものと判別したときに該リクエスト情報を後段の装置
に送出し、自装置からのリプライ情報と前段の装置から
のリプライ情報とのうち一方を後段の装置に送出するよ
うに構成された拡張記憶装置を複数接続し、上位装置か
らのリクエスト情報を先頭の拡張記憶装置で受取り、最
後尾の拡張記憶装置から上位装置にリプライ情報を送出
するようにすることによって、システム全体の要求に見
合った台数の拡張記憶装置でフレキシブルに構成可能と
することができるという効果がある。
ら入力されたリクエスト情報が自装置に対するリクエス
トか他装置に対するリクエストかを判別し、この判別に
より自装置に対するものと判別したときに該リクエスト
情報を自装置内に取込み、この判別により他装置に対す
るものと判別したときに該リクエスト情報を後段の装置
に送出し、自装置からのリプライ情報と前段の装置から
のリプライ情報とのうち一方を後段の装置に送出するよ
うに構成された拡張記憶装置を複数接続し、上位装置か
らのリクエスト情報を先頭の拡張記憶装置で受取り、最
後尾の拡張記憶装置から上位装置にリプライ情報を送出
するようにすることによって、システム全体の要求に見
合った台数の拡張記憶装置でフレキシブルに構成可能と
することができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の拡張記憶ユニットの構成を示すブロック
図、第３図は本発明の他の実施例の構成を示すブロック
図、第４図は第３図の拡張記憶ユニットの構成を示すブ
ロック図である。 主要部分の符号の説明 １……演算プロセッサ ２……主記憶装置 ３……メモリインタフェースユニット ４……拡張記憶システム ４−１〜４−４……拡張記憶ユニット
２図は第１図の拡張記憶ユニットの構成を示すブロック
図、第３図は本発明の他の実施例の構成を示すブロック
図、第４図は第３図の拡張記憶ユニットの構成を示すブ
ロック図である。 主要部分の符号の説明 １……演算プロセッサ ２……主記憶装置 ３……メモリインタフェースユニット ４……拡張記憶システム ４−１〜４−４……拡張記憶ユニット
Claims (1)
- 【請求項１】前段の装置から入力されたリクエスト情報
が自装置に対するリクエストか他装置に対するリクエス
トかを判別する判別手段と、前記判別手段により前記自
装置に対するリクエストと判別されたとき、該リクエス
ト情報を前記自装置内に取込む取込み手段と、前記判別
手段により前記他装置に対するリクエストと判別された
とき、該リクエスト情報を後段の装置に送出するリクエ
スト送出手段と、前記自装置からのリプライ情報と前記
前段の装置からのリプライ情報とのうち一方を前記後段
の装置に送出するリプライ送出手段とを有する拡張記憶
装置を複数接続し、上位装置からの前記リクエスト情報
を先頭の前記拡張記憶装置で受取り、最後尾の前記拡張
記憶装置から前記上位装置に前記リプライ情報を送出す
るようにしたことを特徴とする拡張記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159898A JP2591165B2 (ja) | 1989-06-22 | 1989-06-22 | 拡張記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159898A JP2591165B2 (ja) | 1989-06-22 | 1989-06-22 | 拡張記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0325540A JPH0325540A (ja) | 1991-02-04 |
| JP2591165B2 true JP2591165B2 (ja) | 1997-03-19 |
Family
ID=15703587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159898A Expired - Lifetime JP2591165B2 (ja) | 1989-06-22 | 1989-06-22 | 拡張記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591165B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3216659B2 (ja) * | 1992-07-10 | 2001-10-09 | 富士通株式会社 | 記憶装置及びこれを用いた情報処理システム |
| CN100472752C (zh) | 1993-12-02 | 2009-03-25 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623971A (ja) * | 1985-06-28 | 1987-01-09 | Mita Ind Co Ltd | 補助記憶装置付デ−タ処理装置 |
-
1989
- 1989-06-22 JP JP1159898A patent/JP2591165B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0325540A (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5045997A (en) | Data processor | |
| KR102469404B1 (ko) | 데이터 처리 시스템 | |
| US5890203A (en) | Data transfer device for transfer of data distributed and stored by striping | |
| JP2591165B2 (ja) | 拡張記憶システム | |
| US6128689A (en) | System for exchanging data through data memory area of common memory in synchronous and asynchronous modes | |
| US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
| JP2834927B2 (ja) | 計算機システム | |
| JP3110024B2 (ja) | メモリ制御システム | |
| JP2800280B2 (ja) | プリンタサーバ | |
| JP4033707B2 (ja) | Ｉｃカード及びその制御方法 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JP2841432B2 (ja) | データ転送装置 | |
| KR900010619Y1 (ko) | 모뎀의 초기치 저장회로 | |
| JPS5816824B2 (ja) | 蓄積交換方式 | |
| JP3651672B2 (ja) | 演算処理システム、特に通信装置のための演算処理システム | |
| JP2625288B2 (ja) | バッファメモリアクセスシステム | |
| JPH0581165A (ja) | データ転送回路 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH03116350A (ja) | データ転送のバス構造 | |
| JPH05334232A (ja) | Ｄｍａ転送制御装置 | |
| JPH07319840A (ja) | マルチｃｐｕ装置 | |
| JP3138597B2 (ja) | バースト信号送出管理用メモリを用いたダイナミックポーリング方式 | |
| RU1807495C (ru) | Устройство дл сопр жени процессоров | |
| JPS6057095B2 (ja) | 記憶装置 | |
| JPH0245208B2 (ja) | Basuketsugoshisutemunodeetatensoseigyohoshiki |