JPH0325540A - 拡張記憶システム - Google Patents
拡張記憶システムInfo
- Publication number
- JPH0325540A JPH0325540A JP15989889A JP15989889A JPH0325540A JP H0325540 A JPH0325540 A JP H0325540A JP 15989889 A JP15989889 A JP 15989889A JP 15989889 A JP15989889 A JP 15989889A JP H0325540 A JPH0325540 A JP H0325540A
- Authority
- JP
- Japan
- Prior art keywords
- request
- unit
- reply
- extended storage
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は拡張記憶システムに関し、特に大規模な拡張記
憶容量の複数の拡張記憶ユニットを接続して実現する拡
張記憶ユニット相互間の接続およびシステム？Ｍ ｓＸ
法に関する。
憶容量の複数の拡張記憶ユニットを接続して実現する拡
張記憶ユニット相互間の接続およびシステム？Ｍ ｓＸ
法に関する。
従来技術
従来、スーパコンピュータなどで用いられる拡張記憶装
置においては、その簡便さから単体ユニットの形を取る
ものばかりで、複数ユニットを相互に接続してシステム
を構成するようなものは存在しなかった。
置においては、その簡便さから単体ユニットの形を取る
ものばかりで、複数ユニットを相互に接続してシステム
を構成するようなものは存在しなかった。
上述したような拡張記憶装置はその性格上、大規模科学
技術計算に対応することが前提となっており、そのため
にプロセッサの動作速度に比べて中速のアクセスタイム
や高スループット、および大容量といった特性を備えて
いることが必要である。
技術計算に対応することが前提となっており、そのため
にプロセッサの動作速度に比べて中速のアクセスタイム
や高スループット、および大容量といった特性を備えて
いることが必要である。
近年のソリッドステートメモリ素子の技術開発のスピー
ドは著しく、一世代が四年程度の周期で、一世代毎に４
倍程に集積度が向上している。
ドは著しく、一世代が四年程度の周期で、一世代毎に４
倍程に集積度が向上している。
しかしながら、大規模科学技術計算においては拡張記憶
容量の需要がこれをはるかに上回る伸びを示しており、
単体ユニット形の拡張記憶装置では早晩対応しきれなく
なっていくものと予測される。
容量の需要がこれをはるかに上回る伸びを示しており、
単体ユニット形の拡張記憶装置では早晩対応しきれなく
なっていくものと予測される。
そうなった場合、複数台の拡張記憶ユニットでシステム
を構成しなければならなくなるが、通常高スループット
確保のために拡張記憶装置のインタフェース数はかなり
の大きさをもっているので、単体ユニット形の拡張記憶
装置を単純に何台も接続しようとした場合、実装上の物
理的制約から限られた台数しか接続することができない
という欠点がある。
を構成しなければならなくなるが、通常高スループット
確保のために拡張記憶装置のインタフェース数はかなり
の大きさをもっているので、単体ユニット形の拡張記憶
装置を単純に何台も接続しようとした場合、実装上の物
理的制約から限られた台数しか接続することができない
という欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、システム全体の要求に見合った台数の拡
張記憶装置でフレキシブルに構成可能とすることができ
る拡張記憶システムの提供を目的とする。
されたもので、システム全体の要求に見合った台数の拡
張記憶装置でフレキシブルに構成可能とすることができ
る拡張記憶システムの提供を目的とする。
発明の構成
本発明による拡張記憶システムは、前段の装置から人力
されたリクエスト情報が自装置に対するリクエストか他
装置に対するリクエストかを判別する判別手段と、前記
判別手段により前記自装置に対するリクエストと判別さ
れたとき、該リクエスト情報を前記自装置内に取込む取
込み手段と、前記判別手段により前記他装置に対するリ
クエストと判別されたとき、該リクエスト情報を後段の
装置に送出するリクエスト送出手段と、前記自装置から
のリプライ情報と前記後段の装置からのリプライ情報と
のうち一方を前記前段の装置に送出するリプライ送出手
段とを有する拡張記憶装置を複数接続したことを特徴と
する。
されたリクエスト情報が自装置に対するリクエストか他
装置に対するリクエストかを判別する判別手段と、前記
判別手段により前記自装置に対するリクエストと判別さ
れたとき、該リクエスト情報を前記自装置内に取込む取
込み手段と、前記判別手段により前記他装置に対するリ
クエストと判別されたとき、該リクエスト情報を後段の
装置に送出するリクエスト送出手段と、前記自装置から
のリプライ情報と前記後段の装置からのリプライ情報と
のうち一方を前記前段の装置に送出するリプライ送出手
段とを有する拡張記憶装置を複数接続したことを特徴と
する。
本発明による他の拡張記憶システムは、前段の装置から
人力されたリクエスト情報が自装置に対するリクエスト
か他装置に対するリクエストかを判別する判別手段と、
前記判別手段により前記自装置に対するリクエストと判
別されたと碁、該リクエスト情報を前記自装置内に取込
む取込み手段と、前記判別手段により前記他装置に対す
るリクエストと判別されたとき、該リクエスト情報を後
段の装置に送出するリクエスト送出手段と、前記自装置
からのリプライ情報と前記前段の装置からのリプライ情
報とのうち一方を前記後段の装置に送出するリプライ送
出手段とを有する拡張記憶装置を複数接続し、上位装置
からの前記リクエスト情報を先頭の前記拡張記憶装置で
受取り、最後尾の前記拡張記憶装置がら前記上位装置に
前記リプライ情報を送出するようにしたことを特徴とす
る。
人力されたリクエスト情報が自装置に対するリクエスト
か他装置に対するリクエストかを判別する判別手段と、
前記判別手段により前記自装置に対するリクエストと判
別されたと碁、該リクエスト情報を前記自装置内に取込
む取込み手段と、前記判別手段により前記他装置に対す
るリクエストと判別されたとき、該リクエスト情報を後
段の装置に送出するリクエスト送出手段と、前記自装置
からのリプライ情報と前記前段の装置からのリプライ情
報とのうち一方を前記後段の装置に送出するリプライ送
出手段とを有する拡張記憶装置を複数接続し、上位装置
からの前記リクエスト情報を先頭の前記拡張記憶装置で
受取り、最後尾の前記拡張記憶装置がら前記上位装置に
前記リプライ情報を送出するようにしたことを特徴とす
る。
実施例
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構或を示すブロック図であ
る。図において、演算プロセッサ１は拡張記憶上のデー
タを主記憶上に移送する拡張記憶読出し（ Ｒ Ｘ Ｍ
； ｒｅａｄ ｅｘｔｅｎｄｅｄ ｗｅｓｏｒｙ ｕ
ｎｉｔ ）命令と、主記憶上のデータを拡張記憶上に移
送する拡張記憶書込み（ Ｗ Ｘ Ｍ ； ｖｒｌｔｅ
ｅｘｔｅｎｄｅｄ ｍｅ＊ｏｒｙ ｕｎｉｔ）命令と
を含む命令体系を有している。
る。図において、演算プロセッサ１は拡張記憶上のデー
タを主記憶上に移送する拡張記憶読出し（ Ｒ Ｘ Ｍ
； ｒｅａｄ ｅｘｔｅｎｄｅｄ ｗｅｓｏｒｙ ｕ
ｎｉｔ ）命令と、主記憶上のデータを拡張記憶上に移
送する拡張記憶書込み（ Ｗ Ｘ Ｍ ； ｖｒｌｔｅ
ｅｘｔｅｎｄｅｄ ｍｅ＊ｏｒｙ ｕｎｉｔ）命令と
を含む命令体系を有している。
メモリインタフェースユニット３は演算プロセッサ１か
らのコマンドで動作が制御され、・主記憶装置２へのア
クセスおよび拡張記憶システム４へのリクエストの発行
を制御する。
らのコマンドで動作が制御され、・主記憶装置２へのア
クセスおよび拡張記憶システム４へのリクエストの発行
を制御する。
すなわち、メモリインタフェースユニット３は拡張記憶
読出しコマンドにより拡張記憶システム４から主記憶装
置２へのデータの移送を実行するのに必要な一連の動作
を制御し、拡張記憶書込みコマンドにより主記憶装置２
から拡張記憶システム４へのデータの移送を実行するの
に必要な一連の動作を制御する。
読出しコマンドにより拡張記憶システム４から主記憶装
置２へのデータの移送を実行するのに必要な一連の動作
を制御し、拡張記憶書込みコマンドにより主記憶装置２
から拡張記憶システム４へのデータの移送を実行するの
に必要な一連の動作を制御する。
拡張記憶システム４は四台の拡張記憶ユニット４−１〜
４−４から構成されており、拡張記憶ユニット４−１〜
４−４は夫々信号線１３２．ｌ４２．１４４，１４８を
介してリクエストを受取る。
４−４から構成されており、拡張記憶ユニット４−１〜
４−４は夫々信号線１３２．ｌ４２．１４４，１４８を
介してリクエストを受取る。
拡張記憶ユニット４−１〜４−４は該リクエストが自ユ
ニットに対するリクエストでなければ、該リクエストを
そのまま信号線１４２．ｌ４４．１４Ｂを介して次ユニ
ットに受渡しする。このとき、該リクエストが信号線１
４Ｂ上にあるならば、該リクエストは拡張記憶ユニット
４−４に対するリクエストである。
ニットに対するリクエストでなければ、該リクエストを
そのまま信号線１４２．ｌ４４．１４Ｂを介して次ユニ
ットに受渡しする。このとき、該リクエストが信号線１
４Ｂ上にあるならば、該リクエストは拡張記憶ユニット
４−４に対するリクエストである。
該リクエストが自ユニットに対するリクエストであれば
、拡張記憶ユニット４−１〜４−４は夫々必要なリプラ
イ情報を信号線１４Ｍ４３，１４５．１４７を介して返
却するように動作し、また夫々後段の拡張記憶ユニット
４−２〜４−４から信号線１４３．ｌ４５．ｌ４７を介
して受取ったリプライ情報を信号線１４１．１４Ｌ１４
５にそのまま出力するように動作する。
、拡張記憶ユニット４−１〜４−４は夫々必要なリプラ
イ情報を信号線１４Ｍ４３，１４５．１４７を介して返
却するように動作し、また夫々後段の拡張記憶ユニット
４−２〜４−４から信号線１４３．ｌ４５．ｌ４７を介
して受取ったリプライ情報を信号線１４１．１４Ｌ１４
５にそのまま出力するように動作する。
第２図は第１図の拡張記憶ユニット４−３の溝或を示す
ブロック図である。図において、リクエスト格納用レジ
スタ４１−３は信号線１４４を介してリクエストを受取
ると、該リクエストを信号線２０１−３を介してリクエ
スト受付部４２−３およびリクエスト中継部４３−３に
送出する。
ブロック図である。図において、リクエスト格納用レジ
スタ４１−３は信号線１４４を介してリクエストを受取
ると、該リクエストを信号線２０１−３を介してリクエ
スト受付部４２−３およびリクエスト中継部４３−３に
送出する。
リクエスト受付部４２−３はリクエスト格納用レジスタ
４１−３からのリクエストの送付先を確認し、該リクエ
ストが自ユニットに対するものであることを確認すると
、信号線２０４−３を介してアクセス制御部４５−３を
起動するとともに、信号線２０２−３を介してリクエス
ト中継部４３−３に対して中継打切りを指示する。
４１−３からのリクエストの送付先を確認し、該リクエ
ストが自ユニットに対するものであることを確認すると
、信号線２０４−３を介してアクセス制御部４５−３を
起動するとともに、信号線２０２−３を介してリクエス
ト中継部４３−３に対して中継打切りを指示する。
リクエスト受付部４２−３はリクエスト格納用レジスタ
４１−３からのリクエストが他のユニットに対するもの
であることをｆｌｉ認すると、信号線２０２−３を介し
てリクエスト中継部４３−３に対して該リクエストをそ
のまま通過させるように指示する。
４１−３からのリクエストが他のユニットに対するもの
であることをｆｌｉ認すると、信号線２０２−３を介し
てリクエスト中継部４３−３に対して該リクエストをそ
のまま通過させるように指示する。
リクエスト中継部４３−３はリクエスト受付部４２−３
からの指示により、信号線２０Ｂ−３を介して該リクエ
ストをリクエスト格納用レジスタ４４−３に送出する。
からの指示により、信号線２０Ｂ−３を介して該リクエ
ストをリクエスト格納用レジスタ４４−３に送出する。
よって、該リクエストはリクエスト格納用レジスタ４４
−８から信号線１４６を介して次ユニット（拡張記憶ユ
ニット４−４）に送出される。
−８から信号線１４６を介して次ユニット（拡張記憶ユ
ニット４−４）に送出される。
一方、リプライ情報格納用レジスタ４８−３は信号線１
４７を介して拡張記憶ユニット４からのリプライｔｎ報
を受取ると、該リプライ情報を信号線２０８−３を介し
てリプライ中継部４９−３に送出し、該リプライ情報を
リプライ中継部４９−３によってリプライ情報格納用レ
ジスタ５０−３および信号線２０９−８を介して信号線
１４５に中継する。
４７を介して拡張記憶ユニット４からのリプライｔｎ報
を受取ると、該リプライ情報を信号線２０８−３を介し
てリプライ中継部４９−３に送出し、該リプライ情報を
リプライ中継部４９−３によってリプライ情報格納用レ
ジスタ５０−３および信号線２０９−８を介して信号線
１４５に中継する。
また、信号線２０５−３を介してアクセス制御部４５−
３から制御されることにより記憶部４６−３から読出さ
れたリプライ情報が信号線２０Ｂ−３を介してレジスタ
４７−３に格納されると、該リプライ情報はレジスタ４
７−３から信号線２０７−３を介してリプライ中継部４
９−３に送出され、リプライ中継部４つ−３によってリ
プライ情報格納用レジスタ５０−３および信号線２０９
−３を介して信号線１４５に中継される。
３から制御されることにより記憶部４６−３から読出さ
れたリプライ情報が信号線２０Ｂ−３を介してレジスタ
４７−３に格納されると、該リプライ情報はレジスタ４
７−３から信号線２０７−３を介してリプライ中継部４
９−３に送出され、リプライ中継部４つ−３によってリ
プライ情報格納用レジスタ５０−３および信号線２０９
−３を介して信号線１４５に中継される。
尚、他の拡張記憶ユニット４−１．４−２．４−４も第
２図に示す拡張記憶ユニット４−３と同様の構或となっ
ており、その動作も同様である。
２図に示す拡張記憶ユニット４−３と同様の構或となっ
ており、その動作も同様である。
これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。
動作について説明する。
演算プロセッサ１が拡張記憶読出し命令を実行し、拡張
記憶システム４内の拡張記憶ユニット４−３のデータを
主記憶装置２上に移送する場合、演算プロセッサ１は実
行している命令ストリング中で拡張記憶読出し命令に遭
遇すると、信号線１１１を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行する
。
記憶システム４内の拡張記憶ユニット４−３のデータを
主記憶装置２上に移送する場合、演算プロセッサ１は実
行している命令ストリング中で拡張記憶読出し命令に遭
遇すると、信号線１１１を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行する
。
メモリインタフェースユニット３ではこの拡張記憶読出
しコマンドにより動作が起動され、信号線１３２を介し
て拡張記憶システム４にリードリクエストを発行する。
しコマンドにより動作が起動され、信号線１３２を介し
て拡張記憶システム４にリードリクエストを発行する。
拡張記憶ユニット４−１では信号線１３２を介して受付
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線１４２を介して次の拡張記憶ユニット４−２に中継す
る。
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線１４２を介して次の拡張記憶ユニット４−２に中継す
る。
拡張記憶ユニット４−２でも該リードリクエストが自ユ
ニットに対するリクエストではないことを確認し、該リ
ードリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
ニットに対するリクエストではないことを確認し、該リ
ードリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該リードリクエストが自ユ
ニットに対するリクエストであることを確認すると、該
リードリクエストに含まれるリード指定やアドレスなど
にしたがって記憶部４６−３からのデータリードを行い
、該データリードによるリプライデータを含むリプライ
を拡張記憶ユニット４−２に出力し、このリプライの返
却を行う。
ニットに対するリクエストであることを確認すると、該
リードリクエストに含まれるリード指定やアドレスなど
にしたがって記憶部４６−３からのデータリードを行い
、該データリードによるリプライデータを含むリプライ
を拡張記憶ユニット４−２に出力し、このリプライの返
却を行う。
拡張記憶ユニット４−２は拡張記憶ユニット４−３から
のリプライを受取ると、このリプライをそのまま信号線
１４３を介して拡張記憶ユニット４−１に中継する。
のリプライを受取ると、このリプライをそのまま信号線
１４３を介して拡張記憶ユニット４−１に中継する。
拡張記憶ユニット４−１は拡張記憶ユニット４−２を介
して拡張記憶ユニット４−３からのリプライを受取ると
、このリプライをそのまま信号線１４１を介してメモリ
インタフェースユニット３に返却する。
して拡張記憶ユニット４−３からのリプライを受取ると
、このリプライをそのまま信号線１４１を介してメモリ
インタフェースユニット３に返却する。
メモリインタフェースユニット３は拡張記憶ユニット４
−１を介して拡張記憶ユニット４−３からのリプライを
受取ると、該リプライに含まれるリプライデー夕を主記
憶装置２の所定アドレスに格納するためのライトリクエ
ストを直ちに生成し、信号線ｌ８ｌを介して該ライトリ
クエストを主記憶装置２に発行する。
−１を介して拡張記憶ユニット４−３からのリプライを
受取ると、該リプライに含まれるリプライデー夕を主記
憶装置２の所定アドレスに格納するためのライトリクエ
ストを直ちに生成し、信号線ｌ８ｌを介して該ライトリ
クエストを主記憶装置２に発行する。
該ライトリクエストにより主記憶装置２の所定アドレス
に拡張記憶ユニット４−３からのりプライデー夕が格納
されると、演算プロセッサ１上の拡張記憶読出し命令の
実行が完了する。
に拡張記憶ユニット４−３からのりプライデー夕が格納
されると、演算プロセッサ１上の拡張記憶読出し命令の
実行が完了する。
次に、演算プロセッサ１が拡張記憶書込み命令を実行し
、主記憶装置２上のデータを拡張記憶システム４内の拡
張記憶ユニット４−３に移送する場合、演算プロセッサ
１は実行している命令ストリング中で拡張記憶書込み命
令に遭遇すると、信号線１１１を介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
、主記憶装置２上のデータを拡張記憶システム４内の拡
張記憶ユニット４−３に移送する場合、演算プロセッサ
１は実行している命令ストリング中で拡張記憶書込み命
令に遭遇すると、信号線１１１を介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
メモリインタフェースユニット３ではこの拡張記憶書込
みコマンドにより動作が起動され、信号線１３１を介し
て主記憶装置２にリードリクエストを発行する。
みコマンドにより動作が起動され、信号線１３１を介し
て主記憶装置２にリードリクエストを発行する。
主記憶装置２では該リードリクエストにより指定された
データリードが行われ、該データリードによるリプライ
デー夕を含むリプライが信号線ｌ２ｌを介してメモリイ
ンタフェースユニット３に返却される。
データリードが行われ、該データリードによるリプライ
デー夕を含むリプライが信号線ｌ２ｌを介してメモリイ
ンタフェースユニット３に返却される。
メモリインタフェースユニット３は主記憶装置２からの
リプライを受取ると、該リプライに含まれるリプライデ
ー夕を拡張記憶ユニット４−８の所定アドレスに格納す
るためのライトリクエストを直ちに生成し、信号線１３
２を介して該ライトリクエストを拡張記憶システム４に
発行する。
リプライを受取ると、該リプライに含まれるリプライデ
ー夕を拡張記憶ユニット４−８の所定アドレスに格納す
るためのライトリクエストを直ちに生成し、信号線１３
２を介して該ライトリクエストを拡張記憶システム４に
発行する。
拡張記憶ユニット４−１では信号線１３２を介して受付
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
線１４２を介して次の拡張記憶ユニット４−２に中継す
る。
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
線１４２を介して次の拡張記憶ユニット４−２に中継す
る。
拡張記憶ユニット４−２でも該ライトリクエストが自ユ
ニットに対するリクエストではないことを確認し、該ラ
イトリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
ニットに対するリクエストではないことを確認し、該ラ
イトリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該ライトリクエストが自ユ
ニットに対するリクエストであることを確認すると、該
ライトリクエストに含まれるライト指定やアドレスなど
にしたがって記憶部４６−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−２に出力し、このリプライの返却を行
う。
ニットに対するリクエストであることを確認すると、該
ライトリクエストに含まれるライト指定やアドレスなど
にしたがって記憶部４６−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−２に出力し、このリプライの返却を行
う。
拡張記憶ユニット４−２は拡張記憶ユニット４−３から
のリプライを受取ると、このリプライをそのまま信号線
１４８を介して拡張記憶ユニット４−１に中継する。
のリプライを受取ると、このリプライをそのまま信号線
１４８を介して拡張記憶ユニット４−１に中継する。
拡張記憶ユニット４−１は拡張記憶ユニット４−２を介
して拡張記憶ユニット４−３からのリプライを受取ると
、このリプライをそのまま信号線１４１を介してメモリ
インタフェースユニット３に返却する。
して拡張記憶ユニット４−３からのリプライを受取ると
、このリプライをそのまま信号線１４１を介してメモリ
インタフェースユニット３に返却する。
メモリインタフェースユニット３では拡張記憶ユニット
４−１を介して拡張記憶ユニット４−３からのリプライ
を受取ることにより、拡張記憶ユニット４−３における
ライト動作の終了を知る。これにより、メモリインタフ
ェースユニット３では拡張記憶システム４への次のリク
エストの送出が可能となり、演算プロセッサ１上の拡張
記憶書込み命令の実行が完了する。
４−１を介して拡張記憶ユニット４−３からのリプライ
を受取ることにより、拡張記憶ユニット４−３における
ライト動作の終了を知る。これにより、メモリインタフ
ェースユニット３では拡張記憶システム４への次のリク
エストの送出が可能となり、演算プロセッサ１上の拡張
記憶書込み命令の実行が完了する。
第３図は本発明の他の実施例の構成を示すブロック図で
ある。図において、本発明の他の実施例は第１図に示す
本発明の一実施例による拡張記憶システム４における信
号゛線１４Ｂ．ｌ４５．ｌ４７の接続方向を逆方向にし
、拡張記憶ユニット４−１からメモリインタフェースユ
ニット３への信号１１１４１の代りに拡張記憶ユニット
４−４からメモリインタフェースユニット３に信号線１
４８を設けた以外は本発明の一実施例と同様の構成とな
っており、同一構威部品には同一符号を付してある。ま
た、それら同一構成部品の動作も本発明の一実施例と同
様である。
ある。図において、本発明の他の実施例は第１図に示す
本発明の一実施例による拡張記憶システム４における信
号゛線１４Ｂ．ｌ４５．ｌ４７の接続方向を逆方向にし
、拡張記憶ユニット４−１からメモリインタフェースユ
ニット３への信号１１１４１の代りに拡張記憶ユニット
４−４からメモリインタフェースユニット３に信号線１
４８を設けた以外は本発明の一実施例と同様の構成とな
っており、同一構威部品には同一符号を付してある。ま
た、それら同一構成部品の動作も本発明の一実施例と同
様である。
図において、拡張記憶システム４は四台の拡張記憶ユニ
ット４−１〜４−４から構成されており、拡張記憶ユニ
ット４−１〜４−４は夫々信号線１３２，１４２，１４
４．１４６を介してリクエストを受取る。
ット４−１〜４−４から構成されており、拡張記憶ユニ
ット４−１〜４−４は夫々信号線１３２，１４２，１４
４．１４６を介してリクエストを受取る。
拡張記憶ユニット４−１〜４−４は該リクエストが自ユ
ニットに対するリクエストでなければ、該リクエストを
そのまま信号線１４２．ｌ４４．］．４１３を介して次
ユニットに受渡しする。このとき、該リクエストが信号
線１４Ｂ上にあるならば、該リクエストは拡張記憶ユニ
ット４−４に対するリクエストである。
ニットに対するリクエストでなければ、該リクエストを
そのまま信号線１４２．ｌ４４．］．４１３を介して次
ユニットに受渡しする。このとき、該リクエストが信号
線１４Ｂ上にあるならば、該リクエストは拡張記憶ユニ
ット４−４に対するリクエストである。
該リクエストが自ユニットに対するリクエストであれば
、拡張記憶ユニット４−１〜４−４は夫々必要なリプラ
イ情報を信号線１４３，１４５，１４７，１４８を介し
て返却するように動作し、また夫々前段の拡張記憶ユニ
ット４−１〜４−３から信号線１４３，１４５．１．４
７を介して受取ったリプライ情報を信号線１４５，１４
７．１４８にそのまま出力するように動作する。
、拡張記憶ユニット４−１〜４−４は夫々必要なリプラ
イ情報を信号線１４３，１４５，１４７，１４８を介し
て返却するように動作し、また夫々前段の拡張記憶ユニ
ット４−１〜４−３から信号線１４３，１４５．１．４
７を介して受取ったリプライ情報を信号線１４５，１４
７．１４８にそのまま出力するように動作する。
第４図は第３図の拡張記憶ユニット４−３の構或を示す
ブロック図である。図において、本発明の他の実施例に
よる拡張記憶ユニット４−３は第２図に示す本発明の一
実施例による拡張記憶ユニット４−３におけるリプライ
情報格納用レジスタ４８−８．５０−３に接続される信
号線１４５，１４７を入替えた以外は本発明の一実施例
と同様の構戊となっており、同一構戊部品には同一符号
を付してある。また、それら同一構或部品の動作も本発
明の一実施例と同様である。
ブロック図である。図において、本発明の他の実施例に
よる拡張記憶ユニット４−３は第２図に示す本発明の一
実施例による拡張記憶ユニット４−３におけるリプライ
情報格納用レジスタ４８−８．５０−３に接続される信
号線１４５，１４７を入替えた以外は本発明の一実施例
と同様の構戊となっており、同一構戊部品には同一符号
を付してある。また、それら同一構或部品の動作も本発
明の一実施例と同様である。
リプライ情報格納用レジスタ４８−３が信号線ｌ４５を
介して拡張記憶ユニット４−２からのリプライ情報を受
取ると、該リプライ情報を信号線２０８−３を介してリ
プライ中継部４つ−３に送出し、該リプライ情報をリプ
ライ中継部４つ−３によってリプライ情報格納用レジス
タ５０−３および信号線２０９−１を介して信号線１４
７に中継する。
介して拡張記憶ユニット４−２からのリプライ情報を受
取ると、該リプライ情報を信号線２０８−３を介してリ
プライ中継部４つ−３に送出し、該リプライ情報をリプ
ライ中継部４つ−３によってリプライ情報格納用レジス
タ５０−３および信号線２０９−１を介して信号線１４
７に中継する。
また、信号線２０５−３を介してアクセス制御部４５−
８から制御されることにより記憶部４６−３から読出さ
れたリプライ情報が信号線２０Ｂ−３を介してレジスタ
４７−３に格納されると、該リプライ情報はレジスタ４
７−３から信号線２０７−３を介してリプライ中継部４
９−３に送出され、リプライ中継部４９−３によってリ
プライ情報格納用レジスタ５０−３および信号線２０９
−３を介して信号線１４７に中継される。
８から制御されることにより記憶部４６−３から読出さ
れたリプライ情報が信号線２０Ｂ−３を介してレジスタ
４７−３に格納されると、該リプライ情報はレジスタ４
７−３から信号線２０７−３を介してリプライ中継部４
９−３に送出され、リプライ中継部４９−３によってリ
プライ情報格納用レジスタ５０−３および信号線２０９
−３を介して信号線１４７に中継される。
尚、他の拡張記憶ユニット４−１．４−２．４−４も第
４図に示す拡張記憶ユニット４−３ε同様の構成となっ
ており、その動作も同様である。
４図に示す拡張記憶ユニット４−３ε同様の構成となっ
ており、その動作も同様である。
これら第３図および第４図を用いて本発明の他の実施例
の動作について説明する。
の動作について説明する。
演算プロセッサ１が拡張記憶読出し命令を実行し、拡張
記憶システム４内の拡張記憶ユニット４−３のデータを
主記憶装置２上に移送する場合、演算プロセッサ１は実
行している命令ストリング中で拡張記憶読出し命令に遭
遇すると、信号線１１１を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行する
。
記憶システム４内の拡張記憶ユニット４−３のデータを
主記憶装置２上に移送する場合、演算プロセッサ１は実
行している命令ストリング中で拡張記憶読出し命令に遭
遇すると、信号線１１１を介してメモリインタフェース
ユニット３に対して拡張記憶読出しコマンドを発行する
。
メモリインタフェースユニット３ではこの拡張記憶読出
しコマンドにより動作が起動され、信号線１３２を介し
て拡張記憶システム４にリードリクエストを発行する。
しコマンドにより動作が起動され、信号線１３２を介し
て拡張記憶システム４にリードリクエストを発行する。
拡張記憶ユニット４−１では信号線棗３２を介して受付
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線１４２を介して次の拡張記憶ユニッｌ−４−２に中継
する。
けたリードリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該リードリクエストを信号
線１４２を介して次の拡張記憶ユニッｌ−４−２に中継
する。
拡張記憶ユニット４−２でも該リードリクエストが自ユ
ニットに対するリクエストではないことを確認し、該リ
ードリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
ニットに対するリクエストではないことを確認し、該リ
ードリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該リードリクエストが自ユ
ニットに対するリクエストであることを確認すると、該
リードリクエストに含まれるリード指定やアドレスなど
にしたがって記憶部４６−３からのデータリードを行い
、該データリードによるリプライデー夕を含むリプライ
を拡張記憶ユニット４−４に出力し、このリプライの返
却を行う。
ニットに対するリクエストであることを確認すると、該
リードリクエストに含まれるリード指定やアドレスなど
にしたがって記憶部４６−３からのデータリードを行い
、該データリードによるリプライデー夕を含むリプライ
を拡張記憶ユニット４−４に出力し、このリプライの返
却を行う。
拡張記憶ユニット４−４は拡張記憶ユニット４−３から
のリプライを受取ると、このリプライをそのまま信号線
１４８を介してメモリインタフェースユニット３に返却
する。
のリプライを受取ると、このリプライをそのまま信号線
１４８を介してメモリインタフェースユニット３に返却
する。
メモリインタフェースユニット３は拡張記憶ユニット４
−４を介して拡張記憶ユニット４−３からのリプライを
受取ると、該リプライに含まれるリプライデー夕を主記
憶装置２の所定アドレスに格納するためのライトリクエ
ストを直ちに生威し、信号線１３１を介して該ライトリ
クエストを主記憶装置２に発行する。
−４を介して拡張記憶ユニット４−３からのリプライを
受取ると、該リプライに含まれるリプライデー夕を主記
憶装置２の所定アドレスに格納するためのライトリクエ
ストを直ちに生威し、信号線１３１を介して該ライトリ
クエストを主記憶装置２に発行する。
該ライトリクエストにより主記憶装置２の所定アドレス
に拡張記憶ユニット４−３からのりプライデー夕が格納
されると、演算プロセッサ１上の拡張記憶読出し命令の
実行が完了する。
に拡張記憶ユニット４−３からのりプライデー夕が格納
されると、演算プロセッサ１上の拡張記憶読出し命令の
実行が完了する。
次に、演算プロセッサ１が拡張記憶書込み命令を実行し
、主記憶装置２上のデータを拡張記憶システム４内の拡
張記憶ユニット４−３に移送する場合、演算プロセッサ
１は実行している命令ストリング中で拡張記憶書込み命
令に遭遇すると、信号線Ｉｌｌを介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
、主記憶装置２上のデータを拡張記憶システム４内の拡
張記憶ユニット４−３に移送する場合、演算プロセッサ
１は実行している命令ストリング中で拡張記憶書込み命
令に遭遇すると、信号線Ｉｌｌを介してメモリインタフ
ェースユニット３に対して拡張記憶書込みコマンドを発
行する。
メモリインタフェースユニット３ではこの拡張記憶書込
みコマンドにより動作が起動され、信号線ｔＳｔを介し
て主記憶装置２にリードリクエストを発行する。
みコマンドにより動作が起動され、信号線ｔＳｔを介し
て主記憶装置２にリードリクエストを発行する。
主記憶装置２では該リードリクエストにより指定された
データリードが行われ、該データリードによるリプライ
デー夕を含むリプライが信号線ｌ２１を介してメモリイ
ンタフェースユニット３に返却される。
データリードが行われ、該データリードによるリプライ
デー夕を含むリプライが信号線ｌ２１を介してメモリイ
ンタフェースユニット３に返却される。
メモリインタフェースユニット３は主記憶装置２からの
リプライを受取ると、該リプライに含まれるリプライデ
ー夕を拡張記憶ユニット４−３の所定アドレスに格納す
るためのライトリクエストを直ちに生成し、信号線１３
２を介して該ライトリクエストを拡張記憶システム４に
発行する。
リプライを受取ると、該リプライに含まれるリプライデ
ー夕を拡張記憶ユニット４−３の所定アドレスに格納す
るためのライトリクエストを直ちに生成し、信号線１３
２を介して該ライトリクエストを拡張記憶システム４に
発行する。
拡張記憶ユニット４−１では信号線１３２を介して受付
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
ｌ １４２を介して次の拡張記憶ユニット４−２に中継
する。
けたライトリクエストが自ユニットに対するリクエスト
ではないことを確認すると、該ライトリクエストを信号
ｌ １４２を介して次の拡張記憶ユニット４−２に中継
する。
拡張記憶ユニット４−２でも該ライトリクエストが自ユ
ニットに対するリクエストではないことを確認し、該ラ
イトリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
ニットに対するリクエストではないことを確認し、該ラ
イトリクエストを信号線１４４を介して次の拡張記憶ユ
ニット４−３に中継する。
拡張記憶ユニット４−３では該ライトリクエストが自ユ
ニットに対するリクエストであることを確認すると、該
ライトリクエストに含まれるライト指定やアドレスなど
にしたがって記憶部４６−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−４に出力し、このリプライの返却を行
う。
ニットに対するリクエストであることを確認すると、該
ライトリクエストに含まれるライト指定やアドレスなど
にしたがって記憶部４６−３へのデータライトを行い、
該データライトの終了を通知するためのリプライを拡張
記憶ユニット４−４に出力し、このリプライの返却を行
う。
拡張記憶ユニット４−４は拡張記憶ユニット４−３から
のリプライを受取ると、このリプライをそのまま信号線
１４ｇを介してメモリインタフェースユニット３に返却
する。
のリプライを受取ると、このリプライをそのまま信号線
１４ｇを介してメモリインタフェースユニット３に返却
する。
メモリインタフェースユニット３では拡張記憶ユニット
４−４を介して拡張記憶ユニット４−３からのリプライ
を受取ることにより、拡張記憶ユニット４−３における
ライト動作の終了を知る。これにより、メモリインタフ
ェースユニット３では拡張記憶システム４への次のリク
エストの送出が可能となり、演算プロセッサ１上の拡張
記憶書込み命令の実行が完了する。
４−４を介して拡張記憶ユニット４−３からのリプライ
を受取ることにより、拡張記憶ユニット４−３における
ライト動作の終了を知る。これにより、メモリインタフ
ェースユニット３では拡張記憶システム４への次のリク
エストの送出が可能となり、演算プロセッサ１上の拡張
記憶書込み命令の実行が完了する。
ここで、拡張記憶システム４からのリプライは時間的に
一単位のタイミング時間で返す必要はなく、たとえばブ
ロックロードのような場合には分割されたりプライデー
夕を一定時間連続的に返却することになる。
一単位のタイミング時間で返す必要はなく、たとえばブ
ロックロードのような場合には分割されたりプライデー
夕を一定時間連続的に返却することになる。
このように、前段のユニットから入力されたリクエスト
情報が自ユニットに対するリクエストか他のユニットに
対するリクエストかを判別し、自ユニットに対するもの
と判別したときに該リクエスト情報を自ユニット内に取
込み、他のユニットに対するものと判別したときに該リ
クエスト情報を後段のユニットに送出し、自ユニットか
らのリプライ情報と後段のユニットからのリプライ情報
とのうち一方を前段のユニットに送出するように構成さ
れた拡張記憶ユニット４−１〜４−４を夫々接続するよ
うにすることによって、従来の単体ユニット形の拡張記
憶装置を接続するのとほとんど同様にして、複数個の拡
張記憶ユニット４−１〜４−４を接続することが可能と
なる。
情報が自ユニットに対するリクエストか他のユニットに
対するリクエストかを判別し、自ユニットに対するもの
と判別したときに該リクエスト情報を自ユニット内に取
込み、他のユニットに対するものと判別したときに該リ
クエスト情報を後段のユニットに送出し、自ユニットか
らのリプライ情報と後段のユニットからのリプライ情報
とのうち一方を前段のユニットに送出するように構成さ
れた拡張記憶ユニット４−１〜４−４を夫々接続するよ
うにすることによって、従来の単体ユニット形の拡張記
憶装置を接続するのとほとんど同様にして、複数個の拡
張記憶ユニット４−１〜４−４を接続することが可能と
なる。
すなわち、拡張記憶ユニット４−１〜４−４の接続台数
は原理的には無限大であり、システム全体の要求に見合
った台数の拡張記憶ユニット４−１〜４−４からなる拡
張記憶システム４がフレキシブルに構成可能となる。
は原理的には無限大であり、システム全体の要求に見合
った台数の拡張記憶ユニット４−１〜４−４からなる拡
張記憶システム４がフレキシブルに構成可能となる。
このとき、リザーブされている接続ボートによって最大
接続台数が制限を受けることもなければ、使用しない接
続ボートを遊ばせてしまうこともなく、接続される側の
Ｉ／Ｏユニットとしてシステム全体の要求（拡張記憶ユ
ニット台数）に応じて最適なものを選択できるようにす
るために、何通りものバリエーション（最大接続台数や
コストなど）を固定的に用意する必要がなくなる。
接続台数が制限を受けることもなければ、使用しない接
続ボートを遊ばせてしまうこともなく、接続される側の
Ｉ／Ｏユニットとしてシステム全体の要求（拡張記憶ユ
ニット台数）に応じて最適なものを選択できるようにす
るために、何通りものバリエーション（最大接続台数や
コストなど）を固定的に用意する必要がなくなる。
また、前段のユニットから人力されたリクエスト情報が
自ユニットに対するリクエストか他のユニッ１・に対す
るリクエストかを判別し、自ユニットに対するものと判
別したときに該リクエスト情報を自ユニット内に取込み
、他のユニットに対するものと判別したときに該リクエ
スト情報を後段のユニットに送出し、自ユニットからの
リプライ情報と前段のユニットからのリプライ情報との
うち一方を後段のユニットに送出するように構威された
拡張記憶ユニット４−１〜４−４を夫々接続し、メモリ
インタフェースユニット３からのリクエスト情報を先頭
の拡張記憶ユニット４−１で受取り、最後尾の拡張記憶
ユニット４−４からメモリインタフェースユニット３に
リプライ情報を送出するようにすることによっても、シ
ステム全体の要求に見合った台数の拡張記憶ユニット４
−１〜４−４からなる拡張記憶システム４がフレキシブ
ルに構或可能となる。
自ユニットに対するリクエストか他のユニッ１・に対す
るリクエストかを判別し、自ユニットに対するものと判
別したときに該リクエスト情報を自ユニット内に取込み
、他のユニットに対するものと判別したときに該リクエ
スト情報を後段のユニットに送出し、自ユニットからの
リプライ情報と前段のユニットからのリプライ情報との
うち一方を後段のユニットに送出するように構威された
拡張記憶ユニット４−１〜４−４を夫々接続し、メモリ
インタフェースユニット３からのリクエスト情報を先頭
の拡張記憶ユニット４−１で受取り、最後尾の拡張記憶
ユニット４−４からメモリインタフェースユニット３に
リプライ情報を送出するようにすることによっても、シ
ステム全体の要求に見合った台数の拡張記憶ユニット４
−１〜４−４からなる拡張記憶システム４がフレキシブ
ルに構或可能となる。
発明の効果
以上説明したように本発明の拡張記憶システムによれば
、前段の装置から入力されたリクエスト情報が自装置に
対するものと判別したときに該リクエスト情報を自装置
内に取込み、該リクエスト情報が他装置に対するものと
判別したときに該リクエスト情報を後段の装置に送出し
、自装置からのリプライ情報と後段の装置からのリプラ
イ情報とのうち一方を前段の装置に送出するように構成
された拡張記憶装置を複数接続するようにすることによ
って、システム全体の要求に見合った台数の拡張記憶装
置でフレキシブルに構或可能とすることができるという
効果がある。
、前段の装置から入力されたリクエスト情報が自装置に
対するものと判別したときに該リクエスト情報を自装置
内に取込み、該リクエスト情報が他装置に対するものと
判別したときに該リクエスト情報を後段の装置に送出し
、自装置からのリプライ情報と後段の装置からのリプラ
イ情報とのうち一方を前段の装置に送出するように構成
された拡張記憶装置を複数接続するようにすることによ
って、システム全体の要求に見合った台数の拡張記憶装
置でフレキシブルに構或可能とすることができるという
効果がある。
また、他の拡張記憶システムによれば、前段の装置から
人力されたリクエスト情報が自装置に対するリクエスト
か他装置に対するリクエストかを判別し、この判別によ
り自装置に対するものと判別したときに該リクエスト情
報を自装置内に取込み、この判別により他装置に対する
ものと？．ＩＩ別したときに該リクエスト情報を後段の
装置に送出し、自装置からのリプライ情報と前段の装置
からのリプライ情報とのうち一方を後段の装置に送出す
るように構威された拡張記憶装置を複数接続し、上位装
置からのリクエスト情報を先頭の拡張記憶装置で受取り
、最後尾の拡張記憶装置から上位装置にリプライ情報を
送出するようにすることによって、システム全体の要求
に見合った台数の拡張記憶装置でフレキシブルに横或可
能とすることができるという効果がある。
人力されたリクエスト情報が自装置に対するリクエスト
か他装置に対するリクエストかを判別し、この判別によ
り自装置に対するものと判別したときに該リクエスト情
報を自装置内に取込み、この判別により他装置に対する
ものと？．ＩＩ別したときに該リクエスト情報を後段の
装置に送出し、自装置からのリプライ情報と前段の装置
からのリプライ情報とのうち一方を後段の装置に送出す
るように構威された拡張記憶装置を複数接続し、上位装
置からのリクエスト情報を先頭の拡張記憶装置で受取り
、最後尾の拡張記憶装置から上位装置にリプライ情報を
送出するようにすることによって、システム全体の要求
に見合った台数の拡張記憶装置でフレキシブルに横或可
能とすることができるという効果がある。
４．図面のｉｎ ＋ｔｔな説明
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の拡張記憶ユニットの構戊を示すブロック
図、第３図は本発明の他の実施例の構戊を示すブロック
図、第４図は第３図の拡張記憶ユニットの構成を示すブ
ロック図である。
２図は第１図の拡張記憶ユニットの構戊を示すブロック
図、第３図は本発明の他の実施例の構戊を示すブロック
図、第４図は第３図の拡張記憶ユニットの構成を示すブ
ロック図である。
主要部分の符号の説明
１・・・・・・演算プロセッサ
２・・・・・・主記憶装置
３・・・・・・メモリインタフェースユニット４・・・
・・・拡張記憶システム
・・・拡張記憶システム
Claims (2)
- （１）前段の装置から入力されたリクエスト情報が自装
置に対するリクエストか他装置に対するリクエストかを
判別する判別手段と、前記判別手段により前記自装置に
対するリクエストと判別されたとき、該リクエスト情報
を前記自装置内に取込む取込み手段と、前記判別手段に
より前記他装置に対するリクエストと判別されたとき、
該リクエスト情報を後段の装置に送出するリクエスト送
出手段と、前記自装置からのリプライ情報と前記後段の
装置からのリプライ情報とのうち一方を前記前段の装置
に送出するリプライ送出手段とを有する拡張記憶装置を
複数接続したことを特徴とする拡張記憶システム。 - （２）前段の装置から入力されたリクエスト情報が自装
置に対するリクエストか他装置に対するリクエストかを
判別する判別手段と、前記判別手段により前記自装置に
対するリクエストと判別されたとき、該リクエスト情報
を前記自装置内に取込む取込み手段と、前記判別手段に
より前記他装置に対するリクエストと判別されたとき、
該リクエスト情報を後段の装置に送出するリクエスト送
出手段と、前記自装置からのリプライ情報と前記前段の
装置からのリプライ情報とのうち一方を前記後段の装置
に送出するリプライ送出手段とを有する拡張記憶装置を
複数接続し、上位装置からの前記リクエスト情報を先頭
の前記拡張記憶装置で受取り、最後尾の前記拡張記憶装
置から前記上位装置に前記リプライ情報を送出するよう
にしたことを特徴とする拡張記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159898A JP2591165B2 (ja) | 1989-06-22 | 1989-06-22 | 拡張記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159898A JP2591165B2 (ja) | 1989-06-22 | 1989-06-22 | 拡張記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0325540A true JPH0325540A (ja) | 1991-02-04 |
| JP2591165B2 JP2591165B2 (ja) | 1997-03-19 |
Family
ID=15703587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159898A Expired - Lifetime JP2591165B2 (ja) | 1989-06-22 | 1989-06-22 | 拡張記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591165B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628244A (ja) * | 1992-07-10 | 1994-02-04 | Fujitsu Ltd | 記憶装置及びこれを用いた情報処理システム |
| US6348367B1 (en) | 1993-12-02 | 2002-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623971A (ja) * | 1985-06-28 | 1987-01-09 | Mita Ind Co Ltd | 補助記憶装置付デ−タ処理装置 |
-
1989
- 1989-06-22 JP JP1159898A patent/JP2591165B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623971A (ja) * | 1985-06-28 | 1987-01-09 | Mita Ind Co Ltd | 補助記憶装置付デ−タ処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628244A (ja) * | 1992-07-10 | 1994-02-04 | Fujitsu Ltd | 記憶装置及びこれを用いた情報処理システム |
| US6348367B1 (en) | 1993-12-02 | 2002-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2591165B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381664B1 (en) | System for multisized bus coupling in a packet-switched computer system | |
| US7243175B2 (en) | I/O and memory bus system for DFPs and units with two-or multi-dimensional programmable cell architectures | |
| US7650448B2 (en) | I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures | |
| US5404462A (en) | Dual bus interface transfer system for central processing module | |
| US5481678A (en) | Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers | |
| JPH04294441A (ja) | マイクロプロセッサを備えた処理装置間のインターフェイス用回路装置 | |
| JPH04230558A (ja) | ダイレクト・メモリ・アクセス装置 | |
| JP3057591B2 (ja) | マルチプロセッサシステム | |
| JPH0325540A (ja) | 拡張記憶システム | |
| JP2589821B2 (ja) | 情報処理システムの中央処理ユニット | |
| JP3123844B2 (ja) | 二重化装置 | |
| JP3511804B2 (ja) | 通信端末装置 | |
| JP2583586B2 (ja) | バス制御方法 | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| JPS63263555A (ja) | 多重プロセッサシステム用のプロセッサモジュール自動判定システム | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JP2000285087A (ja) | ノード間データ通信方法 | |
| JP3201439B2 (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| RU1807495C (ru) | Устройство дл сопр жени процессоров | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
| JPS5975354A (ja) | プロセッサ装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH0528094A (ja) | Ｄｍａデータ転送装置 | |
| JPS61267819A (ja) | 入力信号制御回路 |