JPH0628244A - 記憶装置及びこれを用いた情報処理システム - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、記憶装置及びこれを用いた情報処
理システムに関し、比較的簡単に記憶容量を実質的に拡
張できる記憶装置及びこれを用いた情報処理システムを
提供することを目的とする。 【構成】 情報処理装置又は他の記憶装置と自記憶装置
１００との間を結合する結合手段１及び６と、自記憶装
置１００の記憶機構５がアクセスの対象か否かを判断す
る実装情報保持機構２と、前記判断に従って、アクセス
の対象である場合にアクセス要求をアクセス制御機構４
へ送り、アクセスの対象でない場合にアクセス要求を結
合手段６を介して他の記憶装置へ送る経路選択手段３を
備える記憶装置１００を複数連結接続し、この連結接続
の始端に情報処理装置を接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は記憶装置及びこれを用い
た情報処理システムに関し、特に、複数の記憶装置を連
結接続して１つの大容量の記憶装置の如く扱うことが可
能な記憶装置及びこれを用いた情報処理システムに関す
る。

【０００２】情報処理装置の発達により、高速かつ大量
のデータを処理することが可能となったが、情報処理装
置の高速性を生かすためには情報処理装置に対して安定
かつ高速にデータを供給することが必要となる。そのた
めには大容量で高速な記憶装置が不可欠となる。

【０００３】

【従来の技術】情報処理装置から記憶装置へのアクセス
は、次のように行われる。例えば、装置ＩＤを明示的に
指定した上で記憶装置ごとに持つ記憶アドレスを指定
し、情報処理装置側にある制御回路及び接続インタフェ
ースを選択して１つの記憶装置にアクセスを行う。この
方式を用いた例としてチャネル装置を介して接続される
磁気ディスク装置がある。また、より高速性が要求され
る場合には、ＣＰＵから直接アクセス可能な半導体記憶
装置である拡張記憶装置が用いられる。

【０００４】

【発明が解決しようとする課題】情報処理装置に既に接
続された記憶装置に実装された記憶容量を越える容量
が、何らかの理由で必要とされる場合がある。この場
合、記憶装置の増設拡張が行われる。

【０００５】前述のチャネル装置を介して接続される磁
気ディスク装置等の記憶装置においては、１台の記憶装
置の記憶容量を増すことができない。そこで、以下の方
法のいずれかが採られる。

【０００６】即ち、第１には、既設の記憶装置（例えば
１Ｇバイト）に代えてより大容量（例えば２Ｇバイト）
の記憶装置を新たに情報処理装置に接続し、同一の装置
ＩＤを与えることが行われる。しかし、この場合は、既
設の記憶装置に対してそれまでに行われた投資の殆どが
無駄になる。即ち、この場合は、増設拡張というより
も、むしろ記憶装置の入換えというべきである。

【０００７】また、第２には、既設の記憶装置の他に同
程度の容量の他の（物理的に独立した）記憶装置を情報
処理装置に接続し、別の装置ＩＤを与えることが行われ
る。しかし、このように複数の記憶装置の容量を活用し
ようとすると、情報処理装置の制御部（チャネル装置な
ど）及び接続コネクタなどが多くなり、情報処理装置側
の物量が増大する。また、高速アクセスを行うために
は、チャネルを用いたアクセスでは性能が不足するた
め、ＣＰＵの性能を十分に発揮できない。

【０００８】また、前述のＣＰＵから直接アクセス可能
な拡張記憶装置においては、物理的に実装可能な記憶容
量の範囲内では比較的簡単に記憶容量の拡張を実現でき
るが、それを越えた場合には制御回路やインタフェース
部の物量が著しく増大するため、簡単には接続する拡張
記憶装置の数を増やすことはできない。

【０００９】本発明の目的は、比較的簡単に記憶容量を
実質的に拡張できる記憶装置を提供することにある。本
発明の他の目的は、他の１又は２以上の記憶装置と接続
可能な記憶装置を提供することにある。

【００１０】本発明の更に他の目的は、高速アクセスに
適した記憶装置の記憶容量を比較的簡単に実質的に拡張
できる情報処理システムを提供することにある。本発明
の更に他の目的は、連結接続された複数の記憶装置を含
む情報処理システムを提供することにある。

【００１１】

【課題を解決するための手段】本発明は、複数の記憶装
置を連結（直列）接続して１つの大容量の記憶装置の如
く扱うことにより、情報処理装置の制御部や接続インタ
フェース部などの負担の増加なしに容易に記憶装置又は
容量を拡張できるという、本発明者の新たな知見に基づ
くものである。このために、本発明の記憶装置は、他の
記憶装置との結合手段（通信手段）を備え、アクセス要
求に対して特徴的な応答をするための手段を備える。

【００１２】図１は本発明の原理構成図であり、本発明
の記憶装置１００を示す。結合手段１は、アクセス要求
を発行する情報処理装置又は記憶装置等の他の装置（図
示せず）と自記憶装置１００との間を結合する。結合手
段１は連結接続のアクセス要求元側に設けられる。実装
情報保持機構２は、自記憶装置１００の実装状態を示す
情報を保持し、結合手段１からアクセス要求に対応する
アドレス情報を受け取り、自記憶装置１００に実装され
ている記憶機構５がアクセスの対象になっているかどう
かを識別し、その結果を経路選択指示信号（例えばアク
セス例外信号）として経路選択手段３へ送る。経路選択
手段３は、経路選択指示信号を受信し、これに基づいて
結合手段１を介して伝達されて来る信号の伝達先を選択
する。アクセス制御機構４は自記憶機構５へのアクセス
制御を行う。記憶機構５は自記憶装置１００に実装され
た記憶機構であり、実際にデータを記憶する部分であ
る。結合手段６は他記憶装置（図示せず）と自記憶装置
１００との間を結合する。

【００１３】

【作用】記憶装置１００は、結合手段１により情報処理
装置と接続可能である。記憶装置１００は、結合手段１
を他の記憶装置の結合手段６に接続することにより、ま
た、結合手段６を他の記憶装置の結合手段１に接続する
ことにより、他の記憶装置と接続可能である。従って、
複数の記憶装置１００を連結接続することが可能とな
る。

【００１４】記憶装置１００において、実装情報保持機
構２は、自記憶装置１００の記憶機構５がアクセスの対
象か否かを判断する。これに基づいて、経路選択手段３
は、自記憶装置１００の記憶機構５がアクセスの対象で
ある場合にアクセス要求を前記アクセス制御機構４へ送
り、自記憶装置１００の記憶機構５がアクセスの対象で
ない場合にアクセス要求を結合手段６を介して他の記憶
装置へ送る。

【００１５】連結接続された複数の記憶装置１００の各
々において同様の処理が行われる。従って、情報処理装
置において発行されたアクセス要求は、連結接続された
複数の記憶装置１００の間を順に転送される。そして、
最終的にアクセス対象である記憶機構５を持つ記憶装置
１００に達し、ここでアクセスのために用いられる。

【００１６】以上によれば、連結接続された複数の記憶
装置１００は、情報処理装置からは、同一の装置ＩＤを
有する１台の記憶装置の如く扱うことができる。記憶容
量の拡張は、所望の数の記憶装置１００を新たに連結接
続することにより達成できる。従って、比較的簡単に拡
張でき、かつ、制御回路や接続インタフェース部を新た
に必要とせず情報処理装置の負担が少なくて済む。

【００１７】

【実施例】図１において、結合手段１及び６は通信機構
からなる。即ち、結合手段１は受信機構であり、結合手
段６は発信機構である。なお、実際は情報処理装置及び
他の記憶装置との間における双方向通信を可能とするよ
うに、結合手段１及び６が設けられる。

【００１８】実装情報保持機構２は、自記憶装置１００
の実装状態を示す情報とアクセス要求とから自記憶装置
１００の記憶機構５がアクセスの対象か否かを判断し、
これに基づいて経路選択指示信号を形成する。ここで、
アクセス要求は、実際のアクセス要求（アドレス情報を
含む）の他、各種の制御信号やデータを含む。経路選択
指示信号は、例えばアクセス例外信号である。実装情報
保持機構２は、例えば記憶機構５の物理アドレスと論理
アドレスの対応及び実装状態を示す浮動メモリアドレス
レジスタ（ＦＭＡＲ）からなる。

【００１９】経路選択手段３は、本来アクセス元へ返信
されるべきアクセス例外信号を駆動信号として用い、他
の記憶装置へアクセス要求を転送する。従って、従来単
純にアクセス元に対して返信されていたアクセス例外信
号が返信されない。なお、所定の場合には、アクセス例
外信号がアクセス元へ返信される。アクセス例外信号が
形成されない場合、経路選択手段３は、アクセス要求を
アクセス制御機構４へ送り記憶機構５をアクセスする。

【００２０】図２は結合手段１及び６の構成図である。
結合手段１及び６は前述の如く通信機構からなるが、本
実施例の結合手段１及び６は光ケーブルを媒体として用
いる光通信を行う通信機構からなる。

【００２１】また、結合手段１及び６は、図２に示す如
く、一体に形成されて信号の送受信を行う。後に図５に
示す如く、一体に形成された結合手段１及び６により、
各記憶装置１００の間及び記憶装置１００と情報処理装
置との間における双方向通信が可能とされる。

【００２２】光／電気変換部１１は光ケーブルを経路と
して伝搬してきた光信号を受信して電気信号に変換す
る。光信号の送信側は、情報処理装置又は他の記憶装置
である。

【００２３】通信プロトコル制御部１２は、送信側と自
記憶装置１００との間で予め規定されたプロトコル（通
信規約）の下で通信を行うために、プロトコル制御を行
う。このプロトコル制御の下で通信プロトコル制御部１
２は、光／電気変換部１１からの受信信号をデコーダ１
３へ送る。

【００２４】デコーダ１３は受信信号を適切な内部信号
に復元する。受信信号は例えばアクセス要求であり、内
部信号は例えばオペコード、制御情報（アクセス例外信
号を含む）、アドレス情報、データ等である。

【００２５】通信制御部１４は各部（光／電気変換部１
１、通信プロトコル制御部１２、電気／光変換部６１、
通信プロトコル制御部６２）において検出したエラーに
伴う制御、各種エラー（ＥＣＣ、転送長、応答時間等）
検出機構の制御、通信リトライ制御、エラー訂正制御、
ハンドシェイク制御等の通信に伴って必要となる制御を
行う。

【００２６】電気／光変換部６１は通信プロトコル制御
部６２を介してエンコーダ６３から得た電気信号を光信
号に変換し、これを光ケーブルに対して信出する。通信
プロトコル制御部６２は、受信側と自記憶装置１００と
の間で予め規定されたプロトコルの下で通信を行うため
に、プロトコル制御を行う。このプロトコル制御の下
で、通信プロトコル制御部６２は、エンコーダ６３から
の送信信号を電気／光変換部６１へ送る。

【００２７】エンコーダ６３は内部信号を通信を行うた
めのプロトコルに従った形式に変換する。即ち、内部信
号とプロトコルとの親和性を持たせる。なお、結合手段
１は、光／電気変換部１１、通信プロトコル制御部１
２、デコーダ１３及び通信制御部１４からなる。結合手
段６は、電気／光変換部６１、通信プロトコル制御部６
２、エンコーダ６３及び通信制御部１４からなる。

【００２８】図３は実装情報保持機構２の構成図であ
る。本実施例の実装情報保持機構２は浮動メモリアドレ
スレジスタ（ＦＭＡＲ）からなる。ＦＭＡＲは、自記憶
装置１００が備える記憶機構５（に割り当てられた記憶
領域）が指定されたアドレスを有しているかどうかを識
別し、有していない場合にはアクセス例外信号を生成す
るための手段である。

【００２９】図３において、レジスタ２０は自記憶機構
５に割り当てられた記憶領域の先頭アドレスを保持す
る。レジスタ２１はその記憶領域の実装容量を保持す
る。加算回路２２はレジスタ２０とレジスタ２１の内容
を加えることにより、記憶機構５に割り当てられている
記憶領域の上限アドレスを求める。レジスタ２３は加算
回路２２で求めた上限アドレスを保持する。レジスタ２
４は下限アドレスを保持する。レジスタ２４は、多くの
場合レジスタ２０をそのまま用いるため省略されるが、
レジスタ２３との対比のため便宜的に記述した。

【００３０】レジスタ２５は前述のデコーダ１３から供
給されるアドレス情報を保持する。アクセスアドレス生
成機構２６はレジスタ２５のアドレス情報から実際にア
クセスするアドレスを生成する。比較回路２７は、この
生成されたアクセスアドレスとレジスタ２３に保持され
た上限アドレスとを比較し、アクセスアドレスが上限ア
ドレスより大きい場合、アクセス例外信号を生成する。
比較回路２８は生成されたアクセスアドレスとレジスタ
２４に保持された下限アドレスとを比較し、アクセスア
ドレスが下限アドレスより小さい場合、アクセス例外信
号を生成する。ＯＲ回路２９は比較回路２７及び２８の
アクセス例外信号の論理和を求め、どちらか一方がアク
セス例外条件を検出した場合にアクセス例外信号を生成
する。

【００３１】なお、記憶機構５が複数のセグメントで構
成されている場合には、レジスタ２５及びアクセスアド
レス生成機構２６を除いた機構を一組として、その組が
セグメントの数だけ用意されると考えれば良い。

【００３２】図４は経路選択手段３の構成図である。図
４において、レジスタ３１は、自記憶装置１００に連結
接続された記憶装置のうち前段のものからのアクセス例
外信号を保持する。この前段のアクセス例外信号は、例
えばデコーダ１３の制御情報中に含まれる。なお、自記
憶装置１００が情報処理装置に直接接続されている場
合、アクセス例外信号は送信されてこないが、アクセス
例外信号があると同様の扱いがされる。

【００３３】レジスタ３２は前述のＯＲ回路２９が送出
したアクセス例外信号を保持する。このアクセス信号は
経路選択のために用いられる他、所定の場合に、自記憶
装置１００に連結接続された記憶装置のうち後段のもの
へ送られる。

【００３４】レジスタ３３は終端フラグを保持する。終
端フラグは連結接続された複数の記憶装置のうち連結接
続の終段のものにのみセットされる。レジスタ３３に終
端フラグがセットされていれば、自記憶装置１００が連
結接続の終端である。なお、終端フラグは前述の結合手
段６にセットしてもよい。この場合、経路選択手段３
は、経路選択の際に予め結合手段６を参照し終端フラグ
のセットの有無を求めておく。

【００３５】判別回路３４は、レジスタ３１の内容によ
り、前段の記憶装置でアクセス例外がなかったことを判
別する。前段でのアクセス例外がない場合、選択回路３
８は閉じられる。

【００３６】判別回路３５は、レジスタ３１と３２の内
容により、前段の記憶装置でアクセス例外があり、か
つ、自記憶装置１００でアクセス例外がないことを判別
する。この場合、選択回路３８は自記憶装置１００のア
クセス制御機構４への経路を選択し、これにアクセス要
求を送る。アクセス要求は、レジスタ３７に一時的に保
持されている。

【００３７】判別回路３６は、レジスタ３１と３２の内
容により、前段の記憶装置及び自記憶装置１００で共に
アクセス例外があることを判別し、かつ、レジスタ３３
の内容により、終端フラグがセットされているか否かを
知る。この場合、いずれも選択回路３８は結合手段６へ
の経路を選択するが、終端フラグの有無により送信先と
送信内容が異なる。

【００３８】終端フラグが無い場合、連結接続の次段の
記憶装置に対して、自記憶装置１００でのアクセス例外
の発生と、前段から送信されてきたアクセス要求とを結
合手段６が送信できるように、選択回路３８が動作す
る。

【００３９】終端フラグが有る場合、連結接続の終端で
あるので、前段の記憶装置を介して情報処理装置（アク
セス元）に対して、アクセス例外の発生を結合手段６が
送信できるように、選択回路３８が動作する。

【００４０】図５は本発明による情報処理システムの構
成図である。この例では、前述の記憶装置１００が４台
（１００−１乃至１００−４）直列に連結接続され、連
結接続の始端である記憶装置１００−１にアクセス元で
ある情報処理装置２００が接続される。情報処理装置２
００は、主にＣＰＵ（中央処理装置）及び主メモリから
なる。

【００４１】なお、結合手段１及び６は一体に形成され
るものであり、一台の記憶装置１００は結合手段１及び
６を１つしか備えていないが、図５では連結接続におけ
る双方向の通信を明らかにするため、図示の如く別々に
示している。なお、実線が双方向通信の往路、点線が双
方向通信の復路を示す。

【００４２】情報処理装置２００に１台の記憶装置１０
０−１が接続され、使用されている。記憶装置１００−
１はある装置ＩＤを有する。情報処理装置２００からの
アクセス要求についてアクセス例外となった場合、記憶
装置１００−１には終端フラグがセットされているの
で、アクセス例外信号の応答が返される。

【００４３】何らかの事情により記憶容量の拡張が必要
になると、記憶装置１００−２乃至１００−４が図示の
如く連結接続される。連結接続の終端である記憶装置１
００−４には終端フラグがセットされる。

【００４４】この拡張により記憶容量は例えば４倍とさ
れるが、拡張自体は、各記憶装置１００−１乃至１００
−４間を光ファイバコネクタで接続することにより完了
するので、比較的簡単である。情報処理装置２００の物
量的な負担は、特にチャネル装置も必要とせず接続イン
タフェース部を増設する必要もないので、殆ど無い。ま
た、複数の記憶装置１００−１乃至１００−４を接続し
ているにも拘わらず実質的に１台の記憶装置とみなされ
るので、本記憶装置群１００−１乃至１００−４を使用
するための制御情報の変更も単に記憶容量の増大を定義
するだけでよい。

【００４５】今、情報処理装置２００が記憶装置１００
−３に実装されている記憶領域についてのアクセス要求
を発行したとする。アクセス要求は記憶装置１００−１
の結合手段１に入力される。入力されたアクセス要求は
レジスタ３７に一旦保持され、アドレス情報が実装情報
保持機構２に送られる。実装情報保持機構２は自記憶装
置１００−１に実装されている記憶領域がアクセスの対
象になっていないことを識別し、アクセス例外信号を経
路選択手段３へ送る。経路選択手段３は、アクセス例外
信号により結合手段６への経路を選択する。更に、経路
選択手段３は、終端フラグがセットされていないので、
結合手段６にアクセス要求及びアクセス例外信号を次段
の記憶装置１００−２に対して送信させる。

【００４６】以上により、情報処理装置２００からのア
クセス要求は、そのまま記憶装置１００−１を通過して
記憶装置１００−２（の結合手段１）へ送られる。同様
にして、アクセス要求は、記憶装置１００−２を通過し
て記憶装置１００−３へ送られる。

【００４７】記憶装置１００−３において、実装情報保
持機構２は自記憶装置１００−３がアクセス対象である
ことを識別する。経路選択手段３は、自記憶領域がアク
セスの対象であるので、アクセス制御機構４への経路を
選択し、アクセス要求信号を伝達する。アクセス制御機
構４は指示されたアクセスを記憶機構５に対して行う。
例えば記憶機構へのストアアクセスの場合、アクセス制
御機構４は経路選択手段３及び結合手段１を介してデー
タ送信開始を指示し、これらを介して送信されて来るデ
ータを記憶機構５にストアする。フェッチアクセスの場
合、アクセス制御機構４は記憶機構５からデータをフェ
ッチし、経路選択手段３及び結合手段６を介してデータ
を送信する。

【００４８】連結接続の終端側に接続された記憶装置１
００−３から応答される制御信号やデータは、記憶装置
１００−２及び／又は１００−１の結合手段６が経路選
択手段３及び結合手段１を介して受信し、更に連結接続
のアクセス元側に接続された他の記憶装置１００−１又
はアクセス元の情報処理装置２００に伝送する（図５で
点線で示す）。

【００４９】以上により、情報処理装置２００は記憶装
置１００−３に対するアクセスを行う。但し、情報処理
装置２００は、アクセス対象が記憶装置１００−１とは
物理的に別個の記憶装置１００−３であることを全く意
識する必要がなく、記憶装置１００−１をアクセスする
場合と同様である。即ち、拡張された記憶装置１００−
１をアクセスしていると同様である。

【００５０】次に、情報処理装置２００が記憶装置１０
０−１乃至１００−４のいずれにも実装されていない記
憶領域についてのアクセス要求を発行したとする。この
アクセス要求は、前述と同様に記憶装置１００−１乃至
１００−３を通過して、連結接続の終端の記憶装置１０
０−４へ送られる。記憶装置１００−４において、終端
フラグがセットされており、かつ、アクセス例外信号が
形成される。そこで、その経路選択手段３は、このアク
セス例外信号を情報処理装置２００へ返すべく応答す
る。

【００５１】この応答は、記憶装置１００−４の結合手
段６から送出され、図５の点線で示す経路により記憶装
置１００−３乃至１００−１を通過して情報処理装置２
００へ達する。

【００５２】この応答により情報処理装置２００はアク
セス例外の発生を知ることができるが、アクセス例外を
より高速に検出するために、以下の手段を採用すること
ができる。

【００５３】即ち、実装情報保持機構２又はＦＭＡＲ
が、自記憶装置から連結接続の終端方向に接続される他
の記憶装置の全てについて、その実装状態を示す情報を
保持し、この情報とアクセス要求とから終端方向に接続
される他の記憶装置がアクセスの対象か否かを判断す
る。アクセスの対象でない場合アクセス例外信号が形成
され経路選択手段３を介して情報処理装置２００に応答
として送られる。

【００５４】例えば、記憶装置１００−１が自記憶装置
１００−１の他に記憶装置１００−２乃至１００−４の
実装情報を保持しているとする。この場合、アクセス要
求を記憶装置１００−４まで転送せずとも記憶装置１０
０−１において早期にアクセス例外の検出が可能とな
る。

【００５５】なお、必ずしも記憶装置１００−１が記憶
装置１００−１乃至１００−４の実装情報を保持する必
要はない。例えば、主記憶装置１００−１及び１００−
２は自己についての実装情報のみを保持し、記憶装置１
００−３が記憶装置１００−３及び１００−４の実装情
報を保持するようにすることができる。

【００５６】図６は本発明による情報処理システムの他
の構成を示す。この例では、複数（１３台）の記憶装置
（１００−１乃至１００−１３）がツリー型に連結接続
されている。このために、記憶装置１００−１乃至１０
０−１３の各々又はツリー型に接続されている記憶装置
１００−２、１００−３等の各々が、複数の結合手段６
を備える。

【００５７】今、情報処理装置２００が記憶装置１００
−５に実装されている記憶領域についてのアクセス要求
を発行したとする。このアクセス要求は、前述と同様に
記憶装置１００−１を通過して記憶装置１００−２に達
する。記憶装置１００−２は、その複数の結合手段６の
うち記憶装置１００−３の接続されている側の結合手段
６を正しく選択できなければならない。

【００５８】このために、主記憶装置１００−２（の実
装情報保持手段２）は、自記憶装置１００−２の実装情
報の他に、記憶装置１００−３以降の記憶装置１００−
３、１００−５乃至１００−８の実装情報（第１の実装
情報）と、記憶装置１００−４以降の記憶装置１００−
４、１００−９乃至１００−１３の実装情報（第２の実
装情報）とを保持する。第１及び第２の実装情報は、ツ
リー型の経路に対応するように区別して保持される。更
に、例えば第１の実装情報において、記憶装置１００−
５乃至１００−８の実装情報は連続するように（アドレ
スが連続するように）される。これにより、例えば第１
の実装情報は４つの境界アドレスにより保持することが
できる。記憶装置１００−３、１００−５、１００−１
０においても同様に、実装情報が保持される。

【００５９】これにより、記憶装置１００−２では記憶
装置１００−３側の結合手段６が選択され、記憶装置１
００−３では記憶装置１００−５側の結合手段６が選択
される。記憶装置１００−５は、受信したアクセス要求
に従い自己の記憶機構５をアクセスする。

【００６０】なお、記憶装置１００−１０の如く、ツリ
ー型に接続される記憶装置の数は２台に限られず３台
（又はそれ以上）であってもよい。記憶装置１００−
７、１００−８、１００−１１乃至１００−１３の各々
が終端フラグを保持する。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
記憶装置及び情報処理システムにおいて、記憶装置に他
の記憶装置との結合手段及び経路選択手段を設けること
により、複数の記憶装置を連結接続することが可能とな
るので、比較的簡単に記憶容量を拡張でき、また、拡張
のための情報処理装置の負担を少なくできる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】結合手段構成図である。

【図３】実装情報保持機構構成図である。

【図４】経路選択手段構成図である。

【図５】情報処理システム構成図である。

【図６】他の情報処理システム構成図である。

【符号の説明】

１ 結合手段 ２ 実装情報保持機構 ３ 経路選択手段 ４ アクセス制御機構 ５ 記憶機構 ６ 結合手段 １１ 光／電気変換部 １２、６２ 通信プロトコル制御部 １３ デコーダ １４ 通信制御部 ６１ 電気／光変換部 ６３ エンコーダ ２０、２１、２３、２４、２５ レジスタ ２２ 加算回路 ２６ アクセスアドレス生成機構 ２７、２８ 比較回路 ２９ ＯＲ回路 ３１、３２、３３、３７ レジスタ ３４、３５、３６ 判別回路 ３８ 選択回路 １００（１００−１乃至１００−１３） 記憶装置 ２００ 情報処理装置

Claims (6)

【特許請求の範囲】
1. 【請求項１】 自記憶装置（１００）に実装され、デー
   タを記憶するため記憶機構（５）と、 前記記憶機構（５）へのアクセス制御を行うアクセス制
   御機構（４）と、 アクセス要求を発行する情報処理装置（２００）又は他
   の記憶装置のいずれかと自記憶装置（１００）との間を
   結合する第１の結合手段（１）と、 他の記憶装置と自記憶装置（１００）との間を結合する
   第２の結合手段（６）と、 自記憶装置（１００）の実
   装状態を示す情報を保持し、この情報と前記アクセス要
   求とから自記憶装置（１００）の前記記憶機構（５）が
   アクセスの対象か否かを判断し、これに基づいて経路選
   択指示信号を形成する実装情報保持機構（２）と、 前記経路選択指示信号に従って、自記憶装置（１００）
   の前記記憶機構（５）がアクセスの対象である場合に前
   記アクセス要求を前記アクセス制御機構（４）へ送り、
   自記憶装置（１００）の前記記憶機構（５）がアクセス
   の対象でない場合に前記アクセス要求を前記第２の結合
   手段（６）を介して前記他の記憶装置へ送る経路選択手
   段（３）とを備えることを特徴とする記憶装置（１０
   ０）。
2. 【請求項２】 前記実装情報保持機構（２）は、浮動メ
   モリアドレスレジスタからなり、前記記憶機構（５）の
   物理アドレスと論理アドレスの対応及び実装状態を示す
   ことを特徴とする請求項１記載の記憶装置（１００）。
3. 【請求項３】 複数の記憶装置（１００−１乃至１００
   −４）を連結接続すると共に、これらの連結接続の始端
   である記憶装置（１００−１）に情報処理装置（２０
   ０）を接続してなる情報処理システムであって、 前記複数の記憶装置（１００−１乃至１００−４）の各
   々が、 自記憶装置に実装され、データを記憶するための記憶機
   構（５）と、 前記記憶機構（５）へのアクセス制御を行うアクセス制
   御機構（４）と、 アクセス要求を発行する前記情報処理装置（２００）又
   は他の記憶装置のいずれかと自記憶装置との間を結合す
   る第１の結合手段（１）と、 他の記憶装置と自記憶装置との間を結合する第２の結合
   手段（６）と、 自記憶装置の実装状態を示す情報を保持し、この情報と
   前記アクセス要求とから自記憶装置（１００）の前記記
   憶機構（５）がアクセスの対象か否かを判断し、これに
   基づいて経路選択指示信号を形成する実装情報保持機構
   （２）と、 前記経路選択指示信号に従って、自記憶装置の前記記憶
   機構（５）がアクセスの対象である場合に前記アクセス
   要求を前記アクセス制御機構（４）へ送り、自記憶装置
   の前記記憶機構（５）がアクセスの対象でない場合に前
   記アクセス要求を前記第２の結合手段（６）を介して前
   記他の記憶装置へ送る経路選択手段（３）を備えること
   を特徴とする情報処理システム。
4. 【請求項４】 前記連結接続の終端である記憶装置（１
   ００−４）に前記終端であることを示す終端フラグを設
   け、 前記実装情報保持機構（２）が、自記憶装置に前記終端
   フラグが存在し、かつ、自記憶装置の前記記憶機構
   （５）がアクセスの対象でない場合に、アクセス例外信
   号を形成してこれを前記経路選択手段（３）を介して前
   記情報処理装置（２００）に送ることを特徴とする請求
   項２記載の情報処理システム。
5. 【請求項５】 前記実装情報保持機構（２）が、自記憶
   装置から連結接続の終端方向に接続される他の記憶装置
   の全てについて、その実装状態を示す情報を保持し、こ
   の情報と前記アクセス要求とから前記終端方向に接続さ
   れる他の記憶装置の全てにおける前記記憶機構（５）が
   アクセスの対象か否かを判断し、アクセスの対象でない
   場合アクセス例外信号を形成してこれを前記経路選択手
   段（３）を介して前記情報処理装置（２００）に送るこ
   とを特徴とする請求項２記載の情報処理システム。
6. 【請求項６】 前記複数の記憶装置（１００−１乃至１
   ００−４）の各々が、前記第２の結合手段（６）を複数
   備え、 前記複数の記憶装置（１００−１乃至１００−４）をツ
   リー型に接続してなることを特徴とする請求項４記載の
   情報処理システム。