JPS623971A - 補助記憶装置付デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数個のカートリッジからなる補助記憶装置
付データ処理装置に関するものである。

（従来技術） 従来、プリンタ等のデータ処理装置において、複数個の
カートリッジからなる補助記憶装置を設け、各カートリ
ッジ内の記憶素子にそれぞれ異なるフｉント（字体）の
ドツトパターンを記憶させておくことにより、必要に応
じて印字される文字のフォントを変化させることが行な
われていた。

ところが、このような構成の装置において各カートリッ
ジのメモリ容量が異なる場合には、最大のメモリ容量を
有するカートリッジに合わせて全てのカートリッジのア
ドレス空間を割り当てなければならず、補助記憶装置全
体に割り当てられたアドレス空間に不使用部分が形成さ
れ、装置の有効利用を図ることができないという問題が
ある。すなわち、各記憶素子のメモリ容量よりも該カー
トリッジに割り当てられたアドレス空間の方が小さい場
合には、このアドレス空間を越える範囲のデータのアク
セスが不可能となる。このために最大のメモリ容量を有
するカートリッジに合わせて全てのカートリッジのアド
レス空間を割り当てることにより、いずれの個所に最大
容量のカートリッジが装着されても常に全てのデータの
アクセスが可能なように構成する必要があり、この結果
、最大容量Ｊ：りも小さなメモリ容量を備えたカートリ
ッジに対応するアドレス空間に上記容量の差に対応する
不使用部分が形成され、この部分が無駄になるという問
題がある。

（発明の目的） 本発明は上記問題点を解決するためになされたものであ
り、データ処理装置本体に着脱自在に装着される補助記
憶装置を構成する各カートリッジのメモリ容量が、互い
に異なる場合でも、上記補助記憶装置に割り当てられた
アト１ノス空間に不使用部分が形成されることがなく、
しかも各カートリッジ内のデータの全てを適正にアクセ
スすることができる補助記憶装置付データ処理装置を提
供するものである。

（発明の構成） 本発明は、カートリッジコネクタを右するデータ処理装
置本体と、上記カートリッジコネクタに着脱自在に装着
されるとともにコネクタを介して順次連結される内部に
記憶素子が配設された複数個のカートリッジからなる補
助記憶装置とを備え、上記各カートリッジには上記デー
タ処理装置内の制御手段により各カートリッジのメモリ
容量に応じたアドレス空間を表示するカートリッジテー
ブルを作成するために各記憶素子のメモリ容量に応じた
値を出力する出力部と、上記カートリッジテーブルを参
照して設定されたアドレス信号により該カートリッジ内
のデータが選択されたかどうかを判別するとともに、上
記アドレス信号から該カートリッジ内のメモリ容量に対
応する値を減算した値を新たなアドレス信号として次の
カートリッジに出力する選択および減算回路とを設けた
ものである。

この構成にＪ：す、上記カートリッジテーブルに基づい
て各カー１−リッジに割り当てられるアドレス空間を適
正に設定し、かつ上記カートリッジテーブルに基づいて
データをアクセスするためのアドレス信号を設定して制
御手段から出力し、このアドレス信号に応じていずれの
カートＩ）ツジ内のデータをアクセスするのかを判別す
るようにしている。

（実施例） 第１図〜第３図は、本発明に係るデータ処理装置の一例
としてのプリンタ１を示している。このプリンタ１は、
プリンタ本体２と、このプリンタ本体２に着脱自在に装
着される補助記憶装置３とを備え、プリンタ本体２には
記録紙カレット４および排紙トレイ５が装着されるとと
もに操作パネル６が設けられている。

上記補助記１！装置３は、内部に記憶素子（ＲＯＭ）Ｒ
１−Ｒ４がそれぞれ配設された第１〜第４カートリツジ
３１〜３４がコネクタＣ１，Ｃ２を介して順次連結され
てなり、第１カートリッジ３１のコネクタＣ２がプリン
タ本体２のカートリッジコネクタＣ３に接続されること
によって補助記憶装置３がプリンタ本体２に装着されて
いる１゜上記各カートリッジ３１〜３７１内の記憶素子
Ｒ１〜Ｒ４には、それぞれ異なるフォント、例えば英字
のローマン、イタリック、ゴシックもしくは漢字の明朝
体、清朝体等のドラ１−パターンが書込まれている。そ
して、プリンタ本体２内で印字を行なう際に指定された
フォントのドツトパターンを読出すように構成されてい
る。すなわち、上記プリンタ本体２の内部には、機外の
ホストコンピュータ７から入力された画像情報を処理す
る入力インターフェイス８と、制御プログラムが書込ま
れた主記憶素子（Ｒ’ＯＭ＞９と、上記補助記憶袋＠３
から読出されたドツトパターンが展開されるビットマツ
プメモリ１０と、記録紙に印字を行なう印字手段１１と
、その出力インターフェイス１２と、上記制御プログラ
ムに基づいて各部を制御する制御手段（ＣＰＵ）１３と
が設けられ、上記画像情報に基づいて制御手段１３から
補助記憶袋ｔｆｆｉ　３にアドレス信号が出力され、こ
の信号に基づいて所定のカートリッジ内のデータが読出
されるにうに構成されている。

また、上記各カートリッジ３１〜３４は、英字データの
みが書込まれたものあるいは英字データに加えて漢字デ
ータが書込まれたもの等があり、各記憶素子Ｒ１〜Ｒ４
のメモリ容量が６４にバイトから１Ｍバイト程麻の範囲
内において互いに異なっている。

第４図は上記カー１〜リツジの一例としてＩＭバイトの
メモリ容量を右する第２カートリツジ３２の内部構造を
示し、このカー１〜リツジには１６個の６４にバイ１−
のデータブロックＢｏ〜Ｂ１５が配設されてなる記憶素
子Ｒと、上記制御手段１３カ）ら出力されたアドレス信
号に基づいて該カートリッジ３２内のデータが選択され
たかどうかを判別するとともに、上記アドレス信号から
上記記憶素子Ｒのメモリ容１１Ｍパイ１−に対応する値
を減算して次のカートリッジに出力する選択および減算
回路Ｓと、上記アドレス信号に基づいて上記各ブロック
Ｂｏ〜Ｂ１５のいずれのデータを読出すかを選択するデ
ータ選択回路りとが設けられている。

なお、６４にバイトのデータブロックが一個しか存在し
ないカートリッジにおいては上記データ選択回路りは不
要である。

そして、上記アドレス信号は各ブロックＢｏ〜Ｂ１５内
のアドレスを指定するアドレスバスΔ１〜Δ１５と、デ
ータを読出すべきカートリッジおよびデータブロックを
選択するアドレスバスＡ１６〜Ａ２２とに分かれてそれ
ぞれ各ブロックＢｏ−３１５、選択および減算回路Ｓ１
デ一タ選択回路りに入力される。また、上記各データブ
ロックＢｏ　−８１５から読出されたデータはデータバ
スＤｏ〜ＤＴ５を介して伝達される。

また、上記各カートリッジ３１〜３４の記憶素子Ｒ１〜
Ｒ４のアドレス先端部には、各素子Ｒ１〜Ｒ４のメモリ
容量および各カートリッジ内の文字のフォントを示すデ
ータが書込まれており、このデータが上記制御手段１３
に出力されることにより、この制御手段１３において各
カートリッジ３１〜３４のメモリ容量に応じたアドレス
空間および文字のフォントを表示するカートリッジテー
ブルが作成されるように構成されている。このアドレス
テーブルは、下記の表に示すように、第１カートリツジ
３１の先頭アドレスが補助記憶装置３に割り当てられた
アドレスの初期値を１６進法で表示した値、例えば２０
０，０００として表示され、第２カー１−リッジ３２の
先頭アドレスが上記初期値２００．０００に第１カート
リツジ３１のメモリ容量６４にバイトの１６進法表示（
ｉｌＴ　１０．　ｏｏＯヲ加；ｔ−タ値２１０．０００
として表示され、第３カートリツジ３３の先頭アドレス
はこの値２１０，０００に第２カートリツジ３２のメモ
リ容ｆＪ１１Ｍバイトの１６進法表示値ｉｏｏ、　ｏｏ
ｏを加えた値３１０．０００ζ表示されい同様にして第
４カートリツジ３４の先頭アドレスは上記値３１０，０
００に１２８にバイトに対応する値２０，０００を加え
た値３３０．０００として表示される。

力−トリッジテーブル 上記構成において、第３のカートリッジ３３内のフォン
トに応じた字体で印字を行なう場合の制御動作を第５図
に示すフローチャートに基づいて説明する。まず、ステ
ップＳ１にて、ホストコンビ１−夕７から出力された画
像情報に基づいて印字する文字のキャラクタ−コードお
にびこの文字のフォントに対応するカートリッジ番号を
読出す。

次いで、ステップＳ２にて上記アドレステーブルを参照
にして第３カートリツジ３３の先頭アドレス３１０，０
００を読出す。そしてステップＳ３にて、上記カートリ
ッジテーブルに必要とするフォントが書込まれたカート
リッジの先頭アドレス３１０，０００が存在するかを判
別する、。この先頭アドレス３１０．０００が存在しな
い場合には、ステップＳ４にて該当する第３カートリツ
ジ３３の装着を促す等のエラー処理を行なう。

また、−上記ステップＳ３にて第３カートリツジ３３が
存在することが判別された場合には、゛ステップＳ５に
て上記キャラクタ−コードと先頭アドレスから印字づる
文字のアドレスを目算し、その値をアドレス信号（例え
ば３１０，０１０）として補助記憶装置３に出力する。

上記アドレス信号３１０；０１０は、まず第１カートリ
ツジ３１に入力され、下位４桁値００１０はアドレスバ
スＡ１〜ＡＩ５を介してデータブロックに入力され、上
位２桁値３１はアドレスバスＡ　１＋１〜Ａ２２を介し
て選択および減算回路Ｓに入力される。該カートリッジ
３１内の選択および減算回路Ｓにおいて上記上位２桁値
３１が、上記初期値２００．０６０から該カートリッジ
３１のメモリ容量　６４　Ｋバイトの範囲（２００，０
００〜２０Ｆ、「Ｆ［）の上位２桁値と一致するかが判
別される。そして、両値が一致せず、第１カートリツジ
３１が選択されないことが確認されると、上記信号値３
１０，０１０から該カートリッジ３１のメモリ容量の１
６進法値１０，０００を減算した値３００，０１０が新
たなアドレス信号として第２カー１〜リツジ３２に出力
される。この信号値３００、０１０の下位２桁値３０が
、該カートリッジ３２内の選択およ゛び減算回路Ｓにお
いて上記初期値から該カートリッジ３２のメモリ容量ｌ
　Ｉ　Ｍバイトの範囲（２００，０００〜２ＦＦ、ＦＦ
Ｅ）の下位２桁値２０〜２「の範囲内にあるかどうかが
判別され、この第２カートリツジ３２が選択されないこ
とが確認されると、上記信号値から１Ｍバイトの１６進
法値１００．０００を減算した値２００，０１０が新た
なアドレス信号と゛して第３カートリツジ３３に出力さ
れる。

次に上記信号値２００，０１０の上位２桁値２０が第３
カートリツジ３３内の選択および減算回路ＳにおＣＸて
上記初期値から該カートリッジ３３のメモリ容量１２８
にバイトの範囲（２００，０００〜２１Ｆ、「ＦＦ　）
の上位２桁値２０〜２１の範囲内にあり、該カートリッ
ジ３３が選択されると、ステップＳ６にて上記上位２桁
値に基づいて該当するブロックを読出すとともに、該ブ
ロック内のドツトデータを上記アドレス信号の下位４ケ
タ値に基づいて読出す。そしてステップＳ７にて、上記
ドツトデータをヒツトマツプメモリ１０上に展開する。

次いで、ステップＳ８にて、ビットマツプメモリ１０か
ら出力されるドツトデータに基づいて印字手段１１によ
って画像情報を記録紙に印字した後、制御動作を終了す
る。

上記のＪ：うに、各カートリッジ３１〜３４のアドレス
先頭部から出力されたメモリ容量データおよ′びフォン
トに基づいてカートリッジテーブルを制御手段１３によ
って作成し、このカートリッジテーブルを参照して印字
する文字のキャラクタ−コードおよびフォントに対応す
るアドレス信号を設定し、このアドレス信号を補助記憶
装置３に入力して各カートリッジ３１〜３４内の選択お
Ｊ：び減算回路Ｓにおいて上記判別および減算処理を行
なうことにより、メモリ容量の岡なる複数個のカートリ
ッジをどの順番で装着しても補助記憶装置３に割り当て
られたアドレス空間に不使用部分が形成されることがな
く、しかも各カートリッジ３１〜３４内に記憶させたデ
ータの全てを適正に読出すことができる。

すなわち、上記カートリッジテーブルの作成、カセット
判別および減算処理能力のない従来装置においては、第
６図（ａ＞に示すように、最大容量の第２カートリツジ
３２のメモリ容１１Ｍバイトに合わせて全てのカートリ
ッジ３１〜３４に１ＭバイトのアドレスバスＡ′１〜Ａ
′４を割り当てなければならず、第１．第３．第４カー
Ｉ〜リッジ３１．’３３．３４に対応するアドレス空間
Ａ′１　、’Ａ’　３’　、Ａ’　４にそれぞれ不使用
空間Ｅ１゜Ｅ　３”　ｙＥ’ａ　ｆｆｉ形成され、この
部分が無駄になる。

これに対し本願では、第６図（ｂ）に示すよ３に、各カ
ートリッジ３１〜３４のメモリ容量に応じたアドレス空
間Ａ１〜Ａ４がそれぞれ正確に割り当てられるため、不
使用部分が形成されるのを防止して補助記憶装置３に割
り当てられたアドレス空間の全てを有効に利用できると
ともに、全てのデータを適正に読出すことができる。さ
らに、各カー１〜リツジ３１〜３４の装着順序を変化さ
せた場合には、これに応じてカートリッジデープルの配
列が変化し、このカートリッジテーブルを参照ｌノで設
定されたアドレス信号によって所望のデータを読出すこ
とができる。したがって、各カー１〜リツジ３１〜３４
の装着順序は適宜変更可能であり、互換性がある。

なお、上記実施例では各記憶素子Ｒのアドレスの先頭部
にメモリ容量および文字のフォントを示すデータを書込
んでこれを読出して制御手段１３に出力するＪ：うにし
てい、るが、上記データ出力部を別体に設りた構造とし
てもよい。また、本発明はレーザビームプリンタ等の上
記プリンタに限らず、パーソナル］ンピコータ等の各種
のデータ処理装置に適用可能である。

（発明の効果） 以上説明したＪ：うに本発明は、補助記憶装置を構成す
る各カートリッジから出力されたメモリ容量データ等に
基づいてカートリッジテーブルを制御手段により作成し
、このカートリッジテーブルを参照して設定されたアド
レス信号を補助記憶装置に入力し、各カートリッジ内に
配設された選択および減算回路によってアドレス信号の
判別および減算処理を行なうことにより、所望のカセッ
ト内に記憶させたデータを適正に読出すことができ、し
かも補助記憶装置に割り当てられたアドレス空間に不使
用部分が形成されるのを防止してその全てを有効利用で
きるという二つの効果を同時に達成することができるも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例としてのプリンタの外観図、
第２図は補助記憶装置の構成を示す概略図、第３図は上
記プリンタの内部構成を示す概略図、第４図はカートリ
ッジの内部構成を示すブロック図、第５図は上記プリン
タの制御動作を示すフローチャート、第６図（ａ）、（
ｂ）は本発明の効果を示ず説明図である。 １・・・プリンタ〈データ処理装Ｍ）、２・・・プリン
タ本体（データ処理装置本体）、３・・・補助記憶装置
、１３・・・制御手段、３１〜３４・・・カートリッジ
、８・・・選択および減算回路、Ｒ・・・記憶素子、Ｃ
・・・コネクタ、Ａ・・・アドレス空間。

Claims (1)

【特許請求の範囲】
1. １、カートリッジコネクタを有するデータ処理装置本体
   と、上記カートリッジコネクタに着脱自在に装着される
   とともにコネクタを介して順次連結される内部に記憶素
   子が配設された複数個のカートリッジからなる補助記憶
   装置とを備え、上記各カートリッジには上記データ処理
   装置内の制御手段により各カートリッジのメモリ容量に
   応じたアドレス空間を表示するカートリッジテーブルを
   作成するために各記憶素子のメモリ容量に応じた値を出
   力する出力部と、上記カートリッジテーブルを参照して
   設定されたアドレス信号により該カートリッジ内のデー
   タが選択されたかどうかを判別するとともに、上記アド
   レス信号から該カートリッジ内のメモリ容量に対応する
   値を減算した値を新たなアドレス信号として次のカート
   リッジに出力する選択および減算回路とを設けたことを
   特徴とする補助記憶装置付データ処理装置。