JPS6260220A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6260220A
JPS6260220A JP19914585A JP19914585A JPS6260220A JP S6260220 A JPS6260220 A JP S6260220A JP 19914585 A JP19914585 A JP 19914585A JP 19914585 A JP19914585 A JP 19914585A JP S6260220 A JPS6260220 A JP S6260220A
Authority
JP
Japan
Prior art keywords
silicate glass
boron
oxide film
resist
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19914585A
Other languages
English (en)
Inventor
Masahiro Yamada
正弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19914585A priority Critical patent/JPS6260220A/ja
Publication of JPS6260220A publication Critical patent/JPS6260220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の高濃度不純物拡散の製造方法に
関する。
〔発明の概要〕
本発明は、高濃度な不純物拡散層を形成する方法として
、シリケートガラスをスピンコート・す７トオフ形成後
、熱処理により形成するものである。
〔従来の技術〕
３ミクロン以下の微細加工技術に於いては、高濃度不純
物拡散の方法として、イオン注入方法が主流である。と
ころが、イオン注入による方法の欠点として、スループ
ットの悪さ、イオン注入装置が高価格であること、など
があげられる。ところが、この欠点を充分補うに足る代
替技術がないのが現状である。第２図、０ＭＯ８構造で
、Ｐ及びＮチャネルのソース・ドレイン拡散層を、イオ
ン注入により形成する例を示す。Ｎ型シリコン基板１０
１に、Ｐ型つェルＭ１０２を形成し、素子分離用酸化膜
１０３により、ＰチャネルとＮチャネル領域を分離する
。１０４は、ゲート酸化膜で、その上に、ゲート電極１
０５を形成したのち、これらのゲート電極１０５に自己
整合に、Ｎチャネル領域をレジスト１０６で覆って、Ｐ
チャネルにボロンイオン１０７をイオン注入する。次に
、Ｐチャネル領域をレジスト１０Ｂにより被覆し、砒素
イオン１０９をイオン注入する。その後、上記、ボロン
イオン注入層及び砒素イオン注入層を、活性化するため
、しかるべき熱処理を行ない、Ｐチャネル・ソース・ド
レイン層１１０及びＮチャネル・ソース・ドレイン層１
１１が形成される〔発明が解決しようとする問題点及び
目的〕本発明の目的は、イオン注入ではない方法で、イ
オン注入方法と同様な、高濃度拡散層を形成するもので
ある。
〔問題点を解決するための手段〕
イオン注入に替り、ボロンシリケートガラス及び砒素シ
リケートガラスもしくは、リンシリケートガラスを、ス
ピンコート・リフトオフ形成し、熱拡散により、高濃度
拡散層を形成する。
〔実施例〕
第１図が、本発明の実施例である。ここでは、ＣＭＯＳ
のソース・ドレイン拡散層に、本発明を用いたが、拡散
層形成金てに、本発明は適用可能なので０ＭＯ８に限っ
たものではない。さて、Ｎ型シリコン基板１０１にＰ型
ウェル層１０２を形成し、厚い酸化膜１０３により素子
分離を行なう。次に、ゲート酸化膜１０４を形成しφグ
、Ｓ−ト電極１０５を形成し、ゲート電極下を除き、ゲ
ート酸化膜を除去する。次に、レジスト１０６で、Ｎチ
ャネル部を被覆したのち、ボロンシリケートガラス１０
７をスピンコートし、さらに、先のレジスト１０６を除
去することによりＰチャネル部に、ボロンシリケートガ
ラス１０７がリフトオフされる。この場合、ボロンシリ
ケートガラスのボロン濃度は、士ないしは数十重量モル
％の物を使用した。ここで、ランプアニールもしくは、
通常の熱処理の、少ない一方の処理により、Ｐ型窩濃度
拡散層１０８を形成する。次に、先はどと同様に、レジ
ストにょろり７トオフにより、Ｎチャネル部に、濃度数
十重量モル％の、砒素シリケートガラスもしくは、リン
シリケートガラス１０９を形成し、Ｐチャネルと同様に
、拡散処理により、Ｎ型高濃度拡散層１１０を形成した
。
〔発明の効果〕
本発明により、従来のイオン注入法による拡散層の形成
より、簡単にしかも、安価な方法で、拡散層が形成出来
る。又、浅い拡散層形成に於いても、ランプアニール技
術との併用により、０．１ミクロン程度まで可能なこと
が確認されており、イオン注入法より、浅い拡散層が容
易に達成出来る。又、イオン注入法に、見られる、結晶
欠陥の発生も、抑えることが可能である。
【図面の簡単な説明】
第１図（α）〜（ｄ）が、本発明の実施例の工程断面図
であり、１０７がり７トオ７により形成された、ボロン
シリケートガラス１０９が、リンシリケートガラスもし
くは砒素シリケートガラスである。第２図（α）〜（Ｃ
）は、従来のイオン注入法による拡散層の形成例の工程
断面図である以上

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板に、Ｎ型もしくは、Ｐ型の少なくとも
    一方の不純物拡散層を有する半導体装置に於いて、不純
    物濃度１×１０＾１＾６ｃｍ＾−＾３より高い濃度の不
    純物拡散を行なう方法として、レジスト膜をマスクに、
    リン及びボロンあるいは、砒素を含むシリケートガラス
    をスピンコート形成、リフトオフ形成し、しかる後熱処
    理することを特徴とする半導体装置の製造方法。
  2. （２）ボロンを含むシリケートガラスおよび、リンもし
    くは砒素のいずれか一方を含むシリケートガラスを、各
    々１回づつ以上リフトオフ形成する工程を有することを
    特徴とする特許請求の範囲第１項に記載の半導体装置の
    製造方法。
JP19914585A 1985-09-09 1985-09-09 半導体装置の製造方法 Pending JPS6260220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19914585A JPS6260220A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19914585A JPS6260220A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6260220A true JPS6260220A (ja) 1987-03-16

Family

ID=16402894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19914585A Pending JPS6260220A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6260220A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308790A (en) * 1992-10-16 1994-05-03 Ncr Corporation Selective sidewall diffusion process using doped SOG
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5322805A (en) * 1992-10-16 1994-06-21 Ncr Corporation Method for forming a bipolar emitter using doped SOG
US5340752A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method for forming a bipolar transistor using doped SOG
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US5443994A (en) * 1990-04-02 1995-08-22 National Semiconductor Corporation Method of fabricating a semiconductor device having a borosilicate glass spacer
US7141461B2 (en) 1993-12-02 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7235436B1 (en) * 2003-07-08 2007-06-26 Advanced Micro Devices, Inc. Method for doping structures in FinFET devices
CN100358095C (zh) * 1993-12-02 2007-12-26 株式会社半导体能源研究所 半导体器件的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443994A (en) * 1990-04-02 1995-08-22 National Semiconductor Corporation Method of fabricating a semiconductor device having a borosilicate glass spacer
US5308790A (en) * 1992-10-16 1994-05-03 Ncr Corporation Selective sidewall diffusion process using doped SOG
US5322805A (en) * 1992-10-16 1994-06-21 Ncr Corporation Method for forming a bipolar emitter using doped SOG
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5340752A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method for forming a bipolar transistor using doped SOG
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US6010963A (en) * 1992-10-23 2000-01-04 Hyundai Electronics America Global planarization using SOG and CMP
US7141461B2 (en) 1993-12-02 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
CN100358095C (zh) * 1993-12-02 2007-12-26 株式会社半导体能源研究所 半导体器件的制造方法
US7235436B1 (en) * 2003-07-08 2007-06-26 Advanced Micro Devices, Inc. Method for doping structures in FinFET devices

Similar Documents

Publication Publication Date Title
KR920009745B1 (ko) 반도체장치의 제조방법
JPS6260220A (ja) 半導体装置の製造方法
JPS6247162A (ja) 絶縁ゲ−ト型電界効果トランジスタの作製方法
JPH0548957B2 (ja)
JPS6360549B2 (ja)
JPS61251166A (ja) 半導体装置の製造方法
JPS63192268A (ja) Ｃ−ｍｏｓ半導体集積回路の製造方法
JPS61287160A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0234937A (ja) 半導体装置の製造方法
JPH0423462A (ja) 半導体装置の製造方法
JPH02189965A (ja) 半導体装置の製造方法
JPS62160751A (ja) 半導体装置の製造方法
JPS63133673A (ja) 半導体装置の製造方法
JPS6481268A (en) Manufacture of semiconductor device
JPH0346370A (ja) Ｍｏｓ型半導体装置とその製造方法
JPH04237168A (ja) Ｍｉｓ型半導体装置の製造方法
JPS61207050A (ja) 半導体装置の製造方法
JPS6367778A (ja) 半導体装置の製造方法
JPS6266678A (ja) 半導体装置の製造方法
JPH03155164A (ja) 半導体装置
JPS6465874A (en) Manufacture of semiconductor device
JPS63308341A (ja) 半導体装置の製造方法
JPH02309663A (ja) 半導体装置の製造方法
JPH03273623A (ja) 半導体装置の製造方法
JPH07112004B2 (ja) 半導体装置の製造方法