JPH03273623A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03273623A
JPH03273623A JP2074104A JP7410490A JPH03273623A JP H03273623 A JPH03273623 A JP H03273623A JP 2074104 A JP2074104 A JP 2074104A JP 7410490 A JP7410490 A JP 7410490A JP H03273623 A JPH03273623 A JP H03273623A
Authority
JP
Japan
Prior art keywords
type impurity
type
silicide
oxide film
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2074104A
Other languages
English (en)
Inventor
Makio Goto
後藤 万亀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2074104A priority Critical patent/JPH03273623A/ja
Publication of JPH03273623A publication Critical patent/JPH03273623A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造方法に関する。
[従来の技術] トランジスタの短チャンネル化が進み、チャンネル抵抗
が低減されてくると、ソース・ドレインを形成す秦不純
物拡散層の抵抗、またはソース・ドレイン領域と配線材
とのコンタクト抵抗等の寄生抵抗が問題になる。この問
題を解決する手段として提案されたのがサリサイド技術
である。サリサイドとはゲート電極とソース・ドレイン
に選択的にシリサイドを形成した構造を表わし、その製
造方法は第2図(α)−Cb)に示したようにさきに不
純物拡散層(ソース・ドレイン領域)を形成した後にシ
リサイドを形成していた。
工程1第2図(α) P形シリコン基板201の一部に、n形つエル202を
形成し、素子分離用酸化膜205、ゲート酸化膜204
、ゲート電極(多結晶シリフン)2O5を形成した後、
NCh領域には低濃度n型不純物拡散層206、Pch
領域には低濃度p型不純物拡散層207を順次形成する
絶縁膜サイドウオール208、イオン注入透過用酸化膜
209を形成した後、Nch領域に高濃度砒素のイオン
注入を行ない、電気炉中900−1000cでアニール
を行なうことで高濃度n型不純物拡散層210を形成す
る。
Pch領域に高濃度B11’2のイオン注入を行いハロ
ゲンランプヲ用い1000−1100℃30秒程度のア
ニールを行なうことで高濃度p型不純物拡散層211を
形成する。
工程2第2図(b) 前記イオン注入用酸化膜を希フッ酸でエツチング除去し
た後、全面にチタンを200−sooXスパッタ法で形
成する。
700度前後でハロゲンランプを用いてアニールを行な
う。この時前記ゲート電極205及び高濃度不純物拡散
層210,211上のチタンはチタンシリサイド213
になり、前記素子分離用酸化膜205及び前記絶縁膜サ
イドウオール206上のチタンはチタンナイトライドに
なる。
前記チタンナイトライドをアンモニア、過酸化水素の混
合液でエツチング除去し、800度前後でハロゲンラン
プを用いてアニールを行なう。
[発明が解決しようとする課題] しかしながら、前述の従来技術では、特にPMO8構造
のトランジスタを製造する上で大きな課題を有していた
。サリサイド技術においては、シリサイドの形成は通常
スパッタ法で形成したメタルとシリコンの熱反応により
行なうがB 、 B P2等より形成された不純物拡散
層は前記熱反応中に濃度分布が変動し、シリサイド−シ
リコン界面でP型不純物濃度が極端に低下する。この結
果シリサイド−p型不純物拡散層の接触抵抗は増大しト
ランジスタの電流駆動能力を著しく低下させる。
そこで、本発明はこのような課題を解決しようとするも
ので、その目的とするところは、特にシリサイドとp型
不純物拡散層の接触抵抗を低下せしめNch、Pchと
もに優れた電流駆動能力をゆうするサリサイド構造の半
導体装置の製造方法を提供することにある。
[課題を解決するための手段] 本発明の半導体装置の製造方法は、 シリコン基板表面にP型不純物拡散層を設ける工程、前
記P型不純物拡散層上にメタルを形成し熱反応を行いメ
タルシリサイドを形成する工程、前記メタルシリサイド
中に外部からP型不純物を注入し拡散する工程を具備し
たことを特徴とする[実施例] 以下、本発明の実施例を図面により詳細に説明する。第
1図は、本発明による半導体装置の製造工程を表わす断
面図である。
工程第1図(α) P形シリコン基板101の一部に、n形つエル102を
形成し、素子分離用酸化膜106、ゲート酸化膜104
、ゲート電極(多結晶シリコン)105を形成した後、
Nチャンネル領域には低濃度n型不純物拡散層106、
Pチャンネル領域には低濃度p型不純物拡散眉107を
順次形成する。
工程2第1図(b) 絶縁膜サイドウオール108、イオン注入透過用酸化膜
109を形成した後、Nチャンネル領域に高濃度砒素の
イオン注入を行ない、電気炉中900−1000cでア
ニールを行なうことで高濃度n型不純物拡散層110を
形成する。
工程3第1図(C) Pch領域に高濃度BP2のイオン注入を行いハロゲン
ランプを用い1000−1100C!50秒程度のアニ
ールを行なうことで高濃度p型不純物拡散層111を形
成する。
工程4第1図(d) 前記イオン注入用酸化膜を希フッ酸でエツチング除去し
た後、全面にチタン112を200−8ooXスパツタ
法で形成する。
工程5第1図(−) 700度前後でハロゲンランプを用いてアニールを行な
う。この時前記ゲート電極104及び高濃度不純物拡散
層110,111上のチタンはチタンシリサイド115
になり、前記素子分離用酸化膜105及び前記絶縁膜サ
イドウオール108上のチタンはチタンナイトライド1
14になる。
工程6第1図(f) 前記チタンナイトライド114をアンモニア、過酸化水
素の混合液でエツチング除去し、800度前後でハロゲ
ンランプを用いてアニールを行なう。
工程7第1図(1) Pチャンネル領域のチタンシリサイド113中に高m度
BF’2のイオン注入を行い、ハロゲンランプを用い1
000−1100030秒程度のアニールを行なってp
型不純物拡散層111−チタンシリサイド115界面に
高濃度p型不純物層115を形成する。
[発明の効果コ 以上述べ゛たように、本発明に依れば、チタンシリサイ
ド−p型不純物拡散層の界面には高濃度のp型不純物が
存在するためシリサイド−p型不純物拡散層間で十分低
い接触抵抗が得られる。この結果、すぐれた電流駆動能
力を有するトランジスタを提供することができるという
多大な効果を有する。
【図面の簡単な説明】
第1図(α)〜(y)は、本発明の半導体装置の製造方
法を示す断面図。 第2図(α)〜(b)は、従来の半導体装置の製造方法
を示す断面図。 101.201・・・・・・p型シリコン基板102.
202・・・・・・n型ウェル103.20.5・・・
・・・素子分離用酸化膜104.204・−・・・ゲー
ト酸化膜105.205・・・・・・ゲート電極(多結
晶シリコン) 10(S、206・−・・・・低濃度n型不純物拡散眉
107.207・・・・・・低濃度p型不純物拡散層1
08.208・・・・・・絶縁膜サイドウオール109
.209・−・・・・イオン注入透過用酸化膜110.
210・・・・・−高濃度n型不純物拡散層(ソース・
ドレイン) 111.211・・・・・・高濃度p型不純物拡散層2
・・・・・・・・・・・・・・・チタン5.215・・
・チタンシリサイド 4・・・・・・・・・・・・・・・チタンナイトライド
5・・・・・・・・・・・・・−・高濃度p型不純物層
以上

Claims (1)

    【特許請求の範囲】
  1.  シリコン基板表面にP型不純物拡散層を設ける工程、
    前記P型不純物拡散層上にメタルを形成し熱反応を行い
    メタルシリサイドを形成する工程、前記メタルシリサイ
    ド中に外部からP型不純物を注入し拡散する工程を具備
    したことを特徴とする半導体装置の製造方法。
JP2074104A 1990-03-23 1990-03-23 半導体装置の製造方法 Pending JPH03273623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2074104A JPH03273623A (ja) 1990-03-23 1990-03-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2074104A JPH03273623A (ja) 1990-03-23 1990-03-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03273623A true JPH03273623A (ja) 1991-12-04

Family

ID=13537549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2074104A Pending JPH03273623A (ja) 1990-03-23 1990-03-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03273623A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917882A (ja) * 1995-06-29 1997-01-17 Nec Corp Mos型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917882A (ja) * 1995-06-29 1997-01-17 Nec Corp Mos型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2735041B2 (ja) 半導体装置およびその製造方法
JPH09135025A (ja) 半導体装置の製造方法
JPH0645343A (ja) ボロシリケイトガラススペーサを有する半導体装置及びその製造方法
JP3295931B2 (ja) 半導体装置の製造方法
JPS63257231A (ja) 半導体装置の製造方法
JPH03273623A (ja) 半導体装置の製造方法
JPH0346238A (ja) 半導体装置の製造方法
JPH06310666A (ja) デュアルゲート構造cmos型半導体装置の製造方法
JP3108927B2 (ja) 半導体装置の製造方法
US6013554A (en) Method for fabricating an LDD MOS transistor
JPH07161988A (ja) 半導体装置の製造方法
JPH0492417A (ja) 半導体装置の製造方法
JP3014138B2 (ja) 半導体装置
JPH0575045A (ja) 半導体装置の製造方法
JPH03112165A (ja) 半導体装置の製造方法
JP3344162B2 (ja) 電界効果型半導体装置の製造方法
JP3244066B2 (ja) 半導体装置の製造方法
JP2601209B2 (ja) 半導体装置の製造方法
JPS6245179A (ja) 半導体装置の製造方法
JPS63150965A (ja) 半導体装置の製造方法
JPH0488666A (ja) 半導体集積回路装置およびその製造方法
JPS6367778A (ja) 半導体装置の製造方法
JPH04254371A (ja) 半導体装置の製造方法
JPH0321074A (ja) 半導体集積回路装置
JPH05243566A (ja) 半導体装置の製造方法