JPS63150965A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置に係り、特にＭＯＳトランジスタ
の低濃度ドレイン領域（ＬＤＤ）の形成方法に関係する
。

（従来の技術） 従来のＭＯＳＦＥＴにおいては、ゲート電極のパターニ
ングを行なった直後に、セルフ・アラインでソース・ド
レインの拡散層を形成することが一般的であった。しか
し、トランジスタ自体の微細化が進むにつれて、閾値電
圧を一定に保つことが、非常に難しくなってきた。この
ため、ゲート電極の両側に酸化膜を形成し、その外側か
ら、ソース・ドレインの拡散層を形成することが行なわ
れてきた。しかし、このような構造を用いるとチャネル
長が長くなるため、ドレイン電流は、減少してしまう。

また、ＮチャネルＭＯ８ＦＥＴのよりなＬＤＤ領域の形
成方法を用いると、ドレイン電流の減少は抑えられるが
、チャネル長を短かくしたときの、閾値電圧の低下、つ
まり短チヤネル効果が大きくなってしまう。

（発明が解決しようとする問題点） それゆえに、本発明の目的は短チヤネル効果による閾値
電圧の低下を抑えられ、かつ、ドレイン電流の低下を抑
制するような半導体装置を提供することにある。

〔発明の構成〕

（問題点を解決するための手段） このような目的を達成するために、本発明においては、
低濃度ドレイン領域を形成するためのＰ型不純物のイオ
ン注入をする前の工程において、あらかじめ、ゲート電
極の側壁に絶縁膜を形成しておき、その後、その絶縁膜
の外側にもう一層の絶縁膜を形成し、ソース・ドレイン
の拡散層を形成するための、イオン注入を行なうことを
特徴とする半導体装置の製造方法である。

（作　用） 本発明で用いた低濃度ドレイン領域の形成方法により、
従来方法と同じくらいの短チヤネル効果の起こりうるト
ランジスタに於て、従来方法より多くのドレイン電流を
得ることができるものである。

（実施例） 本発明の実施例であるＭＯＳＦＥＴの製造方法についそ
記述する。本発明によるソース・ドレイン領域の形成方
法を第１図を用いて説明する。

ゲート電極をパターニングした後、酸化した半導体基板
（■）に、５ｉＯｚ膜を堆積させ、それを異方性エツチ
ングすると＠のようにゲート電極の両側に酸化膜の側壁
ができる。そして、低濃度の不純物をイオン注入する（
■）。その後に、もう１度８ｉ０２膜を堆積させ、それ
を異方性エツチングすると＠のような形になる。そこで
高濃度の不純物をイオン注入し、（■）■のような形状
る得る。

また、別の実施例として、ゲート電極をパターニングし
て、酸化した半導体基板（■）に低濃度不純物をイオン
注入して、（＠）その後にＳｉｇｈ膜を堆積させ、それ
を異方性エツチングして＠のような形にして、そこで高
濃度の不純物をイオン注入して（■）、■のような形状
を得る。

〔発明の効果〕

本発明により、短チヤネル効果は従来と変わりがなくて
も、大きなドレイン電流をとることが期待できる。

【図面の簡単な説明】

第１図は本発明の実施例を示す断面図、第２図は従来φ
例を示す断面図である。 １・・・・・・・・・・・・酸化硅素膜２・・・・・・
・・・・・・ゲート電極３・・・・・・・・・・・・Ｐ
一層 ４・・・・・・・・・・・・Ｐ＋層 代理人弁理士　　則　近　憲　佑 同　　　　竹　花　喜久男 ↓　↓　ル　↓　↓　↓　４４ ↓！［１１１１ 第１図

Claims (2)

【特許請求の範囲】
1. （１）ゲート電極を加工した後、第１の絶縁膜を堆積し
   、異方性エッチングを行ないゲート電極の側壁に絶縁膜
   を形成し、低濃度度不純物の注入を行なう工程、及び第
   ２の絶縁膜を堆積し、異方性エッチングを行なって第１
   の側壁の外側に第２の側壁を形成し高濃度不純物の注入
   を行なう工程よりなる半導体装置の製造方法。
2. （２）ゲート電極を加工した後の第１の絶縁膜を熱酸化
   膜とすることを特徴とする特許請求の範囲第１項記載の
   半導体装置の製造方法。