JPS6245179A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体装置技術さらには高度に微細加工さ
れる大規模半導体集積回路装置に適用して特に有効な技
術に関するもので、例えば、最小寸法が１．５〜１μｍ
あるいはそれ以下に微細化された素子の形成に利用して
有効な技術に関するものである。

〔背景技術〕

例えば、日経マグロウヒル社刊行「日経エレクトロニク
ス１９８３年８月１５日号」８１〜８６頁に記載されて
いるように、半導体集積回路装置の微細化を押し進める
ためには、トランジスタあるいはバイポーラ・トランジ
スタなどの素子を形成するための不純物拡散層の接合を
できるだけ浅（することが有効である。％に、ＭＯＳト
ランジスタのソース・ドレイン拡散層あるいはバイポー
ラ・トランジスタのエミンタ拡散層などの接合は極力浅
（することが望まれる。

ここで１例えばＭＯＳ）ランジスタのソース・ドレイン
拡散層などを形成するために従来から行われていた方法
は、先ず、単結晶シリコンからなる半導体基体の所定部
分に、ヒ素Ａｓなとの導電不純物をイオン打込によって
高濃度にドープさせる。この後、そのイオン打込によっ
てドープされた部分を１０００℃位の温度で熱アニール
処理することにより、ドープされた不純物を引き伸ばし
拡散させる。これにより、ヒ素Ａｓなとのｎ型導電不純
物が拡散されたソース・ドレイ／領域が形成される。

しかしながら、導電不純物がイオン打込された部分のシ
リコン結晶中には、七のイオン打込の衝撃などによって
、格子歪みなどの欠陥が多く生じる。この欠陥は、ヒ素
などの導電不純物の移動を容易にする。これＫより、上
記熱アニール処理の際に、いわゆる増速拡散が生じて、
導電不純物は余計に拡散されてしまう。このことが、例
えばソース・ドレイン拡散層あるいはバイポーラ・トラ
ンジスタのエミッタ拡散層などの接合を浅くする上で障
害となる。ということが本発明者によって明らかとされ
た。

〔発明の目的〕

この発明の目的は、半導体基体に選択的に形成される拡
散層の接合を浅くすることができろようにし、これによ
り例えばＭＯ８素子やバイポーラ・トランジスタなどの
素子の微細化を可能にした半導体技術を提供することに
ある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものを簡単
に説明すれば、下記のとおりである。

すなわち、ヒ素などの導電不純物がイオン打込された後
に、比較的低温の熱アニール処理を施すことにより、そ
の導電不純物の拡散を極力抑えつつ、イオン打込によっ
て生じた結晶中の欠陥だけを修正させるようにし、これ
により半導体基体に選択的に形成される拡散層の接合を
浅くすることができろようにして、例えばＭＯ３素子や
バイポーラ・トランジスタなどの素子を高度に微細化す
ることを可能にする、という目的を達成するものである
。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお１図面において同一符号は同一あるいは相当部分を
示す。

Ｗ、１図（ａｔ〜（ｅｌば、この発明が適用された半導
体集積回路装置の製造方法の要部を工程順に示す。

同図では、特に、ｎチャンネルＭＯ３電界効果トランジ
スタのソース・ドレイン領域が形成される部分を示す。

先ず、第１図（ａ）に示すよ５Ｋ、半導体基体１上に薄
いゲート酸化膜２１を形成し、このゲート酸化膜２１の
上に多結晶シリコンによるゲート電極３を形成する。半
導体基体１は、ｐ−型の導電性を付与された単結晶シリ
コン板からなる。なお、２２は部分的に厚（形成された
酸化膜であって。

素子と素子の間に形成される。

次に、第１図（ｂ）Ｋ示すように、多結晶シリコン・ゲ
ート電極３をマスクの一部として利用し、ヒ素Ａ８など
のｎ型導電不純物をイオン打込によって半導体基体１中
に選択的にドープさせる。これにより、半導体基体１の
表面付近には、そのヒ素の拡散層４が不完全ながら浅く
形成されるとともに。

七のイオン打込によって、格子歪みなどの欠陥５が層状
に生じろ。ｄｌは、このときの接合の深さを示す。

ここで、先ず、第１の熱アニール処理を行う。

この第１の熱アニール処理は、６００〜８００℃の比較
的低い温度でもって、約３０〜６０分間行う。すると、
温度が低いことにより、ドープされたヒ素の拡散はほと
んど進行せずに、アニールの効果だけが徐々に現れる。

この結果、第１図（ｃ）に示すように、ヒ素の拡散接合
の深さｄ２はほとんど増大することなく、イオン打込に
よって生じた結晶中の欠陥（５）だけが修正されて除か
れるようになる。

以上のようにして、結晶中の欠陥（５）がほぼ修正され
たならば、今度は、比較的高い温度罠よる第２の熱アニ
ール処理を行う。この第２の熱アニール処理は、９００
〜１ｏｏｏ℃の温度でもって、約１０〜２０分間行う。

これにより、第１図ｔｄｌに示すように、イオン打込に
よってドープされた不純物が加熱によって引ぎ伸ばし拡
散されて、所定の接合深さｄ３をもつｎ＋型型数散層４
形成される。このようにして。

ＭＯ８ＴＩＣ界効果トランジスタのソース・ドレイン領
域が自己整合的に形成される。

そして、第１図（ｅ）に示すように、ＣＶＤ（化学的な
気相成長）による酸化膜２３の形成および電極６の形成
などの工程を静て、ソースＳ、ドレインＤ、ゲートＧを
有するＭＯ３電界効果トランジスタが形成される。

ここで注目すべきことは、上記第１の熱アニール処理を
行うことにより、イオン打込によってドープされた不純
物の拡散を抑制しつつ、そのイオン打込によって生じた
結晶中の欠陥だけを修正させることができ、これにより
、第２の熱アニール処理の際に上記導電不純物の増速拡
散を抑えることができるようになる。ということである
。これにより、半導体基体１に選択的に形成される拡散
ｆｉ　４の接合を確実に浅くすることができろ。そして
、例えばＭＯ８ｉＯ８電界効果トランジスタポーラ・ト
ランジスタなどの素子の微細化が可能になる。

〔効果〕

（１）　　ヒ素などの導電不純物がイオン打込された後
に、比較的低温の熱アニール処理を施すことにより、そ
の導電不純物の拡散を抑えつつ、イオン打込によって生
じた結晶中の欠陥だけを修正させることができ、これに
より半導体基体に選択的に形成される拡散層の接合を浅
くすることができるようになって、例えばＭＯ８素子や
バイポーラ・トランジスタなどの素子を高度に微細化す
ることができるようになる。という効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記第１の熱
アニール処理は、赤外線などを用いて行うアニール処理
であってもよいＯ 〔利用分野〕 以上、本発明者によってなされた発明をその背景となっ
た利用分野であるＭＯ８ＫＯ８電界効果トランジスタは
バイポーラ・トランジスタなどの能動素子が形成される
半導体集積回路装置の技術に適用した場合について説明
したが、それに限定されるものではなく、例えばダイオ
ード、接合容量、拡散層抵抗などの微細加工技術などに
も適用できる。

【図面の簡単な説明】 鷹１図（ａｔ〜（ｅｌはこの発明による半導体装置の製
造方法の要部におげろ一実施例を工程順に示す図である
１、 １・・−ｐ−型半導体基体、３・・・多結晶シリコン・
ゲート、４・・・拡散層。 、・−一 代理人　弁理士　　小　川　勝　男（。 ＼　　　　、 第　　１　　図 ５　　　　　　　　ｓ 第　　１　　図 第　　１　　図 （ご）

Claims (1)

1. 【特許請求の範囲】 １、接合の浅い不純物拡散層が形成される半導体装置の
   製造方法であって、半導体基体に拡散層を形成するため
   の不純物をイオン打込によつて選択的にドープさせた後
   、このイオン打込によってドープされた不純物を加熱に
   よって引き伸ばし拡散させる前に、引き伸ばし拡散の進
   行をほとんど伴わないような比較的低い温度でもってア
   ニール処理を行うことを特徴とする半導体装置の製造方
   法。 ２、上記アニールの温度が６００〜８００℃であること
   を特徴とする特許請求の範囲第１項記載の半導体装置の
   製造方法。