CN1877854A - 化合物半导体衬底、外延衬底、制造化合物半导体衬底和外延衬底的方法 - Google Patents

化合物半导体衬底、外延衬底、制造化合物半导体衬底和外延衬底的方法 Download PDF

Info

Publication number
CN1877854A
CN1877854A CNA2006100917406A CN200610091740A CN1877854A CN 1877854 A CN1877854 A CN 1877854A CN A2006100917406 A CNA2006100917406 A CN A2006100917406A CN 200610091740 A CN200610091740 A CN 200610091740A CN 1877854 A CN1877854 A CN 1877854A
Authority
CN
China
Prior art keywords
compound semiconductor
substrate
atom
semiconductor substrate
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100917406A
Other languages
English (en)
Inventor
西浦隆幸
堀江裕介
坪仓光隆
大滨理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1877854A publication Critical patent/CN1877854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

本发明涉及化合物半导体衬底，其包括由p型化合物半导体构成的衬底；和包含p型杂质原子的物质，该物质结合在所述衬底的表面上。

Description

化合物半导体衬底、外延衬底、 制造化合物半导体衬底和外延衬底的方法
技术领域
本发明涉及化合物半导体衬底、外延衬底，以及制造化合物半导体衬底和外延衬底的方法。
背景技术
用于制造具有高质量清洁镜面的化合物半导体晶片的方法是已知的，该方法包括清洗抛光的晶片的清洗步骤，所述清洗步骤包含使用碱性试剂清洗晶片的清洗子步骤，正如在日本未审专利申请公报№.11-204471中所公开的那样。
使用含硫的有机溶剂溶液处理化合物半导体衬底的表面的方法也是已知的，正如在日本专利申请№.2657265中所公开的那样。在该方法中，残留在化合物半导体衬底表面上的硫使得化合物半导体衬底的表面稳定。
但是，在日本未审专利申请公报№.11-204471所公开的方法中，通过在抛光和清洗后将晶片暴露在净室(clean room)的环境气氛中，抛光和清洗过的晶片可能被污染。例如，杂质可能沉积在晶片的表面上。
此外，在净室等的环境气氛中，含有无机化合物如硫氧化物(SOx)和氮氧化物(NOx)、以及有机化合物如醇类作为杂质。根据杂质的类型以及杂质的量，这些杂质在晶片表面上的附着可能改变晶片表面的电特性。在晶片表面上形成外延膜可能导致所得外延膜的电特性异常。
在日本专利申请№.2657265所述的方法中，由于硫的高蒸气压，残留在晶片表面上的硫被例如在晶片表面上形成外延膜的过程中对晶片的加热而不利地蒸发。结果，降低了晶片表面上硫的浓度，由此减少了稳定晶片表面的作用。
发明内容
因此，本发明的目的是提供具有所需表面电特性的化合物半导体衬底和外延衬底，以及制造化合物半导体衬底和外延衬底的方法。
为了解决这些问题，本发明的化合物半导体衬底包括由p型化合物半导体构成的衬底；和包含p型杂质原子的物质，该物质结合在衬底的表面上。
在本发明的化合物半导体衬底中，例如，即使当环境气氛中存在的n型杂质附着在衬底表面上时，衬底表面的电特性也几乎没有改变，因为包含p型杂质原子的物质结合在衬底的表面上。因此，本发明的化合物半导体衬底的具有表面的期望电特性。
该物质优选包含锌原子作为杂质原子。此外，该物质优选包含镁原子作为杂质原子。
本发明的化合物半导体衬底包括由n型化合物半导体构成的衬底；和包含硅原子作为n型杂质原子的物质，该物质结合在衬底的表面上。此外，本发明的化合物半导体衬底包括由n型化合物半导体构成的衬底；和包含锡原子作为n型杂质原子的物质，该物质结合在衬底的表面上。
在本发明的化合物半导体衬底中，例如，即使当环境气氛中存在的p型杂质附着在衬底表面上时，衬底表面的电特性也几乎没有改变，因为包含硅原子或锡原子作为n型杂质原子的物质结合在衬底的表面上。因此，本发明的化合物半导体衬底的表面具有期望电特性。
本发明的化合物半导体包括由半绝缘的化合物半导体构成的衬底；和包含碳原子的物质，该物质结合在衬底的表面上。该物质优选包含烃。该烃优选为芳烃。另外，该物质优选包含脂肪酸或脂肪酸衍生物。
本发明的化合物半导体衬底包括由半绝缘的化合物半导体构成的衬底；和包含铁原子的物质，该物质结合在衬底的表面上。此外，本发明的化合物半导体衬底包括由半绝缘的化合物半导体构成的衬底；和包含铬原子的物质，该物质结合在衬底的表面上。
在本发明的化合物半导体衬底中，例如，即使当环境气氛中存在的p型或n型杂质附着在衬底表面时，衬底表面的电特性也几乎没有改变，因为包含碳原子、铁原子或铬原子的物质结合在衬底的表面上。因此，本发明的化合物半导体衬底的具有表面的期望电特性。具体地，本发明的化合物半导体衬底具有高电阻表面。特别地，包含铁原子或铬原子的物质牢固地结合在衬底的表面上，由此容易地实现期望电特性。
本发明的化合物半导体衬底包括由第一导电型的化合物半导体构成的衬底；和包含与第一导电型不同的第二导电型的杂质原子的物质，该物质结合在衬底的表面上。
在本发明的化合物半导体衬底中，包含第二导电型的杂质原子的物质结合在衬底的表面上。由此，例如，当在衬底表面上形成第二导电型的外延层时，在衬底和外延层之间形成具有薄的耗尽层的pn界面。因此，本发明的化合物半导体衬底具有表面的期望电特性。
表面上该物质的浓度优选在5×1011至5×1015个原子/cm2的范围内。当表面上该物质的浓度在上述范围内时，能够容易地实现期望的表面电特性。
衬底优选由GaAs、InP、GaN或AlN构成。
本发明的外延衬底包括上述本发明的化合物半导体衬底；和设置在该化合物半导体衬底表面上的III-V族化合物半导体层。
在本发明的外延衬底中，在衬底表面上实现了期望电特性。因此，在衬底和III-V族化合物半导体层之间的界面上也实现了期望电特性。
本发明的外延衬底包括设置在支撑衬底(supporting substrate)上的p型化合物半导体层；和包含p型杂质原子的物质，该物质结合在化合物半导体层的表面上。
在本发明的外延衬底中，例如，即使当环境气氛中存在的n型杂质附着在化合物半导体层的表面上时，电特性也几乎没有改变，因为包含p型杂质原子的物质结合在化合物半导体层的表面上。因此，本发明的外延衬底具有表面的期望电特性。
该物质优选包含锌原子作为杂质原子。此外，该物质优选包含镁原子作为杂质原子。
本发明的外延衬底包括设置在支撑衬底上的n型化合物半导体层；和包含硅原子作为杂质原子的物质，该物质结合在化合物半导体层的表面上。此外，外延衬底包括设置在支撑衬底上的n型化合物半导体层；和包含锡原子作为n型杂质原子的物质，该物质结合在化合物半导体层的表面上。
在本发明的外延衬底中，例如，即使当环境气氛中存在的p型杂质附着在化合物半导体层的表面上时，化合物半导体层表面的电特性也几乎没有改变，因为包含硅原子或锡原子作为n型杂质原子的物质结合在化合物半导体层的表面上。因此，本发明的外延衬底具有表面的期望电特性。
本发明的外延衬底包括第一导电型的化合物半导体层，该化合物半导体层设置在支撑衬底上；和包含与第一导电型不同的第二导电型的杂质原子的物质，该物质结合在化合物半导体层的表面上。
在本发明的外延衬底中，包含第二导电型的杂质原子的物质结合在化合物半导体层的表面上。因此，例如，当将第二导电型的外延层结合在化合物半导体层的表面上时，在化合物半导体层和外延层之间形成具有薄的耗尽层的pn界面。因此，本发明的外延衬底具有表面的期望电特性。
化合物半导体层优选是由III-V族化合物半导体构成的。
在表面上该物质的浓度优选为5×1011至5×1015个原子/cm2的范围。当表面上该物质的浓度在上述范围内时，能够容易地获得期望的表面电特性。
化合物半导体衬底的制造方法，包括如下步骤：抛光由化合物半导体构成的衬底的表面，然后清洗(cleaning)该表面；用包含碳原子的物质处理进行了清洗的衬底的表面。
根据本发明的化合物半导体衬底的制造方法，包含碳原子的物质附着在进行了清洗的衬底的表面上。通过该物质，所得化合物半导体衬底具有表面的期望电特性。此外，由于衬底的表面被抛光然后被清洗，故容易地实现期望电特性。
化合物半导体衬底的制造方法，包括如下步骤：使用化合物半导体的蚀刻速度大于杂质原子的蚀刻速度的蚀刻溶液湿蚀刻由包含杂质原子的化合物半导体构成的衬底的表面。
根据本发明的化合物半导体衬底的制造方法，包含杂质原子的物质在湿蚀刻后残留在衬底的表面上。通过该物质，所得的化合物半导体衬底具有表面的期望电特性。
用于制造外延衬底的方法，包括如下步骤：使用化合物半导体的蚀刻速度大于杂质原子的蚀刻速度的蚀刻溶液湿蚀刻由包含杂质原子的化合物半导体构成的化合物半导体层的表面，该化合物半导体层设置在支撑衬底上。
根据本发明的用于制造外延衬底的方法，包含杂质原子的物质在湿蚀刻后残留在化合物半导体层的表面上。通过该物质，所得的外延衬底具有表面的期望电特性。
附图说明
图1A是表示根据本发明的实施方案的化合物半导体衬底的示意横截面图；
图1B至1D分别是表示根据本发明的另一个实施方案的化合物半导体衬底的示意横截面图；
图2A是表示根据本发明的实施方案的外延衬底的示意横截面图；
图2B至2D分别是表示根据本发明的另一个实施方案的外延衬底的示意横截面图；
图3A至3C分别是表示根据本发明的另一个实施方案的外延衬底的示意横截面图；
图4是表示根据本发明的实施方案的化合物半导体衬底的制造方法的流程图；
图5是表示根据本发明的另一个实施方案的化合物半导体衬底的制造方法的流程图；
图6是表示在化合物半导体衬底的表面上硅的浓度与光致发光(PL)强度的关系的图表。
具体实施方式
下面，通过参考附图将详细地描述本发明的实施方案。在附图中，相同或等同的要素由相同的参考数字表示，多余的描述将不再重复。
图1A是表示根据本发明的实施方案的化合物半导体衬底的示意横截面图。在图1中所示的化合物半导体衬底10包括由p型化合物半导体构成的衬底12；和物质14，该物质14结合在衬底12的表面12a上且包含p型杂质原子。
在化合物半导体衬底10中，例如，即使当环境气氛中存在的n型杂质附着在衬底12的表面12a上时，衬底12的表面12a的电特性也几乎没有改变。因此，化合物半导体衬底10具有表面12a的期望电特性。
物质14优选包含锌(Zn)原子或镁(Mg)原子作为杂质原子。此外，物质14可以由例如锌化合物或镁化合物构成。
例如，包含锌的物质14优选通过将掺杂有锌的衬底12的表面与胺、氢氧化钾(KOH)或氢氧化钠(NaOH)的水溶液(该溶液任选包含例如过氧化氢等的氧化剂的水溶液)、或者氨水溶液接触来制造。或者，例如，包含锌的物质14可以通过将衬底12的表面与硝酸锌的水溶液、氯化锌的水溶液、氯化锌铵的水溶液、化合物例如由锌和有机酸制备的草酸锌的水溶液、二甲锌、或者化合物例如由锌和脂肪酸制备的月桂酸锌的水溶液接触来制造。
此外，例如，包含镁的物质14优选可以通过将衬底12的表面与氢氧化碳酸镁(magnesium carbonate hydroxide)的水溶液、硝酸镁、或者化合物例如由镁和有机酸制备的安息香酸镁的水溶液接触来制造。
图1B是表示根据本发明另一个实施方案的化合物半导体衬底的示意横截面图。在图1B中所示的化合物半导体衬底20包括由n型化合物半导体构成的衬底22和结合在衬底22的表面22a上的物质24。该物质24包含硅(Si)原子或锡(Sn)原子作为n型杂质原子。物质24可包含碲(Te)代替硅或锡。此外，物质24可由例如硅化合物或锡化合物构成。
在化合物半导体衬底20中，例如，即使当环境气氛中存在的p型杂质附着在衬底22的表面22a上时，衬底22的表面22a的电特性也几乎没有改变。在相同的温度下，硅和锡的蒸气压均低于硫(S)的蒸气压。物质24不包含硫而是包含硅或锡。因此，当化合物半导体衬底在例如外延生长中被加热时，物质24可抵御蒸发。于是，化合物半导体衬底20具有表面22a的期望电特性。此外，可以防止由于物质24引起外延室(epitaxy cavity)中的污染。
例如，包含硅的物质24优选通过将衬底22的表面22a暴露于硅化合物气体、六氟硅酸(hydrogen hexafluorosilicate)的水溶液或者硅酸钠的水溶液中来制造。
例如，包含锡的物质24优选通过将衬底22的表面22a与氯化锡的水溶液、或者化合物例如由锡和有机酸制备的草酸锡或乙酸锡的水溶液接触来制造。
图1C是表示根据本发明另一个实施方案的化合物半导体衬底的示意横截面图。在图1C中所示的化合物半导体衬底30包括由半绝缘的化合物半导体构成的衬底32，和结合在衬底32的表面32a上的物质34。
该物质34包含碳(C)原子、铁(Fe)原子或铬(Cr)原子。物质34优选包含烃例如芳香烃。或者，物质34可包含脂肪酸或脂肪酸衍生物。
例如，包含碳的物质34优选通过将衬底32的表面32a与包含芳香烃化合物的超纯水接触来制造。或者，例如，可以将衬底32的表面32a与脂肪酸衍生物例如脂肪酸酯接触。
例如，包含铁的物质34优选通过将衬底32的表面32a与磷酸铁(III)的水溶液、氢氧化铁(III)的水溶液、或者化合物例如由铁与有机酸制备的草酸铁或柠檬酸铁的水溶液接触来制造。
例如，包含铬的物质34优选通过将衬底32的表面32a与氯化铬的水溶液、铬酸盐的水溶液例如铬酸铵、硝酸铬的水溶液、或者化合物例如由铬与有机酸制备的醋酸铬的水溶液接触来制造。
在化合物半导体衬底30中，例如，即使当环境气氛中存在的p型或n型杂质附着在衬底32的表面32a上时，衬底32的表面32a的电特性也几乎没有改变。因此，化合物半导体衬底30具有表面32a的期望电特性。
图1D是表示根据本发明另一个实施方案的化合物半导体衬底的示意横截面图。在图1D中表示的化合物半导体衬底40包括由第一导电型的化合物半导体构成的衬底42；和物质44，该物质结合在衬底42的表面42a上并包含与第一导电型不同的第二导电型的杂质原子。在一个实施方案中，衬底42为n型GaN衬底，并且物质44包含镁。
在化合物半导体衬底40中，例如，当第二导电型的外延层在衬底42的表面42a上形成时，在衬底42和外延层之间形成了具有薄的耗尽层的pn界面。因此，化合物半导体衬底40具有表面42a的期望电特性。
在化合物半导体衬底10、20、30和40中，在各个表面12a、22a、32a和42a上的物质14、24、34和44的浓度，优选分别为5×1011至5×1015个原子/cm2。当在各个表面12a、22a、32a和42a上的物质14、24、34和44的浓度分别在上述范围内时，可以容易地实现表面12a、22a、32a和42a的期望电特性。
物质14的浓度例如利用全反射X射线荧光光谱测定法(TREX或TXRF)测定。
当物质14、24、34和44的浓度分别为5×1011个原子/cm2或更大时，例如，化合物半导体衬底将较少地受到环境气氛中杂质的影响。当物质14、24、34和44的浓度分别为5×1015个原子/cm2或更小时，例如，可以抑制物质14、24、34和44对各个表面12a、22a、32a和42a的电特性的影响，并且能够降低污染外延室的可能性。
衬底12、22、32和42分别优选由GaAs、InP、GaN或AlN构成。衬底12、22、32和42为本体衬底(bulk substrate)。此外，衬底12、22、32和42分别优选包含浓度为5×1014个原子/cm3或更大的p型或n型杂质。
图2A是表示根据本发明实施方案的外延衬底的示意横截面图。图2A所示的外延衬底10e包括化合物半导体衬底10；和设置在化合物半导体衬底10中的衬底12的表面12a上的III-V族化合物半导体层50。
图2B是表示根据本发明另一个实施方案的外延衬底的示意横截面图。图2B中所示的外延衬底20e包括化合物半导体衬底20；和设置在化合物半导体衬底20中的衬底22的表面12a上的III-V族化合物半导体层50。
图2C是表示根据本发明另一个实施方案的外延衬底的示意横截面图。在图2C中所示的外延衬底30e包括化合物半导体衬底30；和设置在化合物半导体衬底30中的衬底32的表面32a上的III-V族化合物半导体层50。
图2D是表示根据本发明另一个实施方案的外延衬底的示意横截面图。在图2D中所示的外延衬底40e包括化合物半导体衬底40；和设置在化合物半导体衬底40中的衬底42的表面42a上的III-V族化合物半导体层50。
在外延衬底10e、20e、30e和40e中，在各个衬底12、22、32和42的表面12a、22a、32a和42a上实现了期望电特性。因此，在每一个衬底12、22、32和42与相应的III-V族化合物半导体层50之间的界面处，也实现了期望电特性。特别地，外延衬底30e在化合物半导体衬底30和III-V族化合物半导体层50之间具有高电阻界面。因此，包含外延衬底30e的化合物半导体装置例如高电子迁移率晶体管(HEMT)具有非常低的泄漏电流(1eak current)。
优选III-V族化合物半导体层50包含选自镓(Ga)、铟(In)和铝(Al)的至少一种元素作为III族元素；和选自砷(As)、磷(P)和氮(N)的至少一种元素作为V族元素。
图3A是表示根据本发明另一个实施方案的外延衬底的示意横截面图。在图3A中所示的外延衬底60包括在支撑衬底66上的p型化合物半导体层62；和物质64，该物质结合在化合物半导体层62的表面62a上并包含p型杂质原子。物质64的实例与物质14的相同。
在外延衬底60中，例如，即使当环境气氛中存在的n型杂质附着在化合物半导体层62的表面62a上时，化合物半导体层62的表面62a的电特性也几乎没有改变。因此，外延衬底60具有表面62a的期望电特性。
图3B是表示根据本发明另一个实施方案的外延衬底的示意横截面图。在图3B中所示的外延衬底70包括设置在支撑衬底76上的n型化合物半导体层72；和物质74，该物质结合在化合物半导体层72的表面72a上。物质74的实例与物质24的相同。
在外延衬底70中，例如，即使当环境气氛中存在的p型杂质附着在化合物半导体层72的表面72a上时，化合物半导体层72的表面72a的电特性也几乎没有改变。此外，物质74不包含硫而是包含硅或锡。因此，当外延衬底在例如外延生长中被加热时，物质74也可抗蒸发。于是，外延衬底70具有表面72a的期望电特性。
图3C是表示根据本发明另一个实施方案的外延衬底的示意横截面图。在图3C中所示的外延衬底80包括第一导电型的化合物半导体层82，该化合物半导体层82设置在支撑衬底86上；和物质84，该物质结合在化合物半导体层82的表面82a上并包含与第一导电型不同的第二导电型的杂质原子。物质84的实例与物质44的相同。
在外延衬底80中，例如，当在化合物半导体层82的表面82a上形成第二导电型的外延层时，在化合物半导体层82和外延层之间形成具有薄的耗尽层的pn界面。因此，外延衬底80具有表面82a的期望电特性。
优选化合物半导体层62、72和82分别由III-V族化合物半导体构成。
此外，在外延衬底60、70和80中，在各个表面62a、72a和82a上的物质64、74和84的浓度优选分别在5×1011至5×1015个原子/cm2的范围内。当在各个表面62a、72a和82a上的物质64、74和84的浓度分别在上述范围内时，可以容易地实现表面62a、72a和82a的期望电特性。
图4是根据本发明实施方案的化合物半导体衬底的制造方法的流程图。用于制造根据本发明的实施方案的化合物半导体衬底的方法包括抛光和清洗步骤S1；和在抛光和清洗步骤S1之后的表面处理步骤S2。该方法可进一步包括在表面处理步骤S2之后的外延步骤S3。
用于制造根据本发明的实施方案的化合物半导体衬底的方法能够适宜地提供图1C中所示的化合物半导体衬底30和图2C中所示的外延衬底30e。下面，将详细描述用于制造化合物半导体衬底30和外延衬底30e的方法。
在抛光和清洗步骤S1中，对由化合物半导体构成的衬底的表面进行抛光，然后进行清洗。清洗优选使用酸或碱进行。
在表面处理步骤S2中，使用包含碳原子的物质处理所得的进行不清洗的衬底表面。结果，包含碳原子的物质34附着在衬底32的表面32a上，从而得到了化合物半导体衬底30。
包含碳原子的物质的实例包括烃化合物，例如芳香烃；脂肪酸；和脂肪酸衍生物例如脂肪酸酯。
在外延步骤S3中，如图2C所示，在化合物半导体衬底30中的衬底32的表面32a上形成了III-V族化合物半导体层50。
图5是根据本发明另一个实施方案的化合物半导体衬底的制造方法的流程图。根据该实施方案的化合物半导体衬底的制造方法包括湿蚀刻步骤S11。在湿蚀刻步骤S11之后可以进行外延步骤S12。
根据该实施方案的化合物半导体衬底的制造方法可适宜地提供在图1A和1B中所示的化合物半导体衬底10和20。下面，将描述化合物半导体衬底10的示例制造方法。化合物半导体衬底20可以通过与化合物半导体衬底10相同的方法来制造。
在湿蚀刻步骤S11中，使用蚀刻溶液对由包含杂质原子的化合物半导体构成的衬底的表面进行湿蚀刻。关于该蚀刻溶液，使用化合物半导体的蚀刻速度大于杂质原子的蚀刻速度的蚀刻溶液。因此，包含杂质原子的物质14残留在衬底的表面上。由此制成了化合物半导体衬底10。
例如，包含锌的物质14优选通过使用氨水溶液湿蚀刻衬底表面来制造。
在外延步骤S12中，在化合物半导体衬底10中的衬底12的表面12a上形成了III-V族化合物半导体层50。
根据本发明实施方案的外延衬底的制造方法包括湿蚀刻步骤S11。在湿蚀刻步骤S11之后可进行外延步骤S12。
根据该实施方案的外延衬底的制造方法适宜地提供在图3A和3B中所示的外延衬底60和70。下面，将描述外延衬底60的示例制造方法。外延衬底70可以通过与外延衬底60相同的方法来制造。
在湿蚀刻步骤S11中，使用蚀刻溶液对由包含杂质原子的化合物半导体构成的化合物半导体层的表面进行湿蚀刻。关于该蚀刻溶液，使用化合物半导体的蚀刻速度大于杂质原子的蚀刻速度的蚀刻溶液。因此，包含杂质原子的物质64残留在化合物半导体层62的表面62a上。由此制成了外延衬底60。
例如，包含锌的物质64优选通过使用氨水溶液对化合物半导体层的表面进行湿蚀刻来制造。
在外延步骤S12中，在外延衬底60中的化合物半导体层62的表面62a上形成了III-V族化合物半导体层，由此在化合物半导体层62和III-V族化合物半导体层之间形成高电阻界面。
在上文中，已详细地描述了本发明的优选实施方案。但是，本发明并不限于这些实施方案。
实施例
现在，将在实施例的基础上详细地描述本发明。但是，本发明并不限于下述的实施例。
实施例1
使用研磨剂对由掺杂锌的砷化镓(GaAs)构成的p型晶片的一个表面进行抛光，形成镜面加工面。使用包含氨水溶液和过氧化氢的蚀刻溶液对所得晶片的表面进行湿蚀刻。由于锌在氨水溶液中的溶解度低，因此锌容易残留在晶片的表面上。因此，在实施例1中得到了包括在表面上结合有含Zn物质的化合物半导体衬底。在实施例1中得到的化合物半导体衬底的表面上的锌浓度比通常的化合物半导体衬底的表面上的Zn浓度高一个数量级，并且测定为5×1011个原子/cm2。锌浓度使用全反射X射线荧光分光计(型号：TREX 610，由Technos Co.，Ltd制造)测定。
接着，在实施例1中得到的所得化合物半导体衬底的表面上形成n型外延层。结果，可以容易地在化合物半导体衬底和外延层之间形成具有薄的耗尽层的pn界面。
实施例2
对由掺杂浓度为5×1018个原子/cm3硅的n型砷化镓(GaAs)构成的晶片的一个表面进行抛光然后进行清洗。将所得晶片放置在硅化合物气体中。由此，在实施例2中得到了包括附着在其表面上的硅化合物的化合物半导体衬底。
接着，通过外延生长在实施例2中得到的化合物半导体衬底的表面上形成了AlGaInP层，得到外延衬底。测定了所得外延衬底的光致发光(PL)。图6显示了其结果。图6是表示在化合物半导体衬底的表面上的硅浓度与PL强度之间的关系的图表。该图表显示出随着在表面上硅浓度的增加，PL强度也增加的趋势。利用与用于测定锌浓度的相同方法测定硅浓度。
实施例3
准备具有1×107至1×109Ω·cm电阻率的掺杂碳的GaAs锭料(ingot)。使用钢丝锯(wire saw)从该锭料上切割出半绝缘的GaAs晶片。对所得晶片的一个表面进行抛光，从而基本上消除表面的凹凸(irregularities)。具体地，进行抛光使得在10μm×10μm正方形上的表面粗糙度Rq(也称为“Rms”)小于0.3μm。使用酸或碱处理晶片的表面以去除残留在晶片表面上的研磨剂或微粒子(particicles)。接着，使用包含30ppb芳香烃化合物的超纯水处理晶片的表面。由此，在实施例3中得到了包括附着在其表面上的芳香烃化合物的化合物半导体衬底。在所得化合物半导体衬底表面上的碳浓度测定为1×1016个原子/cm2。使用Marcus型射频辉光放电发射光谱仪(GD-OES)(型号：JY-5000RF，由Horiba Jobin Yvon Inc制造)测定碳浓度。此外，通过X射线光电子能谱法(XPS)测定碳浓度，测定为约10％。在XPS中，光电子的出射角设定为90°，并在检测的全部元素的强度比的基础上计算出碳原子数的百分比。
接着，通过分子束外延在实施例3得到的化合物半导体衬底的表面上形成GaAs层，从而得到外延衬底。利用二次离子质谱法(SIMS)测定在化合物半导体衬底和GaAs层之间的界面中的碳浓度。结果，碳浓度比通常的化合物半导体衬底和GaAs层之间的界面中的碳浓度高一个数量级，并且测定为5×1019个原子/cm2。因此，可以在化合物半导体衬底和GaAs层之间形成高电阻界面。
使用所得外延衬底制造增强模式的高电子迁移率晶体管(HEMT)。所得HEMT具有极低的泄漏电流。
实施例4
准备掺杂碳的半绝缘的GaAs晶片。晶片中的碳浓度测定为1×1015个原子/cm3。对晶片的一个表面进行抛光然后用有机试剂、碱试剂和酸试剂进行清洗。清洗后，用水冲洗晶片的表面，然后干燥。将晶片放置在高级脂肪酸的蒸气中。由此，在实施例4中得到了包括附着在其表面上的高级脂肪酸的化合物半导体衬底。在所得化合物半导体衬底表面上的碳浓度测定为5×1015个原子/cm2。使用Marcus型射频辉光放电发射光谱仪(GD-OES)(型号：JY-5000RF，由Horiba Jobin YvonInc制造)测定碳浓度。
随后，通过MBE在实施例4中得到的化合物半导体衬底的表面上形成外延层，从而得到外延衬底。通过SIMS测定在化合物半导体衬底和外延层之间的界面中的碳浓度，并且测定为1×1019个原子/cm3。结果，可以在化合物半导体衬底和外延层之间形成高电阻界面。
实施例5
从掺杂铁的高电阻磷化铟(InP)锭料上切割出半绝缘的晶片，并对晶片的两个表面进行研磨。然后，对晶片的一个表面进行抛光使得在2μm×2μm正方形上的表面粗糙度Rq小于0.2μm。使用有机试剂、酸试剂和碱试剂对晶片的表面进行清洗。接着，用水冲洗晶片的表面然后进行旋转干燥。然后，将晶片在脂肪酸酯蒸气中放置预定的时间。由此，在实施例5中得到了包括附着在其表面上的脂肪酸酯的化合物半导体衬底。所得化合物半导体衬底表面的碳浓度测定为5×1015个原子/cm2。使用Marcus型射频辉光放电发射光谱仪(GD-OES)(型号：JY-5000RF，由Horiba Jobin Yvon Inc制造)测定碳浓度。
随后，通过金属有机化学气相沉积在实施例5中得到的化合物半导体衬底的表面上形成外延层，从而得到外延衬底。结果，可以降低化合物半导体衬底和外延层之间的界面上的泄漏电流。
实施例6
准备掺杂氧的n型氮化镓(GaN)衬底。对GaN衬底进行镜面抛光，然后用酸或碱清洗。清洗后，用去离子水冲洗该GaN衬底。接着，用氢氧化碳酸镁水溶液处理GaN衬底的表面，用超纯水冲洗并干燥。由此，在实施例6中得到了包括附着在其表面上的氢氧化碳酸镁的化合物半导体衬底。在所得化合物半导体衬底表面上的镁浓度测定为1×1013个原子/cm2。利用与用于测定锌浓度的相同方法测定镁浓度。
接着，在实施例6中得到的化合物半导体衬底的表面上外延生长掺杂镁的GaN层，从而得到外延衬底。该GaN层中的镁浓度测定为5×1019个原子/cm3。因此，在化合物半导体衬底和GaN层之间形成了具有薄的耗尽层的pn界面。

Claims (26)

1.化合物半导体衬底，包括：
由p型化合物半导体构成的衬底；和
包含p型杂质原子的物质，该物质结合在所述衬底的表面上。
2.根据权利要求1的化合物半导体衬底，其中所述物质包含锌原子作为杂质原子。
3.根据权利要求1或2的化合物半导体衬底，其中所述物质包含镁原子作为杂质原子。
4.化合物半导体衬底，包括：
由n型化合物半导体构成的衬底；和
包含硅原子作为n型杂质原子的物质，该物质结合在所述衬底的表面上。
5.化合物半导体衬底，包括：
由n型化合物半导体构成的衬底；和
包含锡原子作为n型杂质原子的物质，该物质结合在所述衬底的表面上。
6.化合物半导体衬底，包括：
由半绝缘的化合物半导体构成的衬底；和
包含碳原子的物质，该物质结合在所述衬底的表面上。
7.根据权利要求6的化合物半导体衬底，其中所述物质包含烃。
8.根据权利要求7的化合物半导体衬底，其中所述烃为芳香烃。
9.根据权利要求6至8任一项的化合物半导体衬底，其中所述物质包含脂肪酸或脂肪酸衍生物。
10.化合物半导体衬底，包括：
由半绝缘的化合物半导体构成的衬底；和
包含铁原子的物质，该物质结合在所述衬底的表面上。
11.化合物半导体衬底，包括：
由半绝缘的化合物半导体构成的衬底；和
包含铬原子的物质，该物质结合在所述衬底的表面上。
12.化合物半导体衬底，包括：
由第一导电型的化合物半导体构成的衬底；和
包含与第一导电型不同的第二导电型的杂质原子的物质，该物质结合在所述衬底的表面上。
13.根据权利要求1至12任一项的化合物半导体衬底，其中所述表面上所述物质的浓度在5×1011至5×1015个原子/cm2的范围内。
14.根据权利要求1至13任一项的化合物半导体衬底，其中所述衬底包括GaAs、InP、GaN或AlN。
15.外延衬底，包括：
根据权利要求1至14任一项的化合物半导体衬底；和
设置在所述化合物半导体衬底的表面上的III-V族化合物半导体层。
16.外延衬底，包括：
设置在支撑衬底上的p型化合物半导体层；和
包含p型杂质原子的物质，该物质结合在所述化合物半导体层的表面上。
17.根据权利要求16的外延衬底，其中所述物质包含锌原子作为杂质原子。
18.根据权利要求16或17的外延衬底，其中所述物质包含镁原子作为杂质原子。
19.外延衬底，包括：
设置在支撑衬底上的n型化合物半导体层；和
包含硅原子作为杂质原子的物质，该物质结合在所述化合物半导体层的表面上。
20.外延衬底，包括：
设置在支撑衬底上的n型化合物半导体层；和
包含锡原子作为n型杂质原子的物质，该物质结合在所述化合物半导体层的表面上。
21.外延衬底，包括：
第一导电型的化合物半导体层，该化合物半导体层设置在支撑衬底上；和
包含与第一导电型不同的第二导电型的杂质原子的物质，该物质结合在所述化合物半导体层的表面上。
22.根据权利要求16至21任一项的外延衬底，其中所述化合物半导体层包括III-V族化合物半导体。
23.根据权利要求16至22任一项的外延衬底，其中所述表面上所述物质的浓度在5×1011至5×1015个原子/cm2的范围内。
24.化合物半导体衬底的制造方法，包括以下步骤：
抛光由化合物半导体构成的衬底的表面，然后清洗该表面；和
使用包含碳原子的物质处理进行了清洗的衬底的表面。
25.化合物半导体衬底的制造方法，包括以下步骤：
使用化合物半导体的蚀刻速度大于杂质原子的蚀刻速度的蚀刻溶液对由包含杂质原子的化合物半导体构成的衬底的表面进行湿蚀刻。
26.外延衬底的制造方法，包括以下步骤：
使用化合物半导体的蚀刻速度大于杂质原子的蚀刻速度的蚀刻溶液对由包含杂质原子的化合物半导体构成的化合物半导体层的表面进行湿蚀刻，该化合物半导体层设置在支撑衬底上。
CNA2006100917406A 2005-06-10 2006-06-12 化合物半导体衬底、外延衬底、制造化合物半导体衬底和外延衬底的方法 Pending CN1877854A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005171481 2005-06-10
JP2005171481A JP4872246B2 (ja) 2005-06-10 2005-06-10 半絶縁性ＧａＡｓ基板及びエピタキシャル基板

Publications (1)

Publication Number Publication Date
CN1877854A true CN1877854A (zh) 2006-12-13

Family

ID=37025135

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100917406A Pending CN1877854A (zh) 2005-06-10 2006-06-12 化合物半导体衬底、外延衬底、制造化合物半导体衬底和外延衬底的方法

Country Status (7)

Country Link
US (1) US20060281328A1 (zh)
EP (1) EP1732110A3 (zh)
JP (1) JP4872246B2 (zh)
KR (1) KR20060128679A (zh)
CN (1) CN1877854A (zh)
SG (1) SG128576A1 (zh)
TW (3) TWI413161B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272362A (zh) * 2009-01-14 2011-12-07 住友电气工业株式会社 Ⅲ族氮化物衬底、包含其的半导体设备及制造经表面处理的ⅲ族氮化物衬底的方法
CN107039516A (zh) * 2011-05-18 2017-08-11 住友电气工业株式会社 化合物半导体衬底

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560261A4 (en) * 2003-06-16 2008-02-20 Sumitomo Electric Industries METHOD FOR SURFACE TREATMENT OF A NITRIDE SEMICONDUCTOR CRYSTAL AND A NITRIDE SEMICONDUCTOR CRYSTAL OBTAINED BY SAID METHOD
JP5287463B2 (ja) * 2009-04-20 2013-09-11 住友電気工業株式会社 エピタキシャル層付きｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5692283B2 (ja) * 2013-05-20 2015-04-01 住友電気工業株式会社 Ｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
JP5648726B2 (ja) * 2013-09-11 2015-01-07 住友電気工業株式会社 ＧａＮ基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168998A (en) * 1978-12-06 1979-09-25 Mitsubishi Monsanto Chemical Co. Process for manufacturing a vapor phase epitaxial wafer of compound semiconductor without causing breaking of wafer by utilizing a pre-coating of carbonaceous powder
US4782034A (en) * 1987-06-04 1988-11-01 American Telephone And Telegraph Company, At&T Bell Laboratories Semi-insulating group III-V based compositions doped using bis arene titanium sources
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
JPH05110135A (ja) * 1991-10-14 1993-04-30 Nikko Kyodo Co Ltd 多層エピタキシヤル結晶構造
JP3204804B2 (ja) * 1993-06-25 2001-09-04 日本特殊陶業株式会社 ダイヤモンドの選択形成法
JP2576766B2 (ja) * 1993-07-08 1997-01-29 日本電気株式会社 半導体基板の製造方法
JP2699928B2 (ja) * 1995-05-30 1998-01-19 日本電気株式会社 化合物半導体基板の前処理方法
US6462361B1 (en) * 1995-12-27 2002-10-08 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
JP3667124B2 (ja) * 1998-11-27 2005-07-06 京セラ株式会社 化合物半導体基板の製造方法
JP2001332529A (ja) * 2000-05-19 2001-11-30 Daido Steel Co Ltd 単結晶半導体基板の表面処理方法、および単結晶半導体基板の電極層形成方法
JP2002232082A (ja) * 2000-11-30 2002-08-16 Furukawa Electric Co Ltd:The 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子
US6576932B2 (en) * 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
JP4524953B2 (ja) * 2001-05-18 2010-08-18 パナソニック株式会社 窒化物半導体基板の製造方法および窒化物半導体装置の製造方法
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US7122880B2 (en) * 2002-05-30 2006-10-17 Air Products And Chemicals, Inc. Compositions for preparing low dielectric materials
US7386528B2 (en) * 2002-05-31 2008-06-10 American Express Travel Related Services Company, Inc. System and method for acquisition, assimilation and storage of information
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272362A (zh) * 2009-01-14 2011-12-07 住友电气工业株式会社 Ⅲ族氮化物衬底、包含其的半导体设备及制造经表面处理的ⅲ族氮化物衬底的方法
US8471364B2 (en) 2009-01-14 2013-06-25 Sumitomo Electric Industries, Ltd. Group III nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group III nitride substrate
CN102272362B (zh) * 2009-01-14 2013-11-20 住友电气工业株式会社 Iii族氮化物衬底、包含其的半导体设备及制造经表面处理的iii族氮化物衬底的方法
US8871647B2 (en) 2009-01-14 2014-10-28 Sumitomo Electric Industries, Ltd. Group III nitride substrate, semiconductor device comprising the same, and method for producing surface-treated group III nitride substrate
CN107039516A (zh) * 2011-05-18 2017-08-11 住友电气工业株式会社 化合物半导体衬底
CN107039516B (zh) * 2011-05-18 2020-07-10 住友电气工业株式会社 化合物半导体衬底

Also Published As

Publication number Publication date
JP4872246B2 (ja) 2012-02-08
KR20060128679A (ko) 2006-12-14
US20060281328A1 (en) 2006-12-14
TW201403671A (zh) 2014-01-16
EP1732110A3 (en) 2011-01-12
JP2006344911A (ja) 2006-12-21
SG128576A1 (en) 2007-01-30
TWI413161B (zh) 2013-10-21
EP1732110A2 (en) 2006-12-13
TW201740436A (zh) 2017-11-16
TWI622085B (zh) 2018-04-21
TWI618118B (zh) 2018-03-11
TW200707544A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
CN1877854A (zh) 化合物半导体衬底、外延衬底、制造化合物半导体衬底和外延衬底的方法
CN1189919C (zh) 生产ⅲ族氮化物半导体装置的方法
CN1271766C (zh) 氮化物系半导体元件及其制造方法
TWI412637B (zh) A Group III nitride substrate, a substrate with an epitaxial layer, a manufacturing method of the same, and a method for manufacturing the semiconductor element
CN1268046C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
CN1875465A (zh) 氮化镓半导体衬底及其制造方法
TWI462165B (zh) Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
CN1178303C (zh) 半导体叠层衬底及其制造方法和半导体器件
CN1885499A (zh) 衬底的表面处理方法及ⅲ－ⅴ族化合物半导体的制造方法
CN1619845A (zh) 半导体发光二极管及其制造方法
EP1858062A2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
CN1894795A (zh) 贴合半导体衬底及其制造方法
CN1186824C (zh) 制造化合物半导体器件的方法设备
CN1877805A (zh) 化合物半导体构件的损伤评价方法
CN101038871A (zh) 化合物半导体衬底、其表面处理方法及制造方法
CN1467863A (zh) 半导体晶片、半导体装置及其制造方法
TWI502635B (zh) Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓
CN1638055A (zh) 氮化物系化合物半导体元件的制造方法
CN1155112C (zh) 有关氮化镓的化合物半导体器件及其制造方法
CN1875462A (zh) 制造p型Ⅲ族氮化物半导体的方法以及Ⅲ族氮化物半导体发光器件
CN1918719A (zh) 基于氮化镓的化合物半导体发光器件
CN101035933A (zh) 含有Ga的氮化物半导体单晶、其制造方法以及使用该结晶的基片和器件
CN1866476A (zh) 氮化物系化合物半导体和化合物半导体的清洗方法、这些半导体的制造方法及基板
JP2019094239A (ja) Ｉｉｉ族窒化物単結晶積層体の製造方法及びｉｉｉ族窒化物単結晶積層体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication