JP2007504639A - 放射放出半導体素子 - Google Patents

Abstract

第１の主要面（５）と、第２の主要面（９）と、電磁放射を生成する活性ゾーン（７）を備えている半導体層列（４）とを含んでいる半導体基体を備え、該半導体層列（４）は第１の主要面と第２の主要面（５，９）との間に配置されている放射放出半導体素子であって、第１の電流拡幅層（３）が第１の主要面（５）に配置されかつ第２の電流拡幅層（１０）が第２の主要面（９）に配置されかつこれらは半導体層列（４）と導電接続されている。

Description

本発明は、第１の主要面と、第２の主要面と、電磁放射を生成する活性ゾーンを備えている半導体層列とを含んでいる半導体基体を備え、該半導体層列は第１の主要面と第２の主要面との間に配置されている放射放出半導体素子に関する。更に本発明は、この種の放射放出半導体素子を製造するための方法に関する。

この特許出願は、２００３年８月２９日のドイツ連邦共和国特許出願１０３３９９８３．６および２００３年１０月７日のドイツ連邦共和国特許出願１０３４６６０５．３の優先権を主張するものであり、これらの開示内容はこれを以て明示的に本出願に取り込まれるものである。

電気エネルギーから放射エネルギーへの内部変換効率は放射放出半導体素子では大抵、全体の効率より著しく高い。実質的に、活性ゾーンにおいて生成される放射の、半導体素子からの出力結合効率が悪いというのがその理由である。これには種々の原因がある。多いのは、半導体層列に大面積の電流供給が望まれているということであり、このことは例えば大面積の金属性コンタクトストラクチャを用いて可能である。しかしこの形式のコンタクトストラクチャは大抵、生成される放射に対して透過ではなく、従って生成された放射が著しく吸収されることになる。

小面積の、半導体基体を完全に被覆しないコンタクトストラクチャの場合にも、電流を大面積で供給する方策がある。このために放射放出半導体素子は例えばいわゆる電流拡幅層を有することができる。これは活性ゾーンに均一に電流が供給されるようにする。このことは一方において半導体層列に配置されている、ドーピングされた半導体材料から成る層により実現することができる。しかしこの形式の層は、活性ゾーンへの均一な電流供給を保証できるようにするためには比較的厚くなければならない。しかし半導体層が厚ければ厚いほど、層列の製造のために必要な時間が長くなる。更に層厚に伴ってこの層における自由なキャリアおよび／または生成される放射の吸収が高まり、このために全体の効率は低下されることになる。

更にＪＰ２０００−３５３８２０から、生成された放射に対して透過である電流拡幅層を有している素子が公知である。これは、ＴＣＯ（＝Transparent Conducting Oxides）の材料クラスに属しているＺｎＯを含んでいる。ＺｎＯの他に、このクラスからＩＴＯ（＝Indium Tin Oxide）も電流拡幅のために結構利用される。

放出再結合率もしくは出力結合効率は更に活性ゾーンにおいて生成される放射の、境界面での全反射によって制限されるが、このことは半導体材料および周辺材料の異なっている屈折率にその原因がある。全反射は境界面の適当なストラクチャ化によって防止することができる。そうすれば結果的に出力結合効率は高められる。

半導体層列が成長されるまたは放射放出半導体素子が固定されている基板または支持体における放射の吸収も出力結合効率を低下させる原因である。

本発明の課題は、冒頭に述べた形式の放射放出半導体素子をその総効率が高められるように発展させることである。更に高められた総効率を有する放射放出半導体素子の製造方法を提供したい。

この課題は請求項１の特徴部分に記載の構成を有する放射放出半導体素子もしくは請求項３４の特徴部分に記載の構成を有する放射放出半導体素子の製造方法によって解決される。本発明の有利な発展形態は従属請求項の対象である。

本発明の放射放出半導体素子は、第１の主要面と、第２の主要面と、電磁放射を生成する活性ゾーンを備えている半導体層列とを含んでいる半導体基体を有しており、ここで該半導体層列は第１の主要面と第２の主要面との間に配置されており、第１の電流拡幅層が第１の主要面に配置されておりかつ半導体層列と導電接続されており並びに第２の電流拡幅層が第２の主要面に配置されておりかつ半導体層列と導電接続されている。

これら電流拡幅層の少なくとも１つは有利には、生成された放射に対して透過である導電性材料も含んでいる。特別有利には、２つの電流拡幅層はこの形式の材料、殊に放射透過性導電酸化物、有利には例えばＺｎＯ，ＩｎＯおよび／またはＳｎＯのような金属酸化物を含んでいるまたはＩＴＯのような２つまたはそれ以上の金属成分を有する酸化物を含んでいてもよい。これらの材料から成る電流拡幅層は特別適している。というのは、これらはとりわけ僅かな被膜抵抗を有しており、これにより半導体層列における均一な電流供給が保証されるからである。更に、これらは高度な透過の大きな波長領域を有している。抵抗は有利には、２００Ω／□より下にあり、その際３０Ω／□より低い値が特別有利である。その際単位Ω／□（Ohm per Square）は層の正方形面の抵抗に相応している。

電流拡幅層の厚さは本発明では、半導体層列における均一な電流供給が行われるように選択されている。これは１０ｎｍないし１０００ｎｍ、特別有利には２００ｎｍないし８００ｎｍの層厚によって実現される。

有利には放射透過性導電性電流拡幅層の少なくとも１つはドープ剤としてＡｌ、Ｇａ、Ｉｎ、Ｃｅ、Ｓｂおよび／またはＦを含んでいて、電流拡幅層の被膜抵抗が低減されるようにしている。例えば第１の電流拡幅層はＺｎＯを含んでおりかつＡｌがドーピングされており、かつ第２の電流拡幅層はＳｎＯを含んでおりかつＳｂがドーピングされている。

電流拡幅層は例えばスパッタリング、殊にＤＣスパッタリングによって被着させることができ、その際プロセスパラメータは、電流拡幅層と隣接する半導体層との間に電気的なコンタクトが形成され、これにより半導体層列、従って活性ゾーンへの均一な電流供給が可能になるように選択されている。これら層の間の電気的なコンタクトは例えば関与する層の相応の表面の焼結または適当な予洗浄によって更に改善することができる。２つの電流拡幅層の存在によって、電流は半導体層列の両側において非常に均一に供給されかつ高いＱの活性ゾーンが生じる。この活性ゾーンは均一に分配される放射生成および有利にも僅かな吸収という特長を持っている。

本発明の有利な実施形態において電流拡幅層の少なくとも１つにミラー層が配置されている。これは有利には導電性でありかつ活性ゾーンにおいて生成される放射に対して大幅に高い反射性を有してる。

ミラー層によって、場合によってはミラー層の下方に配置されている、例えば基板または支持板のような層における吸収損が低減されかつこれらは電流拡幅層と一緒に、半導体素子のコンタクト形成のための高効率の電気的なミラーコンタクトを形成する。ミラー層は有利には金属、有利にはＡｕ、Ａｇ、Ａｌ、Ｐｔおよび／またはこれらの材料の少なくとも１つを有する合金を含んでいる。特別有利にはミラー層は電流拡幅層の、半導体層列とは反対側において第１の主要面に配置されている。ミラー層は例えば蒸着またはスパッタリングによって被着されるようにすることができる。

本発明の別の有利な実施形態において、半導体層列の少なくとも１つの主要面はマイクロストラクチャを有している。これは、電流拡幅層の被着の前に相応の主要面内に成形されるもしくは相応の主要面上に被着されたものである。その際マイクロストラクチャは次のような形式のものである：ストラクチャ化された面がストラクチャ化されない面に比べてより高い出力結合効率を有している。つまりストラクチャ化された面に入射する、活性ゾーンにおいて生成された放射の全反射が乱されるからである。これにより放射出力結合、従って放射放出半導体素子の総効率は高められる。この種のマイクロストラクチャは例えばエッチングまたは研磨法のような粗面化法によって形成することができる。更に、この種のマイクロストラクチャは次のようにして生成することができる。すなわち、ストラクチャ化すべき面に金属性のマスク材料を被着させるのだが、この材料の濡れ特性は、表面に小さな有利には少なくとも部分的に橋かけ結合された島が形成されるような性質を持っている。これらの島構造をドライエッチング法を用いてストラクチャ化すべき面に移すことができ、その後にマスク材料を適当な方法により取り除くことができる。有利には主要面は、半導体層列の、ミラー層とは反対側にマイクロストラクチャを有している。

本発明の有利な実施形態において半導体層列は少なくとも１つのｎ導電性の層およびｐ導電性の層を有している。ｎ導電性および／またはｐ導電性の層の厚さは典型的にはモノレイヤー〜１０００ｎｍ間にある。有利にはこれら層の少なくとも１つまたは２つの層の厚さは４００ｎｍより小さくかつ特別有利には１５０ｎｍ〜３５０ｎｍ間にある。従来の素子では活性ゾーンの周囲に配置されているｎ導電性の層および／またはｐ導電性の層はしばしば電流拡幅のためにも用いられかつそれ故に比較的大きな厚さを有している。

これに対して本発明では電流拡幅は半導体基体の外側に配置されている電流拡幅層において行われる。それ故に半導体層列の層は比較的薄く実現することができる。

この形式の有利には僅かな層厚を有している半導体層列は数多くの認識において放射放出半導体素子の機能にプラスに作用する。すなわち例えば自由キャリアの吸収、生成される放射の吸収およびこの形式の素子を製造するために必要であるエピタキシャル時間が著しく低減され、これにより放射放出半導体素子の出力結合効率は高められ、半導体層列の製造時間は短縮されかつその製造コストは低減される。

ｎ導電性層の層およびｐ導電性層の層および放射を生成する活性ゾーンを備えている半導体層列は有利には基板、例えばＧａＡｓ基板上のエピタキシャル成長によって製造される。電流拡幅層は有利にはエピタキシャルフェーズの後例えばスパッタリングによって被着される。

有利には半導体層列は、ＩＩＩ−Ｖ半導体、例えばＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ、ただし０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ、ただし０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１、またはＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ、ただし０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１を含んでいる。

特別有利には半導体層列のｐ導電性側に配置されている電流拡幅層はＺｎＯ、有利にはＡｌでドーピングされており、かつｎ導電性側に配置されている電流拡幅層はＳｎＯ、有利にはＳｂによってドーピングされている。Ｓｎは例えばＩＩＩ−Ｖ半導体においてｎ導電性の領域において同時にドープ剤として使用することができる。それ故にＳｎＯを含んでいる電流拡幅層からのＳｎ原子の、隣接するｎ導電性層への拡散により、ｎ導電性層における多数キャリア濃度が高められる。殊にこのことは２つの層の境界面において当てはまる。それ故にこの種の層間の導電性コンタクト、従って活性ゾーンへの電流供給は改善される。ｐ導電性層に関連したアクセプタとしてのＺｎに対しても相応のことが当てはまる。

従って第１の電流拡幅層は第２の電流拡幅層とは異なっていてよく、それぞれの電流拡幅層の材料はコンタクト特性に応じて有利にも半導体基体の側に接している材料に整合させることができる。

本発明の有利な発展形態において第１および／または第２の電流拡幅層は放射放出半導体素子の作動時に半導体基体に対するオーミック特性を有する電気的なコンタクト（オーミックコンタクト）を形成する。この場合コンタクトは有利にも少なくとも近似的に、放射放出半導体素子の作動中生じる電流もしくは電圧値の領域においてリニヤな電流−電圧特性を有している。

有利には、半導体基体のｐ導電側に配置されている電流拡幅層が半導体基体に対してオーミックコンタクトを形成する。このために特別有利には、半導体基体の側でｐ導電性のＡｌＧａＡｓを含有する層がＺｎＯ含有電流拡幅層に接している。この形式の組み合わせはオーミックコンタクトの形成のために特別有利であることが認められている。

本発明の有利な実施形態において半導体層列は基板上にエピタキシャル成長されている。基板はエピタキシャルプロセス後に適当な措置、例えば機械的な負荷またはエッチング過程によって除去された。半導体層列は第１の主要面を介して例えばＧａＡｓから成る支持体に接続されている。この接続は有利には導電性でありかつはんだ金属化部を用いて行うことができる。支持体と第１の主要面との間に電流拡幅層が配置されており、これの、半導体層列とは反対の側にミラー層が配置されている。２つの次の有利な発展形態はこれに基づいている。

上述の形態の第１の有利な発展形態において後で支持体から取り除かれる第２の主要面が、この面に入射する放射の全反射を妨害するマイクロストラクチャを有している。この主要面には別の電流拡幅層が配置されており、この電流拡幅層には半導体素子の電気的なコンタクト形成のためのコンタクト面が配属されている。コンタクト面は有利には半導体層列および／または電流拡幅層より僅かなラテラルな拡がりを有している。更にこの面は半導体層列の方の側にも活性ゾーンにおいて生成された放射を反射する層を有することができるかまたはそれ自体反射性であってよい。電流拡幅層を用いてコンタクト面を介して注入される電流がラテラルに均一に分配されかつ大面積で活性ゾーンに供給される。これにより、活性ゾーンの、吸収性のコンタクト面下にある領域における不都合にも増加される放射生成が回避される。こうして結果的に、コンタクト面において生成される放射の吸収は反射層により低減されかつこれにより素子の出力結合効率が高められる。

上述の形態の第２の有利な発展形態において、後で支持体から取り除かされる第１の主要面はマイクロストラクチャを有している。これに、生成される放射に対して透過である被覆層または複数の層から成っている被覆層列が配属されておりかつ第２の電流拡幅層を備えている。この場合この電流拡幅層は少なくとも１つの切り欠きまたはウィンドウを有していて、被覆層列が切り欠きまたはウィンドウの領域において電流拡幅層によってカバーされていないようになっている。切り欠きは、被覆層列および電流拡幅層とコンタクトしている、電気的なコンタクト形成のためのコンタクト面によって少なくとも部分的に充填されている。

コンタクト面は有利には金属性でありかつ、被覆層列への移行部に関して電圧が順方向に加わっている場合、コンタクト面からラテラル方向に隣接している電流拡幅層へおよびそこから被覆層を介して活性ゾーンへほぼ全電流が流入するような高さの電位障壁（例えばショットキー・バリヤ）を有している。これにより、コンタクト面の下方にある活性ゾーン領域には僅かな電流成分しか達しず、かつこの領域において残りの活性ゾーンと比べて僅かな放射しか生成されない。それ故に、コンタクト面において生成された放射の吸収は低減される。更には、上で述べた形式のマイクロストラクチャまたは被覆層もしくは被覆層列は半導体層列の、支持体の方の側に実現されているようにしてもよい。

第１の主要面と、第２の主要面と、電磁放射を生成する活性ゾーンを備えている半導体層列とを含んでいる半導体基体を備え、該半導体層列は第１の主要面と第２の主要面との間に配置されている放射放出半導体素子に対する本発明の製造方法は次のステップを有している：
− 基板に半導体層列を成長させ、
− 第１の主要面に、放射透過性の電流拡幅層を被着させ、
− 基板を剥離し、
− 第２の主要面に、放射透過性の電流拡幅層を被着させる。

上に挙げられたステップはこの場合、所定の順序に決められていると解されるものではない。

有利には半導体層列はエピタキシャル成長される。基板は例えばエッチングプロセスまたは機械的な負荷のような適当な方法を用いて除去することができる。電流拡幅層は有利にはＴＣＯ、特別有利にはＺｎＯおよび／またはＳｎＯを含んでいる。

被膜抵抗を低減するために、少なくとも１つの電流拡幅層をＡｌ、Ｇａ、Ｉｎ、Ｃｅ、Ｓｂおよび／またはＦによってドーピングすると有利である。

説明した方法の別の実施形態は、上述の方法の適当な箇所に組み入れることができる以下に説明するステップによって得られる。その際殊に、半導体層列の両側において数多くのステップが実施されるようにすることもできる。

方法の有利な実施形態において第１の主要面側の電流拡幅層に、有利にはＡｕ、Ａｇ、Ａｌ、Ｐｔおよび／またはこれら材料の少なくとも１つを有する合金を含んでいるミラー層が被着される。

半導体基体は続いて有利にはミラー層を介して支持体に固定されるようにすることができ、その際固定は有利にははんだ金属化部を用いて行われる。基板は有利には半導体基体の、支持体への固定後に剥離される。従って支持体は基板とは異なっているものである。

更に少なくとも１つの主要面は、活性ゾーンにおいて生成される放射の、この主要面での全反射を妨害するためのマイクロストラクチャを備えるようにすることができる。

更に方法の有利な実施形態において、電流拡幅層と半導体層列との間に配置されている被覆層または被覆層列が被着される。被覆層に隣接している電流拡幅層において有利には少なくとも部分的に、放射放出半導体素子の電気的なコンタクト形成のためのコンタクト面によって充填される切り欠きを設けることができる。切り欠きは有利には、電流拡幅層が切り欠きの領域において完全に除去されているように形成される。

切り欠きが設けられていなければ、後で支持体から取り除かれる電流拡幅層にコンタクト面が被着されるようにしてもよい。

特別有利には説明してきた方法は請求項１および従属請求項に記載の半導体素子の製造のために利用される。

本発明の別の特徴、利点および目的適合性は以下の図と関連した以下の実施例の説明から明らかにしたい。

図１は本発明の放射放出半導体素子の第１実施例の断面を略示し、
図２は本発明の放射放出半導体素子の第２実施例の断面を略示し、
図３は本発明の放射放出半導体素子の第３実施例の断面を略示し、
図４Ａ〜図４Ｄは放射放出半導体素子の本発明の製造方法の１実施例をそれぞれに工程において略示している。

同じ形式のおよび同じ作用をするエレメントには以下の図において同じ参照番号が付されている。

図１において本発明の放射放出半導体素子の第１の実施例の断面が略示されている。ＧａＡｓ支持体１にＡｕから成るミラー層２およびこの上に第１の電流拡幅層３が配置されている。電流拡幅層はＺｎＯおよびＡｌを例えばＡｌ_０．０２Ｚｎ_０．９８Ｏの組成において含んでいる。これらの層に、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ、ただし０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１を含んでいる半導体層列４を備えた半導体基体が配属されている。半導体層列４は第１の主要面５、第１の導電形の１つまたは複数の半導体層６、放射生成活性ゾーン７、第２の導電形の１つまたは複数の半導体層８を有している。第２の主要面９に、第２の電流拡幅層１０が配置されている。これはＳｎＯおよびＳｂを例えばＳｂ_０．２Ｓｎ_０．９８Ｏを含んでいる。層６および８はｐもしくはｎ導電形でありかつ例えば２００ｎｍのそれぞれの総層厚を有している。

半導体層列４は、ミラー層２の被着後に剥離された、ＧａＡｓから成る成長基板に対するエピタキシャルによって製造されている。ミラー層２と電流拡幅層３との組み合わせは半導体層列４への均質な電流供給のための効率の高いミラーコンタクトとして用いられる。これにより支持体１における放射の吸収が低減されかつ第２の主要面１０上の第２の電流拡幅層１０との組み合わせにおいて半導体層列４への、殊に活性ゾーン７への２つの主要面５および９を介する非常に均一な電流供給が保証される。従ってラテラル方向に一様である放射が生成される高度なＱの活性ゾーン７が生じる。

半導体層６および８の僅かな層厚により半導体基体の比較的短い製造プロセスが可能になりかつ自由キャリア並びにこれらの層において生成された放射の吸収が低減される。層厚は下方向において制限されている。つまりそれは、この厚さの層は境を接している電流拡幅層から活性ゾーンへの不純物の拡散を妨げるものであり、その厚さはマイクロストラクチャの有り得る加工成形または被着に対して十分な大きさでありおよび／またはキャリアはできるだけ長く活性ゾーンに滞留するからである。

２つの電流拡幅層３および１０から成る組み合わせにより総効率が高められ、それはミラー層２および異なる導電形の薄い層６および８によって更に一段と高められる。

有利には半導体層列６の側においてｐ導電形のＡｌＧａＡｓ層が電流拡幅層３に接している。ＡｌＧａＡｓ層は有利には半導体基体もしくは半導体層列に集積されている。こうして、電流拡幅層と半導体基体との間の実質的なオーミックコンタクトの形成が容易になる。

素子の電気的なコンタクト形成は第２の主要面９もしくは第２の電流拡幅層１０の側に配置されているコンタクト面および支持体１の、半導体基体とは反対側に配置されている対向コンタクト面を介して行うことができる。このことは図１には図示されていない。

図２には、本発明の放射放出半導体素子の第２の実施例が断面にて略示されている。この実施例は図１の実施例の構成とは実質的に一致している。図１の実施例とは異なって、ミラー層２ははんだ金属化部１１を介して支持体に固定されておりかつこうして支持体と導電接続されている。更に、第２の主要面９はマイクロストラクチャ１２を備えている。これは例えば上述した、金属製のマスク層を用いた方法によって製造されたものである。これは全反射を妨げ、従って出力結合効率を高める。

更に第２の電流拡幅層１０に電気的なコンタクト形成のためのコンタクト面１３が配置されている。これは半導体層列４を向いている方の側において活性ゾーン７に関して反射性である可能性があるが、このことは明示的には図示していない。コンタクト面１３は、電流拡幅層３、１０および／または半導体層列４より僅かなラテラル方向の拡がりを有している。こうすれば生成された放射の、コンタクト面１３における吸収は低減される。その理由は、吸収性のコンタクト面１３の陰になる活性ゾーン７領域における集中化された放射生成が回避されるからである。コンタクト面１３の下面をミラー化すればコンタクト面１３における吸収が一段と低減されることになる。従って全体として、出力結合効率は図１の図示の実施例に比べて一段と高められる。

図３には、本発明の放射放出半導体素子の第３の実施例が断面にて略示されている。基本的な構成は図２に図示の構成とに対応している。これとの相異は、電流拡幅層１０と第２の主要面９との間に被覆層１４が配置されていることである。更に、電気的なコンタクト形成は電流拡幅層１０の切り欠き１５に配置されておりかつ電流拡幅層１０および導電性の被覆層１４と直接コンタクトしているコンタクト面１３によって行われる。電流拡幅層１０および被覆層１４間の電気的なコンタクトは、電流がコンタクト面１３から主に電流拡幅層１０および次いで被覆層１４を介して半導体層列４および活性ゾーン７に達するように製造されている。被覆層１４とコンタクト面１３との間のコンタクトはここでは、十分に高い電位障壁（例えばショットキーバリヤ）を有しており、これにより、電流がコンタクト面１３から直接被覆層１４を介して半導体層列４に達するかまたはこのパスを介する電流の流れを少なくとも低減するのが妨げられる。

被覆層１４は有利には生成される放射に対しては透過でありかつ例えばＡｌ_ｘＧａ_１−ｘＡｓ_ｙＰ_{１−ｘ−ｙ}、ただし０≦ｘ≦１および０≦ｙ≦１を含んでいる。この形式のコンタクト形成により、図２に図示の実施例と比べて、コンタクト面１３の陰になっている活性ゾーン７の領域に一層僅かな電流成分しか注入されないようになる。これによりこの領域において比較的僅かな放射出力が生成され、その結果コンタクト面１３において相応に僅かな量の放射しか吸収されない。これにより図２に図示の対象と比べて、出力結合効率が一段と高められる。

図４Ａないし図４Ｄには、高い総効率を有する放射放出半導体素子を製造するための本発明の方法の実施例が順次それぞれの中間工程において図示されている。

図４Ａには、例えばＧａＡｓから成る基板１６にエピタキシャル成長された半導体層列４が図示されている。半導体層列４は、第１の主要面５と、第１の導電形の層６（例えばｐ導電形）と、電磁放射を生成する活性ゾーン７と、第２の導電形の層８（例えばｎ導電形）と、第２の主要面９とを有している半導体基体を形成している。層６および８の厚さはそれぞれ２００ｎｍである。半導体層列４は例えばＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ、ただし０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１をベースとしている。

図４Ｂにおいて第１の主要面５にＡｌ_０．０２Ｚｎ_０．９８Ｏから成る電流拡幅層３がスパッタリングされる。これは蒸着またはスパッタリングによりＡｕから成るミラー層２を備える。続いてミラー層２が図４Ｃに示されているように、はんだ金属化部１１を用いて有利にはＧａＡｓから成る支持体１に固定されかつ基板１６が除去され、その際ミラー層２は支持体１と導電接続されている。更に、今やもう基板１６に接続されていない第２の主要面９に適当な仕方でマイクロストラクチャ１２が被着または加工成形される。これはこの面における全反射を妨害する。従って支持体１は殊に、基板１６とは異なっている。

次にマイクロストラクチャ１２を備えた主要面９に、Ｓｂ_０．０２Ｓｎ_０．９８Ｏを含んでいる別の電流拡幅層１０がスパッタリングされる。これに図４Ｄに示されているように最後の工程で放射放出半導体素子の電気的なコンタクト形成のためのコンタクト面１３が備えられる。

本発明は実施例に基づいた説明に制限されていない。それどころか本発明はそれぞれの新しい特徴並びにこれら特徴のそれぞれの組み合わせを含んでおり、このことは殊に、特許請求の範囲の特徴のいずれの組み合わせも、たとえこの特徴またはこの組み合わせそれ自体が特許請求の範囲に明示的に示されていなくとも含むものである。

本発明の放射放出半導体素子の第１実施例の断面略図 本発明の放射放出半導体素子の第２実施例の断面略図 本発明の放射放出半導体素子の第３実施例の断面略図 放射放出半導体素子の本発明の製造方法の実施例の中間工程の断面略図 放射放出半導体素子の本発明の製造方法の実施例の中間工程の断面略図 放射放出半導体素子の本発明の製造方法の実施例の中間工程の断面略図 放射放出半導体素子の本発明の製造方法の実施例の中間工程の断面略図

Claims (41)

1. 第１の主要面（５）と、第２の主要面（９）と、電磁放射を生成する活性ゾーン（７）を備えている半導体層列（４）とを含んでいる半導体基体を備え、該半導体層列（４）は第１の主要面と第２の主要面（５，９）との間に配置されている放射放出半導体素子において、
   第１の電流拡幅層（３）が第１の主要面（５）に配置されておりかつ半導体層列（４）と導電接続されており、
   第２の電流拡幅層（１０）が第２の主要面（９）に配置されておりかつ半導体層列（４）と導電接続されている
   ことを特徴とする放射放出半導体素子。
2. 電流拡幅層（３，１０）を備えている２つの２つの主要面（５，９）の少なくとも１つはマイクロストラクチャ（１２）を有している
   請求項１記載の放射放出半導体素子。
3. 電流拡幅層（３，１０）の少なくとも１つは生成された放射を透過する材料を含んでいる
   請求項１または２記載の放射放出半導体素子。
4. ２つの電流拡幅層（３，１０）は生成された放射を透過する材料を含んでいる
   請求項１から３までのいずれか１項記載の放射放出半導体素子。
5. 放射透過性材料は酸化物を含んでいる
   請求項３または４記載の放射放出半導体素子。
6. 酸化物は金属酸化物である
   請求項５記載の放射放出半導体素子。
7. 放射透過性材料はＩＴＯおよび／またはＩｎＯを含んでいる
   請求項３から６までのいずれか１項記載の放射放出半導体素子。
8. 放射透過性材料はＺｎＯを含んでいる
   請求項３から６までのいずれか１項記載の放射放出半導体素子。
9. 放射透過性材料はＳｎＯを含んでいる
   請求項３から６までのいずれか１項記載の放射放出半導体素子。
10. 電流拡幅層（３，１０）の少なくとも１つはＡｌ、Ｇａ、Ｉｎ、Ｃｅ、Ｓｂおよび／またはＦを含んでいる
    請求項１から９までのいずれか１項記載の放射放出半導体素子。
11. 電流拡幅層（３，１０）の少なくとも１つにミラー層（２）が配置されている
    請求項１から１０までのいずれか１項記載の放射放出半導体素子。
12. ミラー層（２）は電流拡幅層（３）の、半導体層列（４）とは反対側に配置されている
    請求項１１記載の放射放出半導体素子。
13. ミラー層（２）は導電性である
    請求項１１または１２記載の放射放出半導体素子。
14. ミラー層（２）は金属を含んでいる
    請求項１１から１３までのいずれか１項記載の放射放出半導体素子。
15. ミラー層（２）はＡｕ、Ａｇ、Ａｌおよび／またはＰｔを含んでいる
    請求項１１から１４までのいずれか１項記載の放射放出半導体素子。
16. 主要面（９）は、半導体層列（４）の、ミラー層（２）とは反対側にマイクロストラクチャ（１２）を有している
    請求項１１から１５までのいずれか１項記載の放射放出半導体素子。
17. 半導体層列（４）は少なくとも１つのｎ導電性および／またはｐ導電性の層（６，８）を含んでいる
    請求項１から１６までのいずれか１項記載の放射放出半導体素子。
18. ｎ導電性および／またはｐ導電性の層（６，８）の厚さはモノレイヤーから１０００ｎｍまでの領域に、有利には４００ｎｍより小さくかつ特別有利には１５０ｎｍ〜３５０ｎｍ間にある
    請求項１７記載の放射放出半導体素子。
19. 半導体層列のｐ導電性層の側の電流拡幅層はＺｎＯおよび有利にはＡｌを含んでいる
    請求項１７または１８記載の放射放出半導体素子。
20. 半導体層列のｎ導電性層の側の電流拡幅層はＳｎＯおよび有利にはＳｂを含んでいる
    請求項１７から１９までのいずれか１項記載の放射放出半導体素子。
21. 放射放出半導体素子は支持体（１）に固定されている
    請求項１から２０までのいずれか１項記載の放射放出半導体素子。
22. 支持体（１）はＧａＡｓを含んでいる
    請求項２１記載の放射放出半導体素子。
23. 放射放出半導体素子は、有利には支持体（１）に直接接しているはんだ金属化部（１１）を用いて支持体に固定されている
    請求項２１または２２記載の放射放出半導体素子。
24. はんだ金属化部（１１）はミラー層（２）に配置されている
    請求項１１および２３記載の放射放出半導体素子。
25. 電流拡幅層（１０）に電気的なコンタクト形成のためのコンタクト面（１３）が配置されている
    請求項１から２０までのいずれか１項記載の放射放出半導体素子。
26. コンタクト面（１３）は、半導体層列（４）の、支持体（１）とは反対の側に配置されている
    請求項２５記載の放射放出半導体素子。
27. コンタクト面（１３）は、半導体層列（４）の方の側に、生成された放射を反射する層を有している
    請求項２５または２６記載の放射放出半導体素子。
28. 電流拡幅層（３，１０）の少なくとも１つは切り欠き（１５）を有している
    請求項１から２４までのいずれか１項記載の放射放出半導体素子。
29. 切り欠き（１５）に導電性のコンタクト面（１３）が配置されている
    請求項２８記載の放射放出半導体素子。
30. 放射放出半導体素子の電気的なコンタクト形成はコンタクト面（１３）を介して行われる
    請求項２９記載の放射放出半導体素子。
31. 切り欠き（１５）およびコンタクト面（１３）を備えている電流拡幅層（１０）の、半導体層列（４）の方の側に、被覆層または被覆層列（１４）が設けられている
    請求項３０記載の放射放出半導体素子。
32. 被覆層または被覆層列（１４）はコンタクト面（１３）に関して、電流が部分的に電流拡幅層（１０）に達するように低導電性である
    請求項３１記載の放射放出半導体素子。
33. 半導体層列（４）は、ＩＩＩ−Ｖ半導体、有利にはＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ、ただし０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ、ただし０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１、またはＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ、ただし０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１を含んでいる
    請求項１から３２までのいずれか１項記載の放射放出半導体素子。
34. 第１の電流拡幅層はＺｎＯを含んでおりかつ半導体基体の側でｐ導電性のＡｌＧａＡｓ含有層に接している
    請求項１から３３までのいずれか１項記載の放射放出半導体素子。
35. 第１の主要面（５）と、第２の主要面（９）と、電磁放射を生成する活性ゾーン（７）を備えている半導体層列（４）とを含んでいる半導体基体を備え、該半導体層列（４）は第１の主要面と第２の主要面（５，９）との間に配置されている放射放出半導体素子の製造方法において、
    − 基板（１６）に半導体層列（４）を成長させ、
    − 第１の主要面（５）に、放射透過性の電流拡幅層（３）を被着させ、
    − 基板（１６）を剥離し、
    − 第２の主要面（９）に、放射透過性の電流拡幅層（１０）を被着させる
    ことを特徴とする放射放出半導体素子の製造方法。
36. 第１の主要面（５）における電流拡幅層にミラー層（２）を被着させかつ半導体基体を有利には該ミラー層（２）を備えている側で支持体（１）に固定する
    請求項３５記載の放射放出半導体素子の製造方法。
37. 半導体層列（４）の成長をエピタキシャルに行う
    請求項３５または３６記載の放射放出半導体素子の製造方法。
38. 電流拡幅層（３，１０）をスパッタリングによって被着させる
    請求項３５から３７までのいずれか１項記載の放射放出半導体素子の製造方法。
39. ミラー層（２）をスパッタリングまたは蒸着によって被着させる
    請求項３６から３８までのいずれか１項記載の放射放出半導体素子の製造方法。
40. 電流拡幅層（３，１０）の被着の前に、主要面（５，９）の少なくとも１つにマイクロストラクチャ（１２）を被着または成形する
    請求項３５から３９までのいずれか１項記載の放射放出半導体素子の製造方法。
41. 少なくとも１つの電流拡幅層（３，１０）と隣接している主要面（５，９）との間に、被覆層列（１４）が被着されているようにしかつ該被覆層列は切り欠き（１５）を有しており、該切り欠きに電気的なコンタクト面（１３）が成形される
    請求項３５から４０までのいずれか１項記載の放射放出半導体素子の製造方法。

Images