JP2006287223A - 放射放出半導体チップおよびこの形式の半導体チップに対する半導体基体の製造方法 - Google Patents

Abstract

【課題】ラテラルな主延在方向、主要面、放射生成に適している活性ゾーンを備えている半導体層列を有して半導体基体、主要面に配置されている電気的な接続エレメントを備えた放射放出半導体チップを、低減された変調時間でパルス化作動可能であると同時に簡単にしてかつコスト面で有利に製造できるようにする。
【解決手段】主要面は注入領域７およびアイソレーション領域８を有し、注入領域は接続エレメントと導電接続され、アイソレーション領域および注入領域に関して半導体チップの作動中、注入領域を介してのみキャリアが半導体基体に注入されかつ接続エレメントは注入領域およびアイソレーション領域とオーバラップしているまたは接続エレメントはラテラル方向で注入領域に隣接して配置されている。
【選択図】図１Ｂ

Description

本発明は、ラテラルな主延在方向と、主要面と、放射生成に適している活性ゾーンを備えた半導体層列とを有している半導体基体を備えた放射放出半導体チップに関する。

この形式の半導体チップがデータ伝送に使用されるのであれば、変調時間が持つ意味はますます大きくなる。この場合変調時間として、半導体チップの、殊に予め定めた電流密度または予め定めた電流によるパルス作動の際に、半導体チップによって生成される放射出力が予め定めた初期値から出発して予め定めた終値に達する時間間隔と見なされる。変調時間は例えば上昇時間、つまり半導体チップのパルス化作動において半導体チップによって生成可能な放射出力の１０％の予め定めた初期値からこの最大出力の９０％の予め定めた終値に達するために必要とされる時間によって決めることもできる。

変調時間は殊に、活性ゾーンにおけるキャリアの寿命、すなわち電子が活性ゾーンにおいて放射生成下で孔と再結合するまでに平均して経過する時間によって決められる。活性ゾーンにおけるキャリアの寿命が短ければ短いほど、通例実現可能な変調時間はますます短い。

活性ゾーンにおけるキャリアの寿命を低減しかつそれに応じて変調時間を短くするために、例えばＵＳ５５８１５７１に記載されているように、活性ゾーンの通電領域が半導体基体の部分領域における酸化を用いた電流絞りの形成によって意図的に低減されるようにすることができる。半導体基体は主表面の側では全面的に通電され、その際電流絞りが半導体基体における電流路をラテラル方向に、活性ゾーンの一部にしか通電しないように狭める。これにより活性ゾーンにおけるキャリア密度が予め定めた作動電流密度もしくは予め定めた作動電流において高められ、従ってキャリアの寿命が低減される。しかしこの形式の電流絞りの形成はコスト高に付きかつ煩雑である。
ＵＳ５５８１５７１

本発明の課題は、低減された変調時間でパルス化作動可能であると同時に簡単にしてかつコスト面で有利に製造可能である放射放出半導体チップを提供することである。更に、主要面を介して放出される放射出力の上昇が簡単に実現可能である半導体チップが提供されるようにしたい。更に本発明の課題は、この形式の半導体チップに対する半導体基体の製造のための簡単にしてかつコスト面で有利に実施可能である方法を提供することである。

半導体基体がラテラルな主延在方向、主要面および放射生成に適している活性ゾーンを備えている半導体層列を有している、放射放出半導体チップに対する半導体基体の製造方法において、まず、活性ゾーンの放射放出領域が確定され、ここで放射放出領域がラテラル方向にカバーしている面の面積は活性ゾーンがラテラル方向にカバーしている面の面積より小さい。次いで、半導体基体に対する半導体層列が成長基板に成長され、ここで半導体基体活性ゾーンと半導体基体の主要面との間に意図的に、主要面の予め定めた注入領域を介した半導体基体へのキャリア注入の際に、活性ゾーンにおける放射生成がその前に確定された放射放出領域に制限されている程度の高さの抵抗を以てラテラル方向において成長される。

従って半導体層列は、主要面の注入領域を介する半導体基体へのキャリア注入の際に、活性ゾーンにおける放射生成が意図的に放射放出領域に制限されているように成長することができる。こうして活性ゾーンの予め定めた部分領域、放射放出領域の意図した通電が容易なる。活性ゾーンにおけるキャリア密度は結果的に成長後、半導体チップの作動中、例えば電流絞りの実現のような、半導体基体、殊にその結晶構造の構造的な変更なしに、著しく簡単に高めることができる。殊に、酸化またはインプランテーションのような結晶構造を変形するための通例はコストのかかる措置を行わないでもすむ。

こうして短い変調時間を簡単に実現することができかつこの形式の半導体基体を備えた高速変調可能な半導体チップを予め作製された半導体基体に対して構造的な変更を行わないでもすむことによって安価にかつ簡単に製造することができる。

有利な実施形態において半導体層列の成長の前に、半導体チップのパルス化作動の際に実現可能な変調時間と、半導体基体から出力結合された、放射放出領域において生成される放射出力との積が予め定めた目標値をとるように、注入領域の適当な形成が求められる。こうして半導体基体もしくは半導体チップは短い変調時間、すなわち高いデータレート、およびデータ伝送に適している放射出力に対して最適化されて実現されるようにすることができる。

別の有利な実施形態において、注入領域の面積の、放射放出領域がラテラル方向にカバーしている面の面積に対する比は１より小さい、有利には０．５より大きいまたは０．５に等しい予め定めた目標値をとる。従って放射放出領域がラテラル方向にカバーしている面の面積は注入領域の面積より大きくて構わない。有利には目標値は０．８より大きい、有利には０．９より大きい。従って注入領域および放射放出領域の面積は主に、半導体基体中のラテラル方向における有利には僅かな電流拡幅に基づいて僅かだけ異なっている。その際電流拡幅は半導体基体中のラテラル方向における抵抗によって調整設定可能である。

別の有利な実施形態において放射放出領域は、半導体チップの作動中、該半導体チップから予め定められた放射出力が出力結合されるように選択される。有利には主要面は、半導体基体からの放射の主出力結合面として設けられている。有利には、データ伝送のために十分であるまたは特別適している放射出力を調整設定することができる。放射放出領域の面積が大きければ大きいほど、作動電流密度が同じである場合通例、この領域に生成されるもしくは半導体基体から出力結合される放射出力はますます大きいが、この場合キャリアの寿命も高められ、これに応じて変調時間も高められることになる。

別の有利な実施形態において放射放出領域は、半導体チップのパルス化作動において予め定めた変調時間が実現されるまたは実現することができるように選択される。有利には放射放出領域、殊にその面積は、パルス化作動において予め定めた変調時間を実現することができる程度の高さのキャリア密度が半導体チップの作動中放射放出領域に生じる程度に小さく選択される。

別の有利な実施形態において、半導体基体は少なくとも１つの成長可能な、殊にエピタキシャル可能な半導体層を有しており、該半導体層は活性ゾーンと主要面、殊に注入領域との間に配置されており、ここで半導体層は意図的に、注入領域の面積の、放射放出領域がラテラル方向においてカバーしている面の面積に対する比が予め定めた値より大きいまたは予め定めた値に等しい程度に成長される。有利には、全体の半導体基体もしくは活性ゾーンと主要面または半導体基体との間の全体の半導体層列は全体として次のように実現されていてよい。つまり、これにより主要面と活性ゾーンとの間の半導体基体における電流拡幅が、活性ゾーンと主要面との間の半導体基体において意図して僅かな電流拡幅が生じるように制御することができる。

第１のカテゴリーにおいて本発明の放射放出半導体チップは、ラテラルな主延在方向、主要面および放射生成に適している活性ゾーンを備えている半導体層列を有している半導体基体と、主要面に配置されている電気的な接続エレメントとを備え、ここで主要面は注入領域およびアイソレーション領域を有しており、注入領域は接続エレメントと導電接続されており、アイソレーション領域および注入領域に関して半導体チップの作動中、注入領域を介してのみキャリアが半導体基体に注入されかつ接続エレメントは注入領域およびアイソレーション領域とオーバラップしているまたは接続エレメントはラテラル方向で注入領域に隣接して配置されている。

半導体チップの作動中、接続エレメントを用いて主要面の注入領域を介してキャリアを半導体基体に注入することができ、注入されたキャリアを用いて活性ゾーン、殊に放射放出領域に放射が生成される。接続エレメントとアイソレーション領域および注入領域とのオーバラップまたは接続エレメントの、注入領域に対するラテラル方向での隣接配置に基づいて、生成された放射は殊に、注入領域を介して主要面の側で半導体チップから、活性ゾーンに生成された放射出力の、接続エレメントでの著しい吸収の危険が高められることなく出て行くことができる。それ故に接続エレメントは、接続エレメントの放射透過性を考慮する必要なく、外部の接続コネクション、例えばワイヤボンディングに対して最適化されて実現されることができる。このようにして簡単に、接続エレメントは活性ゾーンにおいて生成された放射を吸収するもの、例えば金属を含んでいるものとして実現されていてもよい。

有利な実施形態において、注入領域の面積は含む７５μｍ^２〜含む１８０００μｍ^２の間にある。注入領域は殊に、１０μｍ〜１５０μｍの間、有利には６０μｍ〜１００μｍの間の直径を有する円の面積を有していることができる。注入領域のこの形式の設計仕様を介して、高いデータレートを有するデータ伝送に適している僅かな変調時間および同時に十分に高い放射出力を実現することができる。

別の有利な実施形態において、半導体チップの作動中、活性ゾーンの放射放出領域において注入領域を介するキャリア注入を用いて放射が生成されかつ注入領域の面積の、放射放出領域によってラテラル方向に被覆されている面の面積に対する比が１より小さな予め定めた目標値をとる。注入領域および半導体基体、殊に注入領域と活性ゾーンとの間の半導体基体のこのような形成を介してこうして放射放出領域をラテラル方向において簡単に、殊に注入領域の形態を用いて定められるようにすることができ、これにより僅かな変調時間の実現が容易になる。殊に、放射放出領域は意図的に狭められるようにすることができる。

別の実施形態によれば、本発明の放射放出半導体チップは、半導体基体を備え、該半導体基体はラテラルな主延在方向、主要面および放射生成に適している活性ゾーンを備えている半導体層列を有しており、ここで主要面は注入領域およびアイソレーション領域を有しており、アイソレーション領域および注入領域に関して半導体チップの作動中、注入領域を介してのみキャリアが半導体基体に注入され、ここで注入領域の面積は含む７５μｍ^２〜含む１８０００μｍ^２の間にありおよび／または半導体チップの作動中、活性ゾーンの放射放出領域において注入領域を介するキャリア注入を用いて放射が生成されかつ注入領域の面積の、放射放出領域によってラテラル方向に被覆されている面の面積に対する比が１より小さな予め定めた目標値をとる。

この形式の半導体チップを用いて簡単に、データ伝送に適している、半導体チップから出力結合される放射出力と関連してデータ伝送に適している僅かな変調時間を実現することができる。

有利な実施形態において主要面において注入領域に導電接続されている電気的な接続エレメントが配置されており、該接続エレメントは注入領域およびアイソレーション領域とオーバラップしているまたは注入領域にラテラル方向で隣接して配置されている。

別の有利な実施形態において接続エレメントは注入領域および／またはアイソレーション領域と部分的にだけオーバラップしている。

アイソレーション領域の下方において−この領域における欠けているキャリア注入および有利にも僅かな電流拡幅に基づいて−活性ゾーンにおいて実質的に放射が生成されないので、有利にも接続エレメントの面の大部分がアイソレーション領域上に配置されている。こうして接続エレメントにおける放射の吸収を低減することができる。例えば、接続エレメントの全体の面の面積は５０％より多く、有利には８０％より多く、特別有利には９０％より多くアイソレーション領域上に配置されていてよい。

別の有利な実施形態において注入領域の面積は主要面の全体の面積の５０％より小さく、有利には３０％より小さく、特別有利には２０％より小さいかまたは１０％より小さい。

有利には依然残っている、注入領域として実現されていない、主要面の部分領域はアイソレーション領域を形成する。

本発明は、半導体基体が標準プロセスを用いて、例えばエピタキシャルプロセスを用いて成長され、その際完成した半導体チップにおいて意図的に、半導体基体の活性ゾーンの予め定めた部分領域、つまり放射放出領域だけが通電されるという思想に基づいている。これにより、活性ゾーンの放射生成領域におけるキャリアの寿命、結果的に実現可能な変調時間を低減することができる。活性ゾーンの放射生成領域は、殊に活性ゾーンと主要面との間の意図して高められた、ラテラル方向における半導体基体の抵抗に基づいて、実質的に注入領域の構成によって定められる。こうして有利にも半導体基体の完成後に放射放出領域をラテラル方向において制限する必要がなくなる。放射放出領域の制限は例えば煩雑な電流絞りを用いて行われる。その際電流絞りは例えばコストのかさむインプランテーションまたは冒頭に述べた形式の酸化を用いて実現されるものである。

本発明の枠内において、半導体基体を意図的に、半導体基体における電流拡幅ができるだけ僅かに保持されているように作製することができる。このことは、半導体基体の作製の際にラテラル方向における抵抗を意図して調整することによって実現することができる。殊に本発明の枠内において従来の半導体チップにおいてしばしば設けられていた、例えば１μｍ〜３μｍの厚さを有する、実質的に半導体基体のラテラル方向の全面の通電に役立つ電流拡幅のための厚い半導体層を省略することができる。むしろ、少なくとも１つの半導体層の極めて僅かな導電度は、注入領域からキャリアを予め定めかつ規定の仕方において放射放出領域に注入するために利用され、その際殊に、放射放出領域のラテラルな拡がりが確定される。従来の電流拡幅層を設けなくてよいことで、半導体基体の製造の際の成長時間を有利にも低減することができ、これにより製造コストは削減される。

半導体基体は更に有利にも、従来の半導体チップの製造方法に相応する製造方法を用いて作製することができ、その際従来の半導体チップとは異なって、電流拡幅は意図して僅かに保持され、有利には殆ど完全に抑圧されている。電流供給は、通例実質的に主要面全体を介してキャリアが半導体基体に注入される従来の半導体チップとは異なって、本発明では半導体チップの作動時に有利にも意図的に、主要面の部分領域、つまり注入領域を介してのみ行われる。

この形式の半導体チップに対する製造および実装機械は半導体チップのラテラル方向の寸法に関して殊に、従来の半導体チップの場合と変わらないパラメータで以て作動させることができる。半導体基体は従来の半導体チップとは異なって意図的に、放射生成のための放射放出領域において活性ゾーンの部分領域だけが通電されるように作製することができる。有利にも、作製後に、殊に成長後に、半導体基体への全面的なキャリア注入の際に活性ゾーンのある領域だけに通電するようにする変更を半導体基体の結晶構造に対して行う必要はなくなる。

更に本発明の枠内において半導体基体の意図した実現、つまり高速変調可能な半導体チップのために、活性ゾーンが実質的に全面的に通電するように設定されておりかつ高速変調に適している予め定めた面積を有しているようにすることは不要になる。本発明では活性ゾーンは有利にも全面的にではなく、部分領域、殊に予め定めた部分領域においてだけ通電される。

全面的に通電されるべき活性ゾーンを定めることができる例えばメサ・エッチングのようなプロセス過程はコスト高につくことが多い。殊にこのことは、僅かな変調時間に対して通例必要とされる比較的僅かな、活性ゾーンのラテラル方向の拡がりに関して見てとることができる。要するにこのように拡がった活性ゾーンを実現するのは僅かなディメンジョンに基づいて製造の手間および製造コストを高めるからである。この形式の僅かなラテラル方向の寸法、例えば８０μｍを有する半導体基体の活性ゾーンが全面的に通電されると、更に半導体チップの放射生成の効率はメサ形側面での非放射表面再結合に基づいて低減される可能性がある。

半導体チップに対する半導体基体は本発明では、放射放出領域をラテラル方向において制限するための、殊にメサエッチング、酸化またはインプランテーションのないプレーナプロセスにおいて製造することができる。

別の有利な実施形態において、注入領域の面積の、放射放出領域がラテラル方向においてカバーしている面の面積に対する比がとる予め定めた目標値は０．５より大きい。このことは、主要面と活性ゾーンとの間の電流拡幅が、活性ゾーンがラテラル方向においてカバーしている面全体のうち最大でも、注入領域の２倍の面が通電されることを意味している。こうして僅かな変調時間の実現が容易になる。有利には目標値は０．８より大きく、特別有利にはそれは０．９より大きい。これにより特別僅かな変調時間を実現することができる。

別の有利な実施形態において、この半導体チップによって２０ｎｓまたはそれ以下の、有利には１５ｎｓまたはそれ以下の、特別有利には１０ｎｓまたはそれ以下の変調時間を実現することができる。殊に、この半導体チップによって５ｎｓまたはそれ以下の変調時間を実現することができる。この形式の変調時間は高いデータレートによるデータ伝送に適している。

変調時間として本発明の枠内において、半導体チップのパルス作動において、殊に予め定めた電流密度または予め定めた電流を有するパルス作動において、半導体チップによって生成される放射出力が予め定めた初期値から出発して予め定めた終値に達する時間間隔が挙げられる。変調時間は例えば上昇時間、つまり例えば矩形パルスを用いた半導体チップのパルス化された作動においてパルス持続時間の間、予め定めた初期値、例えば半導体チップによって最大生成可能な放射出力の部分、例えば最大出力の１０％から予め定めた終値、例えば最大出力の９０％に達するために必要である時間によって決めることができる。初期値は上昇時間において終値より小さい、下降時間に対しては逆だが相応のことが当てはまり、その際初期値は有利には終値より大きい。１０％および９０％に代わって勿論、別の普通使用される初期および／または終値、例えば０％および１００％を定めることもできる。変調時間が低ければ低いほど普通は、実現可能なデータ伝送レートは高い。

別の有利な実施形態において放射放出領域は注入領域の、活性ゾーンへのバーチカルな投影を完全にカバーしている。従って注入領域は殊に放射放出領域の上方にあり、その際放射放出領域は注入領域をバーチカル方向の投影において完全に覆っている。電流を放射放出領域に向かってラテラル方向に偏向する、半導体基体における電流ガイドのための煩雑な措置はこうして必要がなくなる。

別の有利な実施形態において注入領域は主要面の単純につながっている領域として実現されている。注入領域のこの形式の実現を介して放射生成を、つながっている、殊に活性ゾーンの単純につながっている放射放出領域に制限することができる。このようにして効率的な、面的に集中している放射生成を容易に行うことができる。

別の有利な実施形態において、アイソレーション領域および／または殊に全面的に活性ゾーンとバーチカル方向において直接導電接続されている。従って殊にアイソレーション領域はバーチカル方向において直接主要面と導電接続されているようにすることができる。電気的な絶縁のための付加的な措置、殊に主要面のアイソレーション領域の、活性ゾーンに対するバーチカル方向における直接的な導電接続に関する、半導体基体への電流ガイドのための付加的な措置は、注入領域における主要面の領域にしか過ぎない通電に基づいて、省略することができる。従ってアイソレーション領域は有利にもアイソレーションする領域として実現されておらず、むしろ接続エレメントとは電気的に絶縁された領域として実現されている。

別の有利な実施形態において、半導体基体には注入領域および／または主要面と活性ゾーンとの間でバーチカル方向において、半導体基体の抵抗をラテラル方向において意図的に高める不純要素がない。不純要素と見なされるのはここでは、殊に半導体基体の結晶構造における構造的な変更によって半導体基体の作製後、殊に半導体層列の成長後に実現されている要素である。例えば不純要素はインプリメンテーション分野または酸化分野を用いて実現されたものであってよい。有利にも全体の半導体基体は不純要素なしに実現されている。

有利にも、本発明においては不純要素を用いた半導体基体の結晶構造のこの形式の変形を行う必要がない。この形式の半導体チップに対する製造コストはこの形式の不純要素がないことで有利にも低減される。

別の有利な実施形態において主要面と活性ゾーンとの間に少なくとも１つの、有利には複数の半導体層が配置されており、その際１つまたは複数の半導体層は殊にその全体のラテラル方向の拡がりにわたって、５００Ωｓｑまたはそれ以上、殊に１０００Ωｓｑまたはそれ以上である抵抗をラテラル方向において有している。ラテラル方向においてこのように高い抵抗を有している半導体層を用いて、殊に予め定めた目標値を実現するための放射放出領域のラテラル方向の制限を簡単に行うことができる。場合によっては半導体層はラテラル方向においてより高い抵抗、例えば４０００Ωｓｑまでの抵抗を有することができる。これにより放射放出領域のラテラル方向の制限もしくは注入領域の面積の、放射放出領域がラテラル方向においてカバーしている面の面積に対する比の目標値、すなわち１近傍にある目標値の実現は容易になる。

別の有利な実施形態において放射放出領域は半導体基体をラテラル方向において制限する側面とはラテラル方向において離間している。こうして放射放出領域を、側面から離して配置することによって、活性ゾーンの側面の領域においてキャリアが無放射再結合する危険は低減される。このようにして放射放出領域において生成される高い放射出力の実現が容易になる。

別の有利な実施形態において主要面に導電性の注入エレメントが配置されており、該注入エレメントは殊に直接、接続エレメントおよび注入領域に導電接続されている。

有利には注入エレメントは半導体基体に接しておりかつ注入領域は半導体基体と注入エレメントとの間の、殊に直接的なコンタクト領域によって形成されている。

注入エレメントは殊に半導体基体に対する電気的なコンタクト特性に関して最適化して実現されることができ、これに対して接続エレメントは有利にも外部の端子との接続、例えばワイヤボンディングに特別適している。

別の有利な実施形態において、接続エレメントは注入エレメントの、半導体基体とは反対の側に配置されている。有利には接続エレメントは注入エレメントと殊に部分的にだけオーバラップしている。これにより接続エレメントから注入エレメントを介して半導体基体へのキャリア注入は簡単にできるまたは一層効率よく行うことができる。

別の有利な実施形態において接続エレメントは、殊にオーバラップなく、注入エレメントのラテラル方向に隣接配置されている。これにより有利にも、半導体チップのバーチカル方向の拡がりを低減することができる。

別の有利な実施形態において、接続エレメントおよびアイソレーション領域の間にアイソレーション層が配置されているまたは実現されており、その際該アイソレーション層はアイソレーション領域を接続エレメントから電気的に絶縁している。アイソレーション層は例えば窒化シリコン、例えばＳｉＮ、酸化シリコン、例えばＳｉＯまたはＳｉＯ_２、酸窒化シリコン、例えばＳｉＯＮ、またはＡｌ_２Ｏ_３のような酸化アルミニウムを含んでいることができる。アイソレーション層は半導体チップの側面に沿って延在していることができ、従って有利にも、半導体基体、殊に活性ゾーンに関して、殊に湿気のような有害な外部作用に対する不動態および保護作用を有している。

場合によってはアイソレーション層は、例えばショットキー・バリヤを用いて障壁層として実現されていてもよい。このために接続エレメントは有利には半導体基体に直接配置されており、その際接続エレメントと半導体基体との間にバリヤが、アイソレーション領域を介して半導体基体中にキャリアが注入されないように形成される。

別の有利な実施形態において注入エレメントは生成された放射を透過するように実現されている。殊に注入エレメントの下方に配置されている放射放出領域において生成された放射は注入エレメントをこのような仕方で単純化されて透過しかつ半導体チップを注入エレメントを介して離れることができる。

別の有利な実施形態において、注入エレメントは放射透過性の、殊に導電性の材料、例えば放射透過導電性酸化物を含んでいる。放射透過性の、導電性の酸化物（ＴＣＯ：Transparent Conducting Oxide）は広い波長領域を介する比較的高い放射透過性の他に、ラテラル方向における高い導電性を有していることができる。この形式の注入エレメントを用いて注入領域に、殊に注入エレメントと接続エレメントとの間の最高でも部分的なオーバラップにおいて、単純化されてラテラルに均一に通電することができる。

このために特別適しているのは放射透過導電酸化物、殊に酸化亜鉛、例えばＺｎＯ、酸化錫、例えばＳｎＯまたはＳｎＯ_２、または酸化インジウム、例えばＩＴＯのような金属酸化物である。酸化亜鉛はしばしば、ｐ導電性の半導体材料に対する特別良好な電気的なコンタクト特性を示し、酸化錫はしばしば、ｎ導電性の半導体材料に対する特別良好な電気的なコンタクト特性を示す。ラテラル方向における導電性を高めるために注入エレメントに例えばアルミニウムまたはアンチモンをドーピングすることができる。アルミニウムは酸化亜鉛に対するドープ剤として、アンチモンは酸化錫に対するドープ剤として適している。

注入エレメントは１００Ωｓｑまたはそれ以下、殊に５０Ωｓｑまたはそれ以下、殊に２５Ωｓｑまたはそれ以下の、ラテラル方向における抵抗を有していることができる。注入エレメントは有利には、有利にもラテラル方向における高い抵抗に基づいてラテラルな電流拡幅を制限する少なくとも１つの半導体層の抵抗より小さいラテラル方向における抵抗を有している。特別有利には注入エレメントのラテラル方向における抵抗は、活性ゾーンと主要面との間に配置されているまたは半導体基体を形成する半導体層列の半導体層の抵抗よりも小さい。注入エレメントのラテラル方向における抵抗の、単数または複数の半導体層列の抵抗に対する比は有利には、０．１またはそれ以下、特別有利には０．０５またはそれ以下、殊に０．０２５またはそれ以下である。

別の有利な実施形態において注入エレメントは反射防止エレメントとして実現されている。こうして、放射放出領域において生成された放射が注入エレメントの、活性ゾーンの方の側での反射により受ける反射損失を低減することができる。このために注入エレメントは有利にはλ／４層として、殊に注入エレメントの媒体において半導体基体に生成される放射の波長の四分の一の整数倍、有利には偶数倍の厚さを有しているλ／４層として実現されている。

別の有利な実施形態において半導体基体、殊に半導体基体の単数もしくは複数の半導体層および／または活性ゾーンはＩＩＩ−Ｖ半導体材料、殊にＩＩＩ−Ｖ半導体材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}ＮまたはＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ、ただしそれぞれ０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１から成る材料を含んでいる。ＩＩＩ−Ｖ半導体材料は殊に紫外線から可視光線を介して赤外線までのスペクトル領域における効果的な放射生成のために特別適している。この場合Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎは紫外線ないし緑黄色放射に特別適しており、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐは黄色ないし赤色放射に特別適しておりかつＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓは赤外放射に特別適している。材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}ＮおよびＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐを用いて更に特別簡単に、ラテラル方向に有利には高い抵抗を有する半導体層を特別簡単に実施することができる。殊に放射放出領域のラテラル方向の制限のための半導体基体として、材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐが特別適していることがわかっている。

別の有利な実施形態において、活性ゾーンはヘテロ構造、殊にダブルヘテロ構造、または単一または多重量子井戸構造を含んでいる。この形式の構造を用いて、活性ゾーン、殊に放射放出領域における放射生成は特別効果的に行うことができる。この形式で実現された活性ゾーンは比較的僅かな面積の放射放出領域において高い放射出力を生成するために特別適している。

量子井戸構造はこの明細書の枠内においてキャリアが閉じ込め（“confinement”）によりそのエネルギー状態の量子化を被ることになる構造を含んでいる。殊に、量子井戸構造という言い方では量子化のディメンジョンについて何らかの指示を行うものではない。従ってこれはとりわけ、量子桶、量子細線および量子点およびこれらの構造のそれぞれの組み合わせを含んでいる。

別の有利な実施形態において半導体チップはミラー層を有しており、該ミラー層は有利には、活性ゾーンの、主要面とは反対の側に配置されている。有利にはミラー層は活性ゾーンの放射放出領域に生成される放射に対して反射性に実現されている。このようにして半導体基体の主要面を介して出力結合される放射成分をミラー層での反射を用いて高めることができる。

ミラー層はこの場合、殊にモノリシックに、半導体基体に集積されかつブラッグミラーとして実現されていてもよいし、半導体基体に配置されていてもよい。ミラー層が半導体基体に配置されているのであれば、ミラー層は有利には例えばＡｕ、Ａｌ、Ａｇ、Ｐｔのような金属またはこれら金属の少なくとも１つを有する合金を含んでいる。有利にはミラー層は実質的に金属性に実現されている。Ａｕはこの場合、赤いスペクトル領域における有利には高い反射性によって特徴つけられており、一方ＡｌおよびＡｇは青から緑のスペクトル領域においても高い反射性を呈している。有利には多数の半導体層によって形成されているミラーに対する放射の入射角に反射性が著しく依存されている、半導体基体に集積されているブラッグミラーに比べて、金属含有ミラー層は反射性の僅かな角度依存性を有している。

別の有利な実施形態において、半導体チップは薄膜半導体チップとして実現されている。薄膜半導体チップとはこの場合、半導体基体の半導体層列が殊にエピタキシャル成長された成長基板とは異なっている支持板に半導体基体が配置されている半導体チップと解される。成長基板は殊に、半導体基体から剥離されることができるもしくは半導体チップは成長基板なしに実現されていてもよい。半導体チップのこの形式の実現は金属含有ミラー層を備えている半導体チップに特別適している。有利にはミラー層は支持体と半導体基体との間に配置されており、その際特別有利にはミラー層と支持体との間にコネクション層が配置されている。コネクション層を用いて半導体基体は機械的に安定して支持体に固定されるようにすることができる。コネクション層は例えばはんだ層としてまたはウェハボンディング法を用いて実現されている層として実現されていてよい。

薄膜半導体チップは更に次の特徴的な構成要件の１つまたは複数によって特徴付けることができる：
− 支持体エレメント、殊に支持体の方を向いている、放射生成のために設けられている半導体層列、殊にエピタキシャル層列の主要面に、反射性の層、殊にミラー層が被着されているまたは形成されており、該層は半導体層列において生成された電磁放射の少なくとも部分を該層列に戻し反射する；
− 半導体層列は２０μｍまたはそれ以下の領域、殊に１０μｍまたはそれ以下の領域にある厚さを有しており；かつ
− 半導体層列は、理想の場合には光を半導体層列に近似的にエルゴード的に分配するのに役立つ混合構造を有している少なくとも１つの面を備えている少なくとも１つの半導体層を含んでおり、すなわちこれはできるだけエルゴード的推計学的散乱特性を有している。

薄膜発光ダイオードチップの基本原理は例えば、I. Schnitzer ea al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174 - 2176 に記載されており、その開示内容はこれを以てここに参照として取り込まれる。

薄膜半導体チップは十分近似的にランバートの面発光体である。

別の有利な実施形態において半導体チップはノンコヒーレントな放射を生成するように実現されている。半導体チップは例えばＬＥＤチップまたはＲＣＬＥＤチップ（ＲＣＬＥＤ：Resonant Cavity Light Emitting Diode）として実現されていてよい。ＬＥＤチップに対してＲＣＬＥＤチップは共振器、殊に半導体基体にモノリシックに集積されている内部共振器を有している。共振器は有利には、２つの、殊に半導体基体にモノリシックに集積されているブラッグミラーを用いて形成されており、これらミラーの間には活性ゾーンが配置されている。ＲＣＬＥＤチップを用いて、半導体基体から、主要面の方向に増幅されて配向された高められた放射出力結合を実現することができる。

別の有利な実施形態において、半導体チップによって生成された放射は導光体、例えばポリマーファイバ（ＰＯＦ：Polymer Optical Fiber）に入力結合するために、殊にデータ伝送するように設定されている。光導波体は有利には、主要面の側での配置、殊に注入領域の上方で配置されるように設定されている。

別の有利な実施形態において本発明の方法は複数の半導体基体、殊に本発明によれば半導体チップを同時に製造するためのウェハ複合体において実施可能である。

ウェハ複合体としてこの場合、支持体層に配置されている半導体層構造が考えられる。その際半導体層構造は複数の半導体基体を実現するように設定されている。支持体層は殊に、半導体層構造の成長基板を含んでいることができるかまたはこれとは別のものであってもかまわない。個々の半導体基体は有利には複合体の半導体層構造から構造化される。殊に、この方法は、メサエッチング、インプランテーションまたは酸化のないプレーナ法として実施することができ、つまりここでは有利にも、半導体層構造または構造化された半導体基体において構造上の変形、例えば半導体基体の結晶構造に関する変形は行われない。

有利には本発明の方法は、本発明の放射放出半導体チップに対する半導体基体の製造のために設定されている。

従ってここにかつ以下に導体チップ対して説明された特徴は本発明の方法に対して用いることができるし、本発明の方法に対して説明された特徴は半導体チップに対して用いることができる。

本発明のその他の特徴、有利な実施形態および合目的性は図と関連した実施例の以下の説明から明らかになる。

次に本発明を図示の実施例に付き図面を用いて詳細に説明する。

同じ形式および同じ作用をするエレメントは各図において同じ参照符号が付されている。更に、図は縮尺通りではなく、サイズ比も実際通りに示されている訳ではないことを指摘しておく。各図の個々のエレメントは分かり易くするためにむしろ誇張して大きく示されていることもある。

図１Ａおよび図１Ｂは本発明の放射放出半導体チップの第１実施例を示しているが、図１Ａは平面図であり、図１Ｂは図１ＡのラインＡ−Ａに沿って切断して見た断面図である。

放射放出半導体チップ１は、ラテラルな主延在方向、主要面３および放射生成に適している活性ゾーン５を備えている半導体層列４を有している半導体基体２を含んでいる。主要面に電気的な接続エレメント６，例えば接続金属化部が配置されている。半導体基体２の主要面３は注入領域７およびアイソレーション領域８を有している。その際注入領域７は接続エレメント６と電気的に接続されており、個々でアイソレーション領域および注入領域に関して半導体チップの作動時には注入領域を介してだけキャリアは半導体基体に注入される。接続エレメント６は注入領域７と殊に、主要面３に配置されている注入エレメント９を介して導電接続されている。半導体チップの作動中、接続エレメントおよび注入エレメントを介してキャリアは主要面３から半導体基体２に注入されかつ放射生成のために活性ゾーンに達することができる。

注入領域７は注入エレメント９の、半導体基体３に対するコンタクト領域によって形成されている。注入エレメント９によって被覆されていない、主要面３の部分領域はアイソレーション領域８を形成する。

接続エレメント６はアイソレーション領域８および注入領域７とオーバラップしている。接続エレメント６は注入領域およびアイソレーション領域と有利には部分的にのみオーバラップしているので、アイソレーション領域および注入領域の部分領域は接続エレメント６によって被覆されない。

注入エレメント９は、注入エレメントとオーバラップしておりかつ注入エレメントの、半導体基体とは反対の側に配置されている接続エレメント６と直接導電接続されており、かつ注入領域７に接続されている。接続エレメント６は更に注入エレメントのラテラル方向隣に配置されておりかつ殊に垂直方向において注入エレメントの縁に沿って延在している。これにより、接続エレメント６を介して注入エレメント９においてキャリア注入のために使用することができる面積が有利にも簡単に拡大されるようにすることができる。

接続エレメント６とアイソレーション領域８との間にアイソレーション層１０が配置されている。これはアイソレーション領域を電気的に絶縁して、アイソレーション領域を介して半導体基体にキャリアが直接注入されることがないようにするものである。アイソレーション層は例えばＳｉＮを含んでいる。

半導体基体２，殊にその活性ゾーン５はラテラル方向において側面１１によってラテラルに制限されている。有利にはアイソレーション層１０は側面の領域においても垂直方向において半導体基体に沿って延在しているので、半導体基体、殊に活性ゾーンは側面の領域において保護層として作用するアイソレーション層によって保護されている。場合によってはアイソレーション層は少なくとも部分的に垂直方向において注入エレメントの、半導体基体とは反対側まで延在していてよくもしくはこの面に配置されていてもよい。

更に半導体チップ１はミラー層１２を有している。ミラー層は活性ゾーン５もしくは半導体基体２の、主要面３とは反対の側に配置されている。ミラー層は例えば金属、例えば金を含んでおりおよび／または支持体と半導体基体との間に配置されている。ミラー層は専ら活性ゾーンにおいて生成可能な放射を反射するように実現されているので、主要面３を介して半導体チップから出力結合される放射成分が有利にも高められるようになっている。半導体基体２はミラー層の側からコネクション層１３を介して支持体１４に固定されている。

コネクション層１３は殊に支持体１４とミラー層１２との間に配置されている。例えばコネクション層ははんだ層として実現されている。コネクション層１３を用いて半導体基体は専ら、半導体基体を安定化する支持体１４に機械的に安定して固定されている。支持体１４は有利には、半導体基体２の半導体層列４が殊にエピタキシャル成長された成長基板とは異なっている。従って半導体チップ１は有利には成長基板が剥離されている薄膜チップとして実現されている。

支持体１４は更に有利には導電性に実現されている。例えば支持体はこのために適当な、殊に適当にドーピングされた半導体材料、例えばＧａＡｓを含んでいる。支持体の、半導体基体２とは反対側に、対向接続エレメント１５、例えば対向接続金属化部が配置されている。対向接続エレメント１５は支持体１４、コネクション層１３および殊にそれぞれ導電接続されているミラー層１２を介して活性ゾーン５と導電接続されている。

半導体チップ１は放射生成のために接続エレメント６および対向接続エレメント１５を介して電気的にコンタクト形成されるようにすることができる。電気的な接続エレメント６は有利にはワイヤボンディングのためのものでありかつ対向接続エレメントは有利には外部の接続手段に対するはんだ接続部のために設けられている。

活性ゾーン５は有利には効率よい放射生成のために多重量子井戸構造またはダブルへテロ構造として実現されている。更に活性ゾーンは有利には、ＩＩＩ−Ｖ材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ、ただし０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１に基づいており、この場合放射は赤いスペクトル領域において特別効率よく生成することができる。例えば活性ゾーンはＩｎＧａＰ、殊にＩｎ_０．５Ｇａ_０．５Ｐを用いて形成されている。

活性ゾーンは有利には、半導体層列４を有していることができる、殊に異なっている導電形の２つの被覆層の間に配置されておりおよび／または形成されている。例えば被覆層は材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐをベースとしている。

Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}をベースとしている半導体層列４に対して成長基板としてＧａＡｓが特別適している。ＧａＡｓ基板における申し分ない格子整合のために半導体層列の、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐをベースとしている層は有利には下部材料系Ｉｎ_０．５（Ｇａ_ｙＡｌ_{１−ｘ−ｙ}）_０．５Ｐが形成される。被覆層として特別適しているのはこの場合、０≦ｙ≦０．３３を有する層である。

半導体チップ１は有利にはインコヒーレント放射の生成のために、例えばＬＥＤチップとして実現されている。

半導体チップ１の作動中、接続エレメント６および注入エレメント９を用いて注入領域７を介しておよび活性ゾーン５の、主要面３とは反対側から対向接続エレメント１５を用いてキャリア−電子もしくは正孔−が半導体基体に注入される。これらは活性ゾーン５において放射生成に基づいて再結合されるものである。注入領域７を介して半導体基体に注入されるキャリアは半導体基体２において活性ゾーンの方向に延在し、その際半導体基体の通電領域は注入領域からの距離が増大するにつれてラテラル方向に拡幅される。対向接続エレメントを用いて、半導体基体２の、主要面３とは反対の側を介して有利には全面的にキャリアが半導体基体に注入される。

注入領域７もしくは注入領域とは反対側の、半導体基体２の側から活性ゾーン５への電流の経過は図１Ｂにおいて矢印で特徴付けられている破線によって示されておりかつこれらラインによって画定される。注入領域７および半導体基体の、主要面３とは反対の側を介して例えば２０ｍＡの電流強度によって注入されるこれらキャリアは、注入領域および活性ゾーン間のラテラル方向における電流拡幅によって決められる放射放出領域１６において放射生成に基づいて再結合される。

放射放出領域１６において生成される放射１７は直接またはミラー層１２で反射されて半導体チップ１もしくは半導体基体２から出力結合することができる。有利には注入エレメント９はこのために放射透過性に実現されておりかつ放射１７が通るようになっている。

注入エレメントに対して特別適しているのはＴＣＯ材料、例えばＺｎＯ：Ａｌである。この形式の材料はラテラル方向における高い導電性によって特徴付けられており、同時に放射透過性も高い。この場合高い導電性により、注入領域７を介する半導体基体におけるラテラル方向に均一なキャリア注入が接続エレメント６と注入エレメント９との間のコンタクト面が比較的小さい場合にも保証される。放射放出領域において生成された放射の、接続エレメントにおける吸収はこのようにして大幅に回避される。注入エレメントは例えば２５Ωｓｑの、ラテラル方向における抵抗および／または５００ｎｍまたはそれ以下、有利には３００ｎｍまたはそれ以下、例えば２００ｎｍの厚さを有していることができる。有利には注入エレメントの厚さは、注入領域を介する均一な電流印加が実現される程度の大きさに選択されている。場合によっては注入エレメントは殊に層形式に、放射１７の四分の一波長の奇数倍の厚さを有する反射防止エレメントとして実現されていてもよい。

図１Ａに図示されているように、接続エレメントは注入エレメントとのコンタクト領域において注入エレメントをリング形式に取り囲んでおり、その際リング１１は中断部を有している。アイソレーション領域８の上に配置されている、接続エレメント６の部分領域１８は有利には外部の接続手段、例えばボンディングワイヤとの接続のために設けられている。

半導体基体２は更に、予め定めた面積の注入領域７を介するキャリア注入の際に半導体基体の製造の前に確定される面積の放射放出領域が形成されるように実現されている。このために主要面３と活性ゾーン５との間に半導体層１９または複数の半導体層が配置されている。これはラテラル方向に高い抵抗を有していて、主要面と活性ゾーンとの間の電流拡幅が抑圧されるようにするものである。従って結果的に半導体チップの作動時に前に確定されている放射放出領域が通電する。注入領域の面積は殊に、放射放出領域の面積よりも小さい。

半導体層１９はこのために例えば５００Ωｓｑまたはもっと有利には１０００Ωｓｑまたはそれ以上の抵抗を有している。半導体層は例えばＩｎＡｌＰ、殊にＩｎ_０．５Ａｌ_０．５Ｐを含んでいる。ラテラル方向における抵抗は更に、半導体層１９のドープ剤濃度が意図的に低減されるようにして高めることができる。この場合、半導体基体における垂直方向導電度、ひいては活性ゾーンへの電流供給が大して妨害されないことが注意されるべきである。

半導体層１９のｐドーピングのために例えばＭｇまたはＺｎが適しており、半導体層１９のｎドーピングのためにＳｉまたはＴｅが特別適している。ｐドーピングされた半導体層１９に対して、１×１０^１９ｃｍ^−３またはそれ以下のドーピング濃度が適しておりかつｎドーピングされた半導体層１９に対しては５×１０^１７ｃｍ^−３またはそれ以下のドーピング濃度が適している。ｐドーピングされたＩｎＡｌＰ層はラテラル方向に特別有利には僅かな導電度を有している。場合によっては主要面の方の側の被覆層も僅かな横導電度を有するＩｎＡｌＰ層として実現されててもよい。

有利には注入領域の方の側の被覆層はラテラル方向に高い抵抗を有するように実現されている。このために例えばＩｎＡｌＰ、殊にＩｎ_０．５Ａｌ_０．５Ｐの被覆層が特別適している。

半導体層１９もしくは複数の半導体層は例えば、１０００ｎｍまたはそれ以下の、有利には５００ｎｍまたはそれ以下の厚さ、殊に全体の厚さを有していることができる。

注入領域７は有利には主要面の単純につながっている区域として実現されている。これにより、放射放出領域として単純につながっている区域において集中化された放射放出を単純化して行うことができる。例えば注入領域は８０μｍの直径を有する円形状に実現されている。その場合放射放出領域も同様に円形に、意図的に調整設定された、殊に意図的に低減されたラテラルな電流拡幅に基づいて拡大された直径、例えば８４μｍの直径で以て実現されるようにすることができる。放射放出領域は有利には４μｍまたはそれ以下だけ、特別有利には３μｍまたはそれ以下だけ注入領域に対してラテラル方向に拡幅されている。

従って半導体基体は、電流拡幅ができるだけ僅かに保持されているように意図的に製造されている。こうして殊に、注入領域の面積の、放射放出領域の面積に対する予め定めた比を簡単に１より小さく実現することができる。上に挙げた値によってこの種の比は０．９１になる。

更に放射放出領域１６は側面１１からラテラル方向に離間しているので、側面領域におけるキャリアの無放射再結合の危険が低減される。

半導体チップのパルス化作動において、放射放出領域の意図的なラテラル方向の制限に基づいて特別僅かな変調時間の活性ゾーンを実現することができる。例えばこのような仕方で簡単に、３ｎｓの変調時間が実現可能である。主要面３の側で半導体基体２もしくは半導体チップ１から出射される放射は導光体、例えばポリマーファイバにデータ伝送のために入力結合されるようにすることができる。

放射放出領域１６のラテラルな制限はこの形式の半導体チップにおいて殊に半導体基体の結晶構造を構造的に変化することなしに行うことができる。殊に活性ゾーンは、垂直方向において全面的に主要面３と導電接続されているようにすることができ、その際接続エレメント６および注入エレメント９を用いたコンタクト構造の適当な実現に基づいて意図的に活性ゾーンの部分領域だけ、放射放出領域１６だけが通電される。

半導体チップに対する半導体基体を製造する際にまず、活性ゾーンの面積より小さな面積を持っている、活性ゾーンの放射放出領域が確定される。次いで半導体基体に対する半導体層列が成長基板、殊に活性ゾーンと半導体基体との間で、意図的に次のような高さの抵抗でラテラル方向において成長される。すなわち、主要面の、殊に放射放出領域の面積より小さい面積の予め定めた注入領域を介する半導体基体へのキャリア注入の際に、活性ゾーンにおける放射生成がその前に確定された放射放出領域に制限されるようになる高さの抵抗である。その際注入領域および／または放射放出領域は、半導体チップのパルス化作動において変調時間と、放射放出領域において生成された放射出力または半導体チップから出力結合される放射出力との積が予め定めた目標値をとるように定めることができる。これにより、予め定めた放射出力に基づいてデータ伝送が確実に行われると同時に僅かな変調時間が可能になる。

注入エレメント９と活性ゾーン５との間の電気的なコンタクトを形成するために、半導体基体にコンタクト層２０を設けることができる。有利には注入エレメント９はこのコンタクト層２０に直接接している。コンタクト層２０は半導体基体２を主要面３の側で制限することができる。亜鉛酸化物を含有している注入エレメントとの電気的なコンタクトに対して、殊にＡｌＧａＡｓから成るｐ導電性のコンタクト層が特別適している。半導体基体が材料系Ａｌ_ｘＧａ_１−ｘＡｓ、ただし０≦ｘ≦１から成る層、および材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐから成る別の層を含んでいるのであれば、この別の層は有利にはＩｎ_０．５（Ｇａ_ｙＡｌ_１−ｙ）_０．５Ｐ、ただし０≦ｙ≦１から形成されている。Ａｌ_ｘＧａ_１−ｘＡｓ材料系から成る層はＩｎ_０．５（Ｇａ_ｙＡｌ_１−ｙ）_０．５Ｐ材料系をベースとしている半導体基体に簡単にモノリシック集積可能である。

電気的なコンタクト形成に適している層は時として、本発明の半導体チップにはコントロールしにくい電流拡幅に基づいて不都合である、ラテラル方向における比較的高い導電度を有しているので、コンタクト層２０は有利には比較的薄く実現して、電流拡幅に大して貢献しないようにしている。例えばコンタクト層は１００ｎｍまたはそれ以下、殊に５０ｎｍまたはそれ以下の厚さを有している。２０ｎｍまたはそれ以上の厚さはコンタクト層の良好なコンタクト特性に鑑みると特別有利である。

有利には注入領域７は主要面全体の２０％またはそれ以下、有利には１０％またはそれ以下を占めている。

これは、２５０μｍの辺長を有している実質的に平面で実質的に矩形に実現されている半導体チップおよび該半導体チップ１が例えば有している８０μｍの直径の円形状の注入領域７の場合に当てはまる。

図２において本発明の放射放出半導体チップの第２の実施例が断面にて略示されている。

図２に図示の半導体チップ１は図１に図示の半導体チップに対応している。図１のものとは異なって接続エレメント６は注入エレメント９の隣に、これに接して配置されている。殊に注入エレメントおよび接続エレメントは、これらがオーバラップしないように配置されている。これにより半導体チップの垂直方向の拡がりを低減することができる。しかし図１の半導体チップと比べると接続エレメントと注入エレメントとの間のコンタクト面は低減されている。

図３には本発明の半導体チップ１の第３実施例が平面にて示されている。実質的に図３の平面は図１Ａに示されている平面に対応している。これとは異なって接続エレメント６と注入エレメント９との間のオーバラップ領域はリング形状には実現されていない。オーバラップはむしろ、近似的に点形状のオーバラップ箇所を用いて実現されている。こうして放射放出領域において生成される放射の、接続エレメントにおける吸収を低減することができる。

図４Ａおよび図４Ｂには本発明の半導体チップに対する半導体基体の２つの変形形態が側面にて略示されている。ここには支持体１４に配置されている、半導体チップの半導体基体２しか図示されていない。その他のエレメントはこれまで説明してきた実施例に相応して実現されていてよい。

図１Ｂの断面図とは異なって、図４Ａの変形形態における半導体基体２は半導体基体にモノリシックに集積されているブラッグミラー２１を有している。この形式のブラッグミラーは金属ミラー層とは違って半導体基体にモノリシックに集積可能であるので、支持体１４は半導体基体２の半導体層列４の成長基板を有しているまたはそれから形成されていることができる。

図４Ｂの変形形態では半導体基体２はＲＣＬＥＤチップに対して実現されている。活性ゾーン５はここでは共振器内部に配置されている。共振器は半導体基体にモノリシックに集積されているブラッグミラー２１および同様に半導体基体にモノリシックに集積されている別のブラッグミラー２２を用いて形成されている。この変形形態においても支持体１４は成長基板を有しているかまたは該基板から形成されているようにすることができる。

図５Ａ〜図５Ｅには本発明の方法の１実施例がそれぞれの中間ステップにおいて断面にて略示されている。

図５Ａ〜図５Ｅには、ラテラルの主延在方向と、主要面と、放射生成に適している活性ゾーンを備えている半導体層列とを有している半導体基体を備えている放射放出半導体チップの製造方法が図示されている。

殊に図５Ａ〜図５Ｅは、多数の半導体チップをウェハ複合体に同時に製造するための方法を示している。この方法を用いて製造される半導体チップは実質的に図１の実施例に図示の半導体チップに相応している。

まず半導体基体の適当なラテラルな拡がりが決定される。有利にはこの拡がりは従来の半導体チップの半導体基体の拡がり、例えば２５０×２５０μｍ^２に相応しているので、製造および／または実装自動装置のこれらに関するパラメータは変える必要がない。これに続いて半導体基体の活性ゾーンの部分領域が放射放出領域として確定される。その際放射放出領域は有利には、半導体チップの作動中放射放出領域において予め定めた放射出力が生成されるもしくは予め定めた、放射放出領域において生成された放射出力が半導体チップから出力結合されることができるように確定される。更に、放射放出領域は有利には、半導体チップの作動中予め定めた変調時間を実現することができるように確定される。

次いで、図５Ａにおいて、半導体層構造４００が成長基板２３０に有利にはエピタキシャル成長され、その際半導体層構造４００は主要面３００と放射生成のために適している、該半導体層構造４００の活性ゾーン５００との間に意図的に次のような高さの抵抗を以てラテラル方向に成長される。つまり主要面の予め定めた注入領域を介してのキャリア注入の際に活性ゾーンにおける放射生成がその前に確定された放射放出領域に制限されているようにする高さの抵抗である。

殊に赤のスペクトル領域における効率のよい放射生成のために、ＩＩＩ−Ｖ半導体材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐをベースとしている活性ゾーンが特別適している。活性ゾーンをダブルヘテロ構造または多重量子井戸構造として実現することによって、放射放出領域での放射生成の際の内部量子効率を有利にも簡単に高めることができる。成長基板として実質的にＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐおよび／またはＡｌ_ｘＧａ_１−ｘＡｓをベースとしている半導体層構造に対してＧａＡｓまたはＧｅ基板が特別適している。

主要面３００の側でコンタクト層２００半導体層構造４００にモノリシックに集積することができる。これにより有利にも、半導体材料と、続く工程において主要面の側に配置されるべき注入エレメントとの間の電気的なコンタクトの形成が容易になる。注入エレメントがＺｎＯから、殊にＺｎＯ：Ａｌから成っているのであれば、オーミックコンタクトの形成のために殊にｐ形のＡｌＧａＡｓコンタクト層が特別適している。この場合オーミック抵抗とは殊に、実質的にリニアに経過する電流−電圧特性を有するコンタクトが挙げられる。コンタクト層はコンタクト層での電流拡幅を申し分なく抑圧するために有利には薄く、例えば１００ｎｍの厚さを以て実現されている。

半導体層構造は、コンタクト層２および活性ゾーン５００の間に、５００Ωｓｑまたはそれ以上、殊に１０００Ωｓｑまたはそれ以上のラテラル方向の抵抗を持った半導体層１９０または多数の半導体層を有している。例えば半導体層はＩｎＡｌｐを含んでいるおよび／または５００ｎｍの厚さに実現されている。

次いで図５Ｂに示すように、半導体層構造４００の、主要面３００とは反対の側において、殊に成長基板２３０とは反対の側においてミラー層１２０が被着される。ミラー層は金属で実現されていてよくかつ例えばＡｕを含んでいることができる。ミラー層の被着のために蒸着またはスパッタ法が特別適している。

ミラー層１２０の側で複合体が次にコネクション層１３０を用いて、半導体層構造４００の成長基板２３０とは異なっている支持体層１４０に固定される（図５Ｃ）。支持体層は例えばＧａＡｓを含んでいることができる。支持体層は有利にも、成長基板に比較的高い要求を課さずかつ例えば高い熱伝導率に関して、成長基板と比べて比較的自由に選択することができる。コネクション層１３０は例えばはんだ層として実現されていてよい。支持体層１４０に半導体層構造を配置した後、成長基板が、例えばエッチングまたはレーザ分離法を用いて半導体層構造から剥離される。

次いで、そこから成長基板が半導体層構造４００が剥離された主要面３００に、図５Ｄに示されているように多数の注入エレメント９が配置される。この場合有利には半導体基体を形成するために設けられている、半導体層構造４００のそれぞれの部分領域に少なくとも１つの注入エレメントが配置される。それぞれの注入エレメント９の、半導体材料に対する機械的なコンタクト領域に、半導体材料へのキャリア注入に設定されている注入領域７が形成される。

注入エレメントは例えば放射透過性の導電性材料、例えばＺｎＯを含んでいる。半導体材料に対するオーミックコンタクトを形成するために、ｐ導電性のＡｌＧａＡｓコンタクト層２００が特別適している。注入エレメント９は例えば半導体層構造へのスパッタリングを用いて被着されるようにすることができる。更に注入エレメントは、適当なマスク、殊にホトラックマスクを使用して、構造化されて被着されるようにすることができるまたはウェハ複合体に注入エレメント層を全面的に被着した後に例えばエッチング法を介する注入エレメント層の相応の構造化を用いて形成するようにしてもよい。

次にウェハ複合体が構造化されて、支持体層１４０に順次隣接配置されている多数の半導体基体が形成される（図５Ｅ）。このために例えば、適当に実現されたマスクと組み合わされたエッチング法が適している。半導体基体２は有利には中間空間２５によって空間的に相互に離間されている。活性ゾーンの全面的な通電、従って全体で放射放出領域を形成することになる通電の際に僅かな変調時間が実現されるようなラテラル寸法を有している例えばメサエッチングによる半導体基体の実現とは異なって、本発明では、側面から離間している放射放出領域における活性ゾーンの部分的だけの通電に基づいて、放射なし表面再結合による損失を僅かに抑えることができる。更に、例えばインプランテーションまたは酸化のような、半導体材料中の煩雑な構造変化を行わないでもすむ。

続いて、支持体層とは反対側から、アイソレーション層１０が殊に複合体の全面に被着される。アイソレーション層は例えばＳｉＮを含んでいる。アイソレーション層は複合体にスパッタリングまたはＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて被着されるようにすることができる。アイソレーション層１０が複合体に全面的に被着されると、アイソレーション層の材料は注入エレメント９から有利には再び除去されるので、これは後続の工程において電気的にコンタクトされているようにすることができる。アイソレーション層１０は有利には、半導体基体２をラテラルに制限する側面１１に沿って延在している。これにより半導体基体２の活性ゾーン５の保護が高められる。

次に複合体に電気的な接続エレメント６が被着される。有利にはそれぞれの注入エレメントに少なくも１つの接続エレメント６が配属されておりかつ該接続エレメントはそれに配属されている注入エレメント９に導電接続されている。接続エレメントは例えば、金属製に、例えばＡｕを含むように実現されておりかつ蒸着を用いて複合体に被着されることができる。半導体基体２の主要面３の、注入エレメントが被覆されておらずかつ接続エレメントによってカバーされている領域から接続エレメントは、接続エレメントと半導体基体の半導体材料との間に配置されている、アイソレーション層１０の部分領域を介して電気的に絶縁されている。

支持体層１４０の、半導体基体２または半導体層構造４００とは反対側に、例えば蒸着を用いて、対向接続層１５０、例えば金属層を被着することができ、この層は活性ゾーンと導電接続されている。

ライン２６に沿って複合体は引き続いて、例えばソーイングを用いて、図１の半導体チップに相応して、個々の半導体チップ１に個別化することができる。図１の対向接続エレメント１５は個別化の際に対向接続層１５０からできたものである。

半導体チップは注入領域の形成、殊に注入エレメントの形成を介して決められる、ラテラル方向に制限されている放射放出領域を持って、プレーナプロセスにおいておよびコスト面で有利に成長後半導体基体の半導体材料を変更することなしに製造することができる。従来の半導体チップと比べて、上で説明した方法において注入エレメントだけが半導体チップのコンタクト構造の付加的なエレメントとして形成される。このことは従来の高速に変調可能な半導体チップの製造と比べて付加的なマスキングまたは構造化ステップによって実現することができ、その際半導体材料におけるコストのかかる構造的な変更は行わずにすむ。

本発明は勿論材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐおよび／またはＡｌ_ｘＧａ_１−ｘＡｓをベースとした半導体チップにだけ関しているのではないことを指摘しておく。むしろ本発明は別の材料系をベースとした半導体チップ、例えばＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎをベースとした半導体チップにも使用することができる。

本願は２００５年３月３１日の特許出願ＤＥ１０２００５０１４７１５．１および２００５年６月２３日の特許出願ＤＥ１０２００５０２９２７２．０の優先権を主張しており、これらの開示内容はこれを持ってすべて明示的に本願に取り上げられたものとする。

本発明は実施例に基づいた説明に制限されていない。むしろ本発明はそれぞれの新しい特徴並びに特徴のそれぞれの組み合わせを含んでおり、このことは殊に請求項における特徴の組み合わせをいずれも、この特徴またはこの組み合わせそれ自体が明示的に特許請求の範囲または実施例に記載されていなくとも包含するものである。

本発明の放射放出半導体チップの第１実施例の平面略図 本発明の放射放出半導体チップの第１実施例の断面略図 本発明の放射放出半導体チップの第２の実施例の側面略面 本発明の放射放出半導体チップの第３の実施例の平面略面 本発明の放射放出半導体チップの半導体基体の第１の変形形態を示す断面略図 本発明の放射放出半導体チップの半導体基体の第２の変形形態を示す断面略図 本発明の方法の実施例の中間ステップを示す断面略図 本発明の方法の実施例の中間ステップを示す断面略図 本発明の方法の実施例の中間ステップを示す断面略図 本発明の方法の実施例の中間ステップを示す断面略図 本発明の方法の実施例の中間ステップを示す断面略図

符号の説明

１ 半導体チップ、 ２ 半導体基体、 ３，３００ 主要面、 ４ 半導体層列、 ５，５００ 活性ゾーン、 ６，１８ 電気的な接続エレメント、 ７ 注入領域、 ８ アイソレーション領域、 ９ 注入エレメント、 １０ アイソレーション層、 １１ 側面、 １２，１２０ ミラー層、 １３，１３０ コネクション層、 １４，１４０ 支持体、 １５，１５０ 対向接続エレメントもしくは対向接続層、 １６ 放射放出領域、 １７ 放射、 １９，１９０ 半導体層、 ２０，２００ コンタクト層、 ２１，２２ ブラッグミラー、 ２５ 中間空間、 ２３０ 成長基板、 ４００ 半導体層構造

Claims (31)

1. 半導体基体（２）を備え、該半導体基体はラテラルな主延在方向、主要面（３）および放射生成に適している活性ゾーン（５）を備えている半導体層列（４）を有しており、かつ
   主要面に配置されている電気的な接続エレメント（６）を備え、ここで
   主要面は注入領域（７）およびアイソレーション領域（８）を有しており、
   注入領域は接続エレメントと導電接続されており、
   アイソレーション領域および注入領域に関して半導体チップの作動中、注入領域を介してのみキャリアが半導体基体に注入されかつ
   接続エレメントは注入領域およびアイソレーション領域とオーバラップしているまたは接続エレメントはラテラル方向で注入領域に隣接して配置されている
   放射放出半導体チップ。
2. 注入領域（７）の面積は含む７５μｍ^２〜含む１８０００μｍ^２の間にある
   請求項１記載の放射放出半導体チップ。
3. 半導体チップ（１）の作動中、活性ゾーン（５）の放射放出領域（１６）において注入領域（７）を介するキャリア注入を用いて放射が生成されかつ
   注入領域の面積の、放射放出領域によってラテラル方向に被覆されている面の面積に対する比が１より小さな予め定めた目標値をとる
   請求項１または２記載の放射放出半導体チップ。
4. 半導体基体（２）を備え、該半導体基体はラテラルな主延在方向、主要面（３）および放射生成に適している活性ゾーン（５）を備えている半導体層列（４）を有しており、ここで
   主要面は注入領域（７）およびアイソレーション領域（８）を有しており、
   アイソレーション領域および注入領域に関して半導体チップの作動中、注入領域を介してのみキャリアが半導体基体に注入され、
   かつ注入領域の面積は含む７５μｍ^２〜含む１８０００μｍ^２の間にありおよび／または
   半導体チップの作動中、活性ゾーンの放射放出領域において注入領域を介するキャリア注入を用いて放射が生成されかつ注入領域の面積の、放射放出領域によってラテラル方向に被覆されている面の面積に対する比が１より小さな予め定めた目標値をとる
   放射放出半導体チップ。
5. 主要面において注入領域（７）に導電接続されている電気的な接続エレメント（６）が配置されておりかつ
   接続エレメントは注入領域およびアイソレーション領域（８）とオーバラップしているまたは接続エレメントはラテラル方向で注入領域に隣接して配置されている
   請求項４記載の放射放出半導体チップ。
6. 目標値は０．５より大きい
   請求項３から５までのいずれか１項記載の放射放出半導体チップ。
7. 注入領域（７）は主要面（３）の単純につながっている領域として実現されている
   請求項１から６までのいずれか１項記載の放射放出半導体チップ。
8. アイソレーション領域（８）および／または注入領域（７）は例えば全面的に、活性ゾーン（５）とバーチカル方向において直接導電接続されている
   請求項１から７までのいずれか１項記載の放射放出半導体チップ。
9. 半導体基体（２）には注入領域（７）および／または主要面（３）と活性ゾーン（５）との間でバーチカル方向において、半導体基体の抵抗をラテラル方向において意図的に高める不純要素がない
   請求項１から８までのいずれか１項記載の放射放出半導体チップ。
10. 主要面（３）と活性ゾーン（５）との間に少なくとも１つの半導体層（１９）が配置されておりかつ
    該半導体層は例えばその全面的なラテラル方向の拡がりにわたって、５００Ωｓｑまたはそれ以上、例えば１０００Ωｓｑまたはそれ以上である抵抗をラテラル方向において有している
    請求項１から９までのいずれか１項記載の放射放出半導体チップ。
11. 放射放出領域（１６）は半導体基体（２）をラテラル方向において制限する側面（１１）とはラテラル方向において離間している
    請求項１から１０までのいずれか１項記載の放射放出半導体チップ。
12. 主要面（３）に導電性の注入エレメント（９）が配置されており、該注入エレメントは例えば直接、接続エレメント（６）および注入領域（７）に導電接続されている
    請求項１から１１までのいずれか１項記載の放射放出半導体チップ。
13. 注入エレメント（９）は半導体基体（２）に接しておりかつ
    注入領域（７）は半導体基体と注入エレメントとの間のコンタクト領域によって形成されている
    請求項１２記載の放射放出半導体チップ。
14. 接続エレメント（６）は注入エレメント（９）の、半導体基体（２）とは反対の側に配置されている
    請求項１２または１３記載の放射放出半導体チップ。
15. 接続エレメント（６）は注入エレメント（９）と部分的にオーバラップしている
    請求項１２から１４までのいずれか１項記載の放射放出半導体チップ。
16. 接続エレメント（６）は注入エレメント（９）のラテラル方向に隣接配置されている
    請求項１２から１５までのいずれか１項記載の放射放出半導体チップ。
17. 接続エレメント（６）およびアイソレーション領域（８）の間にアイソレーション層（１０）が配置されているまたは実現されており、該アイソレーション層はアイソレーション領域を接続エレメントから電気的に絶縁する
    請求項１から１６までのいずれか１項記載の放射放出半導体チップ。
18. 注入エレメント（９）は生成された放射を透過するように実現されている
    請求項１２から１７までのいずれか１項記載の放射放出半導体チップ。
19. 注入エレメント（９）は放射透過性の導電性酸化物を含んでいる
    請求項１２から１８までのいずれか１項記載の放射放出半導体チップ。
20. 半導体基体（２）、例えば半導体層（１９）および／または活性ゾーン（５）はＩＩＩ−Ｖ半導体材料、例えばＩＩＩ−Ｖ半導体材料系Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｐ、Ｉｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}ＮまたはＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ、ただしそれぞれ０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１から成る材料を含んでいる
    請求項１から１９までのいずれか１項記載の放射放出半導体チップ。
21. 半導体チップ（１）はミラー層（１２）を有しておりかつ該ミラー層は、活性ゾーン（５）の、主要面（３）とは反対の側に配置されている
    請求項１から２０までのいずれか１項記載の放射放出半導体チップ。
22. 半導体チップはパルス化作動のために設定されている
    請求項１から２１までのいずれか１項記載の放射放出半導体チップ。
23. 半導体チップ（１）はノンコヒーレントな放射（１７）を生成するように実現されている
    請求項１から２２までのいずれか１項記載の放射放出半導体チップ。
24. 半導体チップ（１）によって生成される放射（１７）は導光体に入力結合されるように、例えばデータ伝送されるように設定されている
    請求項１から２３までのいずれか１項記載の放射放出半導体チップ。
25. 半導体チップ（１）によって、２０ｎｓまたはそれ以下の、例えば１０ｎｓまたはそれ以下または５ｎｓまたはそれ以下の変調時間が実現可能である
    請求項１から２４までのいずれか１項記載の放射放出半導体チップ。
26. 半導体基体がラテラルな主延在方向、主要面（３）および放射生成に適している活性ゾーン（５）を備えている半導体層列（４）を有している、放射放出半導体チップ（１）に対する半導体基体（２）の製造方法において、
    ａ） 活性ゾーン（５）の放射放出領域（１６）を確定し、ここで放射放出領域がラテラル方向にカバーしている面の面積は活性ゾーンがラテラル方向にカバーしている面の面積より小さく、
    ｂ） 半導体基体に対する半導体層列を成長基板（２３０）に成長させ、ここで半導体基体活性ゾーンと半導体基体の主要面との間に意図的に、主要面の予め定めた注入領域（７）を介した半導体基体へのキャリア注入の際に、活性ゾーンにおける放射生成がその前に確定された放射放出領域に制限されている程度の高さの抵抗を以てラテラル方向において成長される
    ステップを有している
    ことを特徴とする放射放出半導体チップに対する半導体基体の製造方法。
27. ステップｂ）の前に、半導体チップ（１）のパルス化作動の際に実現可能な変調時間と、半導体基体（２）から出力結合された、放射放出領域（１６）において生成される放射出力との積が予め定めた目標値をとるように、注入領域（７）の適当な形成を求める
    請求項２６記載の放射放出半導体チップに対する半導体基体の製造方法。
28. 放射放出領域（１６）を、半導体チップ（１）の作動時に予め定めた放射出力が半導体チップから出力結合されるように選択する
    請求項２６または２７記載の放射放出半導体チップに対する半導体基体の製造方法。
29. 放射放出領域（１６）を、半導体チップ（１）のパルス化作動において予め定めた変調時間が実現されるように選択する
    請求項２６から２８までのいずれか１項記載の放射放出半導体チップに対する半導体基体の製造方法。
30. 半導体基体（２）は少なくとも１つの成長可能な、例えばエピタキシャル可能な半導体層（１９）を有しており、該半導体層は活性ゾーン（５）と主要面（３）、例えば注入領域（７）との間に配置されており、ここで半導体層は意図的に、注入領域の面積の、放射放出領域（１６）がラテラル方向においてカバーしている面の面積に対する比が予め定めた値より大きいまたは予め定めた値に等しい程度に成長させる
    請求項２６から２９までのいずれか１項記載の放射放出半導体チップに対する半導体基体の製造方法。
31. 方法は請求項１から２５までのいずれか１項記載の放射放出半導体チップ（１）に対する半導体基体の製造するように設定されている
    請求項２６から３０までのいずれか１項記載の放射放出半導体チップに対する半導体基体の製造方法。

Images