KR20080014647A

KR20080014647A - 발광 소자 어레이 및 화상형성장치

Info

Publication number: KR20080014647A
Application number: KR1020070079934A
Authority: KR
Inventors: 테츠야 타케우치; 마토코 코토; 켄지 야마가타; 요시노부 세키구치; 타카오 요네하라
Original assignee: 캐논 가부시끼가이샤
Priority date: 2006-08-11
Filing date: 2007-08-09
Publication date: 2008-02-14
Also published as: EP1887627A3; EP1887627A2; CN101123264A; KR100954051B1; JP2008047618A; US20090057693A1; JP4960665B2; US7786495B2

Abstract

금속 반사층을 분리하는 일없이 발광 소자 어레이를 제작 가능하다. 발광소자 어레이는 기판 위에 설치되어 인접한 발광소자부 사이의 공간 중 적어도 하나의 공간이 서로 전기적으로 분리되어 있는 복수의 발광소자부를 포함하고, 금속 반사층은 기판 위에 그리고 복수의 발광 소자부 밑에 설치되고, 상기 복수의 발광소자부와 상기 금속 저항층 사이에 상기 발광소자부 사이를 전기적으로 분리하기 위한 저항층이 설치되어 있다. 상기 복수의 발광소자부는 복수의 블록으로 분할되어 있고, 각 블록은 복수의 발광부를 포함하다. 발광부 사이의 전기적 분리는 인접한 상이한 블록에 있어서 인접한 발광소자부 사이의 전기적 분리로서 만들어질 수 있다.

Description

발광 소자 어레이 및 화상형성장치{LIGHT-EMITTING ELEMENT ARRAY AND IMAGE FORMING APPARATUS}

본 발명은 발광 소자 어레이 및 화상형성장치에 관한 것으로, 특히, 광출력 강도가 높고, 또 시분할 구동으로 동작하는 발광 소자 어레이 및 상기 발광 소자 어레이를 이용한 화상형성장치에 관한 것이다.

전자 사진 프린터의 노광 광원으로서 수천개의 발광 다이오드가 배열된 발광 소자 어레이가 이용되고 있다. 예를 들면, GaAs 등으로 이루어진 화합물 반도체 기판 위에 수개의 AlGaAs층을 각각 포함하는 소자구조를 형성하고, 그것을 어레이 상태로 형성함으로써 어레이를 제작하고 있다(일본국 특허 제3185049호).

프린터용으로서 발광소자 어레이를 사용할 경우, 소망의 인쇄 해상도에 따라 소자 크기 및 소자 간격을 결정하는 것이 필요하다. 예를 들면, 600dpi의 경우, 소자 크기를 적어도 40 제곱㎛ 이하로 감소시키고, 소자 간격을 대략 40㎛까지 감소시키는 것이 필요하다. 1200dpi인 경우, 상기 소자 크기 및 소자 간격은 각각 절반이 필요하다. 또한, 상기 발광소자 어레이를 프린터용 광원으로서 사용하기 위해서는, 이 발광 소자를 개별로 구동시키는 것이 필요하다. 실제로는 구동 방법 으로서 시분할 구동방법을 이용하므로, 필요한 발광 소자의 전극수, 구동기 IC 칩수 및 와이어 본딩용의 와이어의 필요한 개수를 저감시켜, 가격 상승을 억제하고 있다(일본국 특허 제3340626호).

한편, 발광 소자부 밑에 금속 반사층을 설치하여, 취출(extraction) 효율을 높여서, 광 출력 강도를 증대시키고 있다(일본국 공개특허 제2005-197296호 공보). 광 출력 강도가 높아지면, 고속인자가 수행될 수 있다. 또한, 광 출력 강도는 적은 전류값으로 원하는 강도에 도달하므로, 발열에 의한 소자특성의 저하, 소자 수명의 열화, 발광 면적의 커다란 편차 등의 악영향을 상당히 감소시킨 고정세 프린터 광원의 실현이 가능해진다.

이제까지, 금속 반사층을 발광 소자부 밑에 설치하면, 기판 쪽으로 나아간 광은 그 금속 반사층 상에서 반사될 수 있고, 소자 표면으로부터 취출되는 것이 가능하게 되고, 이에 따라, 광 출력 강도가 증대한다. 통상 금속층은 높은 전도성을 가지므로, 적극적으로 이 금속층의 전도성을 이용해서 간편하게 수직방향으로 전류주입을 수행하는 방법이 사용되고 있다.

복수개의 발광소자를 나란히 배열해서 어레이를 형성할 경우, 예를 들어, n측 전극을 공통 전극으로서 하나만 형성하고, p측 전극을 전체 발광소자에 대응시켜 형성하여 발광소자를 구동하는 방법이 고려된다. 이것은 일반적으로 스태틱 구동 방법이라 불리는 기본적인 구동 방식이다. 그렇지만, 예를 들어, 1200dpi의 해상도를 A4 크기의 경우에 실현하고자 할 경우, 소자수가 1만개 이상이 되어, 소자밀도가 매우 높아진다. 따라서, p측 전극을 개별적으로 배치할 공간이 없어지고, 따라서, 구동기 IC 칩과의 접속을 위한 와이어 본딩을 수행하는 것이 곤란하다고 하는 문제가 생긴다.

또, 600dpi 정도의 해상도의 경우에도, A4 크기를 실현하기 위해서는 5000개 이상의 소자가 필요하므로, 5000개 이상의 구동기 IC 칩과 5000개 이상의 와이어 본딩용의 와이어도 필요하게 된다. 따라서, 가격 저감을 위해서 이들 개수를 줄이는 방법이 요망되고 있다.

상기 문제를 해결하기 위해서, 시분할 구동이 이용되고 있다. 이것은 다이내믹 구동이라고도 불린다. 이 구동에 따르면, 발광소자가 시분할로 구동하게 되지만, 모든 소자를 구동시키는데 필요한 전극의 수를 저감하는 것이 가능해진다. 이 경우, 전극배선은 매트릭스 배선이다. 이 매트릭스 배선에서는, 하나의 공통 전극이 설치되지 않고, 복수개의 발광 소자를 포함하는 블록마다 각 공통 전극이 형성되는 조건하에 복수의 공통 전극(예를 들어, n측 전극)이 형성된다. 한편, 또 하나의 상기 전도형의 전극(예를 들어, p측 전극)은 모든 소자에 대해서 독립적으로 설치할 필요는 없다. 공통 전극이 형성하는 블록 내에 포함되는 모든 소자의 수와 같은 개수의 p측 전극을 설치하면, 기본적으로 모든 소자의 구동이 가능해진다. 이 경우, 하나의 p측 전극은 하나의 블록 내의 하나의 소자뿐만 아니라, 상기 하나의 블록과는 다른 별도의 블록 내에 포함되는 다른 소자에 대해서도 접속된다. 즉, 하나의 p측 전극을 이용함으로써 복수개의 소자가 구동되게 된다.

도 11은 시분할 구동을 설명하기 위한 설명도이다. 발광 소자(발광 소자부)(L1) 내지 (L9)는 3개의 블록으로 분할된다. 제 1 블록은 3개의 발광소자(L1) 내지 (L3)를 포함하고, 제 2 블록은 3개의 발광소자(L4) 내지 (L6)를 포함하며, 제 3 블록은 3개의 발광소자(L7) 내지 (L9)를 포함한다. n측 전극(11-1, 11-2, 11-3)은 각각의 블록에 포함된 발광 소자용으로 설치되어 있다. 또, p측 전극(17-1, 17-2, 17-3)은 각각의 블록에 있어서 동일한 배열 위치에 위치된 발광 소자용으로 설치되어 있다. 발광소자(L1) 내지 (L3)를 포함하는 제 1 블록에 있어서, n측 전극(11-1)이 스위치에 의해 선택되어서 접지(GND) 전위로 유지되는 한편, ｐ측 전극(17-1) 내지 (17-3) 중 하나는 다른 스위치에 의해 선택되어, 발광되어야 할 목표 발광 소자에 전류를 공급한다. 마찬가지로, 발광소자(L4) 내지 (L6)를 포함하는 제 2 블록에 있어서, n측 전극(11-2)이 선택되는 한편, ｐ측 전극(17-1) 내지 (17-3) 중 하나는 다른 스위치에 의해 선택되어, 발광되어야 할 목표 발광 소자에 전류를 공급한다. 마찬가지로, 발광소자(L7) 내지 (L9)를 포함하는 제 3 블록에 있어서, n측 전극(11-3)이 선택되는 한편, ｐ측 전극(17-1) 내지 (17-3) 중 하나는 다른 스위치에 의해 선택되어, 발광되어야 할 목표 발광 소자에 전류를 공급한다. 상기 동작에 의해 시분할 구동이 수행된다.

이하, AlGaAs를 이용하는 발광 소자 어레이의 스태틱 구동과 시분할 구동의 구성예를 설명한다. 도 12 및 도 13은 각각 스태틱 구동을 수행가능한 발광 소자 어레이를 나타낸 단면도 및 평면도이다. 이 예에 있어서, 총 9개의 발광소자(발광소자부)가 설치되어 있다. 9개의 개별의 p측 전극(17)과 1개의 공통 n측 전극(11), 즉, 총 10개의 전극이 필요하다. 도 12 및 도 13에 있어서, n형 GaAs 기판(12) 위에는, n형 AlGaAs층(13), AlGaAs 양자우물 활성층(14), p형 AlGaAs 층(15), p형 GaAs 콘택트층(16) 및 p측 전극(17)이 형성되어 있다. 분리홈(소자분리용 홈)(18)은 소자분리를 위해서 n형 AlGaAs층(13)에 이르도록 형성되어 있다. 영역(21)에서는, 절연막(19)이 전기적 분리를 위한 에칭에 의해 노출된 n형 AlGaAs층(13)의 일부에 형성되어 있다. 영역(22)에서는, 절연막(19)의 일부가 에칭되지 않고 남은 p형 GaAs 콘택트층(16) 위에 형성되어 있다. 발광 영역(23)의 각각에는, p측 전극(17)의 일부가 p형 GaAs 콘택트층(16)의 상부면과 직접 접촉하고 있다. p측 전극으로부터 전류가 주입되면, 상기 영역(23)으로부터 광이 방출된다. 절연막(19)은 영역(21) 및 (22)에 설치되고 영역(23)에는 설치되어 있지 않으므로, 대응하는 p측 전극(17)을 통해서 필요한 발광 영역(23)에만 전류를 주입할 수 있다. 분리홈(18)은 각각 서로 인접한 발광 소자를 전기적으로 분리하기 위해서 형성되어 있다.

도 14 및 도 15는 각각 시분할 구동을 수행가능한 발광 소자 어레이를 나타낸 단면도 및 평면도이다. 도 12 및 도 13에 나타낸 부재와 동일한 구성부재는 동일한 참조부호로 표기되어 있다. 도 14 및 도 15에 나타낸 바와 같은 1/3시분할 구동에서는, 도 11을 참조하여 설명한 것처럼 3×3의 매트릭스 배선이 이용되고, 3개의 공통 n측 전극과 3개의 공통 p측 전극의 총 6개의 전극으로 모든 화소를 구동할 수 있다.

이 방법에 따르면, 시분할수를 증가시킬 경우, 전극 수를 대폭 줄일 수 있다. 그러나, 스태틱 구동과 달리, 공통 전극을 복수개 형성할 필요가 있다. 통상의 경우, 반절연성 기판(31)을 사용하고, 적어도 그 기판(31)의 표면에 도달하는 분리홈(32)을 형성하므로, 비교적 용이하게 복수개의 공통 전극을 형성할 수 있다. 분리홈(32)은 발광 소자를 블록 단위로 서로 전기적으로 분리하기 위해서 형성되어 있다. 전술한 바와 같이, 금속 반사층을 이용하는 발광 소자 어레이의 경우에는, 금속 반사층에 의해 발광 강도의 증대가 예상된다. 그러나, 시분할 구동을 위해 블록마다의 전기적 분리가 필요하게 되면, 이 목적에 있어서는 금속 반사층의 전도성이 문제가 된다. 따라서, 도 16에 나타낸 바와 같이, 분리홈은 반도체층 뿐만 아니라, 금속 반사층(52)에 이르도록 형성할 필요가 있다. 반도체층 단독의 분리의 경우에는, 에칭 프로세스가 1회 수행되지만, 금속 반사층의 분리의 경우에는 보통 다른 에칭 프로세스가 추가로 필요하게 되어, 결과적으로 비용의 상승이나 수율 저하 등의 문제가 생기게 된다.

본 발명은 상기 언급한 문제를 해결하기 위해 이루어진 것이다. 따라서, 본 발명의 목적은 특히 광 출력 강도가 높고, 시분할 구동에서 동작하는 것이 가능한 발광 소자 어레이를 낮은 비용으로 제공하는 것에 있다.

본 발명에 따르면, 발광 소자 어레이는 기판; 상기 기판 위에 설치되어, 인접한 발광소자 사이의 공간 중 적어도 하나의 공간이 전기적으로 분리되어 있는 복수의 발광소자; 상기 기판 위에 그리고 상기 복수의 발광 소자 아래에 설치된 금속 반사층; 및 상기 발광 소자 사이의 공간의 전기적 분리를 위해, 상기 복수의 발광 소자와 상기 금속 반사층 사이에 설치되어 있는 저항층을 포함한다.

또, 본 발명은 기판; 금속 반사층; 상기 기판 위에 상기 금속 반사층을 통해서 설치된 복수의 발광 소자; 및 상기 금속 반사층을 상기 발광 소자와 전기적으로 분리하기 위해, 상기 금속 반사층과 상기 발광 소자 사이에 설치된 저항층을 포함하는 어레이 광원을 제공한다.

또한, 본 발명은 기판; 공통의 금속 반사층; 각각 복수의 발광소자를 포함하고, 상기 기판 위에 상기 공통의 금속 반사층을 통해 설치되어 있는 제 1 발광소자군 및 제 2 발광소자군; 상기 금속층과 상기 제 1 및 제 2 발광소자군 사이를 전기적으로 분리하기 위해 상기 제 1 및 제 2 발광소자군과 상기 금속층 사이에 설치되어 있는 분리층; 및 상기 1 발광소자군과 상기 제 2 발광소자군 사이를 전기적으로 분리하기 위해 상기 제 1 발광소자군과 제 2 발광소자군 사이에 설치되어 있는 분리홈을 포함하고, 상기 분리홈은 상기 발광 소자 쪽으로부터 상기 기판 쪽을 향하는 방향으로 전기적으로 분리하기 위한 상기 분리층에 도달하도록 설치되어 있는 것을 특징으로 하는 어레이 광원을 제공한다.

본 발명에 따르면, 복수의 발광 소자부 밑, 그리고 금속 반사층 위로 저항층을 설치하고 있으므로, 금속 반사층을 분리하는 일없이 발광 소자 어레이를 제작할 수 있고, 따라서, 어레이 형성 공정이 대폭 간략화될 수 있고, 또한, 제조비를 감축시키는 것이 가능해진다. 그리고, 간편한 공정으로 시분할 구동에서 동작하는 어레이를 제작할 수 있다. 이것은 600dpi 이상의 해상도를 실현하는 어레이에 있어서 효과가 높다.

본 발명의 추가의 특징은 첨부 도면을 참조한 이하의 예시적인 실시형태로부터 명백할 것이다.

이하, 첨부 도면을 참조해서 본 발명의 실시형태를 설명한다.

(제 1 실시형태)

본 발명의 제 1 실시형태에 따른 발광 소자 어레이는 상기 기판과 복수의 발광 소자 사이에, 상기 복수의 발광 소자에 공통되는 금속 반사층을 구비하고 있다. 또한, 상기 발광 소자 어레이는 상기 복수의 발광 소자와 상기 금속 반사층 사이에 상기 발광 소자 사이의 전기적 분리를 위한 저항층을 더 포함한다. 이러한 구성에 따르면, 금속 반사층 자체에 소자분리를 위한 홈을 마련하지 않고도, 소자를 서로 분리할 수 있다. 본 발명은 필요에 따라서 금속 반사층에 홈을 마련할 경우를 배제하는 것이 아니다.

이하, 도 1 등을 참조해서 본 발명의 제 1 실시형태를 구체적으로 설명한다.

도 1은 본 발명의 제 1 실시형태에 따른 발광 소자 어레이를 나타낸 단면도이다. 도 1에 나타낸 바와 같이, Si 기판(51) 위에는 백금층(61), 금층(62), 은층(63) 및 비도핑된 AlGaAs 저항층(금속층과 제1 및 제2 발광 소자군을 각각 전기적으로 분리하기 위한 층)(64)이 형성되어 있다. 상기 비도핑된 AlGaAs 저항층(64) 위에는 n형 AlGaAs층(13), AlGaAs 양자우물 활성층(14), p형 AlGaAs층(15), p형 GaAs 콘택트층(16) 및 p측 전극(17)이 형성되어 있다. 또, 절연막(19)이 형성되어 있다. 소자분리를 위해서, n형 AlGaAs층(13)에 도달하도록 제 1 분리홈(소자분리용 홈)(18)이 형성되어 있다. 또, n측 공통 전극분리를 위해서, 비도핑된 AlGaAs 저항층(64)에 도달하도록 제 2 분리홈(ｎ측 전극분리용 홈)(32)이 형성되어 있다. 이 제 2 분리홈(32)은 n측 전극간의 충분한 저항을 설정하기 위해 이용되고, 이에 따라, n측 전극을 서로 분리한다. 제 2 분리홈은 적어도 비도핑된 AlGaAs 저항층(64)에 도달한다. 또한, 분리홈(32)은 금속 반사층으로서 기능하는 은층(63)에 도달하고 있어도 무방하다. 분리홈(18)은 각각 인접한 발광 소자를 서로 전기적으로 분리하기 위해 마련되어 있다. 또, 상기 분리홈(32)은 각각 발광 소자를 포함하는 별개의 블록을 전기적으로 분리하기 위해서 마련되어 있다. 분리홈(32)은 각각 제 1 발광 소자군(하나의 블록에 포함된 복수의 발광 소자)을 제 2 발광 소자군(다른 블록에 포함된 복수의 발광 소자)으로부터 전기적으로 분리하기 위한 분리홈이다. 한편, 이 도 1에서는, 간략화를 위해서, n측 전극이 도시되어 있지 않다(도 2에는 n측 전극(11)으로서 도시되어 있다).

도 1은 금속 반사층이 기판(51) 쪽에서부터 차례로 배열된 Pt층, Au층 및 Ag층을 포함하는 예를 나타내고 있지만, 본 발명은 이 예로 한정되지 않고, 예를 들어, 단일 금속층(예를 들면, 알루미늄층이나 Ti층 등)이나 합금층의 1층을 반사층으로 이용할 수도 있다. 한편, 반사층으로서 기능하는 금속층이나 합금층의 상부면이나 하부면에 TiN층이나 SiN층을 형성하는 것도 가능하다. 예를 들면, TiN/Al/TiN층 구성이 이용된다.

도 1에 있어서, n형 AlGaAs층에 대응하는 부분은 활성층에 인접한 클래드층과 반도체 다층 반사경(DBR 미러)을 포함하는 구성으로 치환될 수 있다.

또한, 비도핑된 AlGaAs 저항층(64)과 금속 반사층(61, 62, 63) 사이에는 유기절연막(예를 들면, 포지티브형 감광성의 폴리이미드막)을 개재시킬 수도 있다.

Si 기판(51)으로서는, 발광 소자를 구동하기 위한 구동기 IC 회로가 편입되어 있는 Si 기판을 이용할 수 있다. 구동기 IC 회로는, Si 기판의 절연 영역 내에 위치된 트랜지스터를 포함한다. 구동기 IC 회로를 발광 소자와 접속하기 위해, 금속 반사층은 필요에 따라 부분적으로 제거된다.

본 실시형태에서는, 활성층은 양자우물구조를 취하고, 그 전위 선도는 도 10A에 나타낸다. 도 10A에 있어서, n형 AlGaAs층(클래드층)(13) 및 p형 AlGaAs층 (클래드층)(15)의 각각의 조성은 예를 들면 Al₀ _.4Ga₀ _.6As(AlGaAs는 일반적으로 Al_xGa₁ _-xAs(0<x<1)로 표현되고, 여기에서는 x=0.4임)이다. AlGaAs 양자우물 활성층(14)의 조성은, 예를 들어, 양자우물 영역이 Al₀ _.1Ga₀ _.9As, 배리어 영역이 Al₀ _.25Ga₀ _.75As이다. 본 발명의 활성층의 예로는, 상술한 바와 같이 양자우물 활성층의 경우는 물론, 싱글 헤테로 구조를 가진 활성층과 더블 헤테로 구조를 가진 활성층도 포함한다.

도 2는 상기 실시형태에 따른 발광 소자 어레이를 나타낸 평면도이다. 본 실시형태에서는, 소자 크기 및 소자 간격의 각각이 20㎛(도 2에 있어서 L = 20㎛)가 되도록 제 1 분리홈(18)이 형성된다. 제 2 분리홈(32)에 의해 복수개(도 2에서는 3개)의 발광 소자를 포함하도록 블록이 분리되어 있다. 1블록당 1개의 n측 전극(11)이 복수개(도 2에서는 3개)의 발광소자를 덮도록 형성되어 있다. 제 1 분리홈(18)은 n형 AlGaAs층(13)에 도달하고, 제 2 분리홈(32)은 적어도 비도핑된 AlGaAs 저항층(64)에 도달한다. 제 1 분리홈(18) 및 제 2 분리홈(32)의 각각에 있어서 절연막(19)이 퇴적되어 전기적으로 분리되어 있다. 전기적 분리는 반드시 분리홈의 형성에 의해 행할 필요는 없다. 예를 들어, 절연 영역의 선택적 형성에 의해 전기적 분리를 행해도 무방하다. 예를 들어, 이온 주입에 의해 전기적 분리를 행하는 것도 가능하다.

상기 절연막(19) 위에 복수개(도 2에서는 3개)의 n측 전극(11)과 복수개(도 2에서는 3개)의 p측 전극(17)이 다층배선방식으로 형성되어 있다. n측 전극(11)의 각각의 필요한 부분만 n형 AlGaAs층(13)의 대응하는 것과 직접 접촉하고 있다. 또, p측 전극(17)의 각각의 필요한 부분만 p형 GaAs 콘택트층(16)의 대응하는 것과 직접 접촉하고 있다. 적당한 n측 전극과 p측 전극의 적절한 배합의 선택에 의해 소망의 발광 소자에 전류를 주입할 수 있다. 나머지 n측 전극 및 p측 전극은 절연막을 통해 다층배선되므로, 전류주입 영역이 부주의하게 뻗어 있지 않다. 또한, 와이어 본딩에 의한 전기적 도통을 형성하는 데 충분한 크기의 전극면적이 구비되어 있다.

도 2에 나타낸 바와 같이, 영역(21)의 각각에 있어서, 소자분리를 위한 에칭에 의해 노출된 n형 AlGaAs층(13)의 부분 위에는 절연막(19)이 형성되어 있다. 또한, 영역(22)에는, 에칭되지 않고 남은 p형 GaAs 콘택트층(16) 위에 절연막(19)이 형성되어 있다. 또, 영역(22)에서는, 나머지 p형 GaAs 콘택트층(16) 상에 절연막(19)이 형성되어 있지만, 분리홈(32)을 형성하면서 비도핑된 AlGaAs 저항층이 노출될 때까지 에칭이 수행되어, 그 위에 절연막(19)이 형성되어 있어도 무방하다.

영역(71)에서는, n측 전극 분리를 위한 에칭에 의해 노출된 비도핑된 AlGaAs 저항층(64) 위에 절연막(19)이 형성되어 있다. 발광 영역(23)의 각각에는, p형 GaAs 콘택트층(16)의 표면에 p측 전극(17)의 일부가 직접 접촉하고 있다. p측 전극의 각각으로부터 전류를 주입할 때, 상기 영역(23)의 대응하는 곳으로부터 광이 방출된다. 절연막(19)은 영역(21), (22) 및 (71)에 구비되고, 영역(23)에는 구비되어 있지 않으므로, 대응하는 p측 전극(17)을 통해서 필요한 발광 영역(23)에만 전류가 주입될 수 있다.

다음에, 본 실시형태에 있어서의 소자 어레이 제조 공정을 설명한다.

우선, 도 3에 나타낸 바와 같이, Si 도핑된 GaAs 기판(12) 위에는 도 1의 층 구조와는 반대의 층 구조를 가진 소자 구성층(역소자구성층)을 에피택셜 성장에 의해 형성한다. 통상, 시분할 구동을 위해서는 반절연성 GaAs 기판을 사용한다. 그러나, 반절연성 GaAs 기판은 에칭 피트 밀도가 높다. 게다가, 이 반절연성 GaAs 기판 위에 발광 소자구조를 성장시켰을 경우, 그 영향으로 발광 특성이 열화될 경우가 있다. 본 실시형태에서는, 후술하는 바와 같이, Si 도핑된 GaAs 기판(12) 위에 설치된 소자구성부를 Si 도핑된 GaAs 기판(12)과 분리해서 Si 기판으로 옮긴다. 따라서, 전도성에 관계없이 기판을 사용할 수 있고, 일반적으로 에칭 피트 밀도가 낮은 Si 도핑된 GaAs 기판을 사용할 수 있다.

역소자구성층은 Si 도핑된 GaAs 기판(12) 위에 AlAs 선택 에칭 분리층(81), p형 GaAs층(16), p형 AlGaAs층(15), AlGaAs 양자우물 활성층(14), n형 AlGaAs층(13) 및 비도핑된 AlGaAs 저항층(64)을 이 순서로 형성함으로써 형성된다. 본 실시형태에서는 저항층으로서 비도핑된 AlGaAs층(64)을 이용하고 있다. 따라서, 이 저항층은 소자구성층의 에피택셜 성장 동안 형성될 수 있다. 또한, 최표면은 AlGaAs층이고, 그를 위해 높은 Al 조성을 이용하면, 그 AlGaAs층의 표면 산화가 문제로 된다. 그 경우에는, 매우 얇은(대략 5㎚) GaAs층을 최표면에 캡층으로서 성장시키는 것도 가능하다.

에피택셜 성장 후, 웨이퍼 표면 및 별도로 준비한 지지 기판으로서 기능하는 Si 기판의 표면의 각각에 금속막을 형성한다. 구체적으로는, Si 도핑된 GaAs 기판(12)에는 은층(63) 및 금층(62-1)을 스퍼터링법에 의해 형성하고, Si 기판(51)에 는 백금층(61) 및 금층(62-2)을 스퍼터링법에 의해 형성한다. 그 후, 금층(62-1), (62-2)의 표면을 서로 붙인다. 금 소재는 반사율이 높고, 금 소재를 서로 붙이기가 쉽기 때문에, 금 소재는 본 실시형태에 있어서 적합하다. 그러나, 일반적으로 금 소재는 기판과의 밀착성이 낮다. 따라서, 밀착성을 높이기 위해서, 높은 반사율을 필요로 하지 않는 Si 기판측에는 백금층(61)을 삽입하고, 높은 반사율을 필요로 하는 GaAs 기판에는 은층(63)을 삽입한다. 금층(62-1), (62-2)은 서로 붙여서 금층(62)을 형성한다.

계속해서, 불화수소산 용액에 침지해서 AlAs 선택 에칭 분리층(81)을 선택적으로 에칭하여, GaAs 기판을 소자구성층이 형성된 Si 기판으로부터 분리시킨다. 즉, 소자구성층(역소자구성층을 반대로 한 층)은 GaAs 기판으로부터 Si 기판으로 옮겨진다(문헌 M. Konagai, M. Sugimoto 및 T. Takahashi, J. Cryst. Growth 45, 277(1978) 참조). 이것에 의해 도 4에 나타낸 바와 같은 금속 반사층을 포함하는 웨이퍼가 완성된다.

이어서, 이 웨이퍼는 포토리소그래피 기술에 의해 패터닝하고, 습식 에칭 또는 건식 에칭에 의해 그 속에 분리홈을 형성한다. 도 2에 나타낸 바와 같이, 소자 크기 및 소자 간격은 각각 20㎛로 설정한다. 표면으로부터 에칭을 수행하여, n형 AlGaAs층(13)에 도달한 시점에서 에칭을 종료함으로써, 제 1 분리홈(18)을 형성한다. 계속해서, n측 콘택트 형성을 위해서, 재차 패터닝을 행하고, 에칭에 의해 n형 AlGaAs층을 노출시킨다. 이 공정은 제 1 분리홈의 형성과 동시에 행하는 것도 가능하다. 더욱 패터닝을 행하고, 제 2 분리홈(32)을 에칭에 의해 형성한다. 적 어도 분리홈(32)은 비도핑된 AlGaAs 저항층(64)에 도달한다. 또, 분리홈(32)은 은층(63)에 도달하고 있어도 무방하다.

그 후, 절연막(19)을 퇴적하고, 패터닝 및 절연막의 에칭에 의해 n측 전극의 콘택트 부분 및 p측 전극의 콘택트 부분이 소자의 콘택트 부분에 직접 접합하도록 절연막에 콘택트 홀을 각각 형성한다. 다음에, 리프트 오프에 의해 수행된 전극배선의 형성과 절연막의 퇴적을 몇 회 되풀이해서 n측 전극(11) 및 p측 전극(17)을 포함하는 다층배선을 형성한다. 최종적으로, 소망의 형상을 가진 칩을 절단함으로써 어레이 칩의 제작이 종료된다.

시분할 구동에 의해 소망의 소자를 구동하기 위해서는, 인접한 n측 전극 사이의 저항이 p측 전극과 n측 전극 사이의 저항보다 높게 한다. 즉, AlGaAs 저항층이 p형 AlGaAs층 및 n형 AlGaAs층의 각각의 저항값보다 높은 저항값을 가질 경우, AlGaAs 저항층에 내재하는 금속층에 전류가 흐르는 것을 방지할 수 있다. AlGaAs 저항층의 저항값은 p형 AlGaAs층 및 n형 AlGaAs층의 각각의 저항값보다 10배 이상의 값이 바람직하다. 또, AlGaAs 저항층의 저항값은 p형 AlGaAs층 및 n형 AlGaAs층의 각각의 저항값의 50배 이상의 값이 더욱 바람직하다.

비도핑된 AlGaAs 저항층(64)의 캐리어 밀도는 1×10¹⁶㎝^-3 이하이다. 충분한 저항을 얻기 위해서, 이 저항층의 캐리어 농도, 즉 그의 도핑 농도는 p형의 경우에 1×10¹⁷㎝^-3 이하가 바람직하다. 또, n형의 경우에는, 그 도핑 농도가 3×10¹⁶ ㎝^-3 이하이다. p형 도펀트의 예로는 C, Zn, Mg, Be를 들 수 있고, n형 도펀트의 예로 는, Si, Ge, Te, Se, S를 들 수 있다.

이 저항층의 두께는 0.3㎛이다. 이 저항층이 지나치게 얇으면, 소자구조측으로부터 캐리어가 확산되므로, 금속막에 흐르는 무효전류가 증가한다. 한편, 저항층이 너무 두꺼우면, 제조비의 상승 혹은 광 흡수의 증가를 초래한다. 따라서, 효과적인 두께 범위가 존재한다. 바람직한 두께는 0.1㎛ 내지 1㎛로 설정된다. 더욱 바람직한 두께는 0.2㎛ 내지 0.5㎛로 설정된다.

금속막의 반사에 의해 광 출력 강도가 증가하는 효과를 충분히 얻기 위해서는, AlGaAs 저항층에 의해 흡수되는 광량을 최소화하는 것이 중요하다. 따라서, 발광 파장을 지닌 광이 이 AlGaAs 저항층에 의해 흡수되지 않도록 하기 위해서, 이 AlGaAs 저항층의 Al 조성값을 조절하는 것이 중요하다. 구체적으로는, AlGaAs 저항층의 Al 조성값을 활성층의 Al 조성값보다 충분히 큰 값으로 설정하는 것이 중요하다. 예를 들어, 활성층의 평균 Al 조성값을 x%라 한 경우, AlGaAs 저항층의 바람직한 Al 조성값은 (x+10)% 이상이다. 본 실시형태에서는, 활성층의 평균 Al 조성값은 17.5%이므로, AlGaAs 저항층의 바람직한 Al 조성값은 27.5% 이상이다.

본 실시형태에서는, 활성층이 양자우물 구조를 가지는 경우에 대해서 설명했지만, 활성층은 AlGaAs 더블 헤테로 구조를 가진 활성층이어도 무방하다. 활성층이 AlGaAs 더블 헤테로 구조를 취할 경우의 전위 선도는 도 10B에 나타낸다. 활성층으로서 작용하는 AlGaAs층의 조성은 예를 들어 Al₀ _.13Ga₀ _.87As이고, 클래드층의 조성은 Al_0.4Ga_0.6As이다. 이 경우, 활성층의 조성은 Al₀ _.13Ga₀ _.87As이고, 따라서, 그의 Al 조성값은 13%이므로, AlGaAs 저항층의 바람직한 Al 조성값은 23% 이상이다.

GaAs 기판 위에 위치된 발광 소자구성층을 Si 기판 위에 1회 접착 공정에 의해 설치하는 경우에 부가해서, 발광소자 구성층을 임시로 다른 지지 기판으로 옮기고 나서, Si 기판 위로 옮길 수도 있다. 그 경우, 상기 역소자구성층을 GaAs 기판 위에 반드시 형성할 필요는 없다. 한편, Si 기판 위에 발광 소자구성층을 최종적으로 옮기는 경우, 그 사이에 유기 절연막을 개재시킬 수도 있다. 이 경우에는, 금속 반사층(반드시 다층막으로 형성할 필요는 없음)은 미리 Si 기판쪽 또는 발광 소자쪽에 형성해 둔다.

(제 2 실시형태)

도 5는 본 발명의 제 2 실시형태에 따른 발광 소자 어레이를 나타낸 단면도이다. 본 실시형태는, 비도핑된 AlGaAs 저항층 대신에 SiO₂막(101)이 금속 반사층(은층(63)) 위에 위치된 점에서 도 1의 경우와 다르다. 이 SiO₂막을 저항층으로서 사용하므로, 보다 절연성이 높은 분리가 가능해진다. 그 밖의 구성부재는 도 1에 예시된 것과 같다.

이하, 본 실시형태에 있어서의 소자 어레이 제조 공정을 설명한다. 우선, 도 6에 나타낸 바와 같이, GaAs 기판(12) 위에 도 5의 층구조와는 반대의 층구조를 가진 소자 구조층을 에피택셜성장에 의해 형성한다. 이때, AlAs 선택 에칭 분리층(81)을 역소자 구성층의 바로 밑에 위치시키고 있다. 이 AlAs 선택 에칭 분리층(81)은 나중에 선택 에칭함으로써 GaAs 기판(12)을 역소자구성층으로부터 분리하 기 위해 사용한다. 역소자구성층(p형 GaAs 콘택트층(16), p형 AlGaAs층(15), AlGaAs 양자우물 활성층(14) 및 n형 AlGaAs층(13))을 에피택셜 성장시킨 후, 그 성장 표면상에 SiO₂막(101)을 0.3 ㎛의 두께로 퇴적시켜서 저항층을 형성한다.

그 후, 이 웨이퍼 표면 및 별도로 준비한 Si 기판 표면에 금속막을 각각 형성한다. 제 1 실시형태의 경우와 마찬가지로, GaAs 기판(12) 쪽에는 은층(63) 및 금층(62-1)을 순차 스퍼터링법에 의해 형성하고, Si 기판(51) 쪽에는 백금층(61) 및 금층(62-2)을 스퍼터링법에 의해 형성한다. 그 후, 금층(62-1), (62-2)의 표면을 서로 붙인다. 이어서, 불화수소산 용액에 침지해서 AlAs 선택 에칭 분리층(81)만 선택적으로 에칭하여, 소자구성층(역소자구성층을 반대로 한 층)을 Si 기판 위로 옮긴다. 따라서, 도 7에 나타낸 바와 같은 금속막 및 SiO₂막을 포함하는 웨이퍼를 제작한다.

계속해서, 이 웨이퍼는 포토리소그래피 기술에 의해 패터닝하고, 습식 에칭 또는 건식 에칭에 의해 그 속에 분리홈을 형성한다. 소자 크기 및 소자 간격은 도 8에 나타낸 바와 같이 각각 20㎛로 설정한다. 표면으로부터 에칭을 수행하고, n형 AlGaAs층(13)에 도달한 시점에서 에칭을 종료함으로써, 제 1 분리홈(18)이 형성된다. 이어서, n측 콘택트 형성을 위해 재차 패터닝을 수행하고, 에칭에 의해 n형 AlGaAs층을 노출시킨다. 이 공정은 전술한 바와 같이 제 1 분리홈의 형성과 동시에 행하는 것도 가능하다. 또한, 패터닝을 수행해서, 제 2 분리홈(32)을 에칭에 의해 형성한다. 적어도 분리홈이 SiO₂막(101)에 도달한다. 분리홈은 은층(63)에 도달하고 있어도 무방하다.

그 후, 절연막(19)을 퇴적하고, 패터닝 및 절연막의 에칭에 의해 n측 전극의 콘택트 부분 및 p측 전극의 콘택트 부분이 소자의 콘택트 부분에 직접 접합하도록 절연막에 콘택트 홀을 각각 형성한다. 이어서, 리프트 오프에 의한 전극배선의 형성과 절연막의 퇴적을 몇 회 되풀이해서 n측 전극 및 p측 전극의 다층배선을 형성하고, 최종적으로 소망의 형상의 칩을 절단함으로써, 어레이 칩의 제작이 종료한다.

시분할 구동에 의해 소망의 소자를 구동하기 위해서는, 인접한 n측 전극 사이의 저항이 p측 전극과 n측 전극 사이의 저항보다 충분히 높게 한다. 즉, 저항층이 p형 AlGaAs층이나 n형 AlGaAs층의 저항값보다 높은 저항값을 가지면, 내재하는 금속층에 전류가 흐르는 것을 충분히 막을 수 있다. 본 실시형태에서는, 저항막으로서 보통 절연체로 기능하는 SiO₂막을 이용하고 있으므로, 충분히 높은 저항값을 가진다. SiO₂ 이외에도, 예를 들어, SiN, SiON, AlN 또는 Al₂O₃ 등의 재료를 사용하는 것도 가능하다.

상기 SiO₂막의 막 두께는 0.2㎛이다. 이 SiO₂막의 두께가 지나치게 얇으면, 소자구조 쪽으로부터 전류가 누설될 가능성이 있다. 한편, SiO₂막이 지나치게 두꺼우면, 제조비의 상승 혹은 광 흡수의 증대 등을 초래한다. 따라서, 효과적인 두께 범위가 존재한다. 즉, 바람직한 두께는 0.05 ㎛ 내지 0.5㎛로 설정한다. 더욱 바람직하게 두께는 0.1㎛ 내지 0.3 ㎛로 설정한다.

이상 설명한 바와 같은 제 1 실시형태 및 제 2 실시형태의 발광 소자 어레이는 특히 소자 간격이 보다 작을 경우 더욱 유효하다. 소자 간격이 40 ㎛ 이하인 경우, 즉, 해상도가 600dpi 이상인 경우, 본 발명이 적용될 수 있다.

또, 제 1 실시형태 및 제 2 실시형태에 따른 발광 소자 어레이의 전도형을 역전도형으로 변경한 경우에도, 즉, n형을 p형으로 변경한 경우에도 혹은 p형을 n형으로 변경한 경우에도, 본 발명을 적용할 수 있다.

또한, 본 발명에 따른 발광 소자 어레이의 재료는 상기 실시형태에서 설명한 AlGaAs계 재료로 한정되는 것은 아니다. 즉, 다른 발광 소자에 이용되는 재료, 예를 들어, AlGaInP계 재료나 AlGaInN계 재료를 이용할 수 있다. 이러한 재료를 이용할 경우에도, 충분히 효과가 얻어진다.

또, 본 발명에 따른 발광 소자 어레이의 활성층은 본 실시형태에서 설명한 양자우물 활성층으로 한정되는 것이 아니고, 예를 들어, AlGaAs 더블 헤테로 구조를 가진 활성층이어도 무방하다. 그러나, 양자우물 활성층을 이용할 경우, 발광 효율을 향상시킬 수 있다.

다음에, 본 발명에 따른 발광 소자 어레이의 응용예를 설명한다. 본 발명에 따른 발광 소자 어레이는 전자 사진기록 방식의 화상형성장치의 노광 광원으로서 이용될 수 있다. 또, 상기 발광 소자 어레이는 어레이 광원으로서 다른 용도에도 적용할 수 있다.

도 9는 상기 실시형태 중 하나에 따른 발광 소자 어레이를 포함하는 전자 사진기록 방식의 화상형성장치를 나타낸 구조도이다.

도 9에 있어서, 화상형성장치는 발광 소자 어레이 반도체 칩을 장착한 노광부(701), 대향 수광부로서 작용하는 감광체 드럼(702), 드럼 대전기(703), 토너 부착용의 현상 장치(704), 전사 벨트(707) 상에 위치된 종이(708) 위에 감광체 드럼 상의 토너를 전사시키는 전사장치(705) 및 전사 후 감광체 드럼(702) 위에 남은 토너를 제거하는 클리너(706)를 포함한다.

다음에, 노광부(701)에 대해서 설명한다. 노광부(701)는 발광 소자 어레이 반도체 칩(다이)(710), 발광소자 어레이(710)의 복수의 다이스가 놓이게 되는 세라믹 대(711) 및 광학계의 기준 프레임으로서 작용하는 알루미늄 프레임(712)을 포함한다. 한편, 발광 소자 어레이 반도체 칩(710)은 원통형상의 감광체 드럼의 안쪽에 배치되어도 무방하다.

또, 노광부(701)는 발광 소자 어레이 반도체 칩(710)의 발광점열(light emitting point series)과 감광체 드럼(702) 위에 초점을 가지는 셀폭(SELFOC) 렌즈 어레이(상품명; 이하, 단지 "SLA"라 칭함)(713); 및 토너의 비산을 방지하기 위한 전계를 생성시키기 위한 전극(714)을 포함한다. 또한, 노광부(701)는 알루미늄 프레임(712)의 반대쪽을 커버/지지하는 몰드부재(715)를 더 포함한다. 전원(716)은 전극(714) 사이에 직류 전압을 인가하기 위해 사용된다. 스위치(717)는 인가된 직류 전압을 제어하기 위해 사용된다.

다음에, 종이(708) 위에의 화상 형성의 흐름을 설명한다. 우선, 드럼 대전 장치(703)에 의해 감광체 드럼(702)을 균일하게 음으로 대전시킨다.

이어서, 노광부(701)에 의해 감광체 드럼(702) 위를 화상 패턴에 대응해서 노광하여, 노광 부분을 양으로 대전시킴으로써, 정전잠상을 형성한다. 이 정전잠상에 대하여 현상장치(704)로부터 음으로 대전된 토너를 공급해서 상기 양으로 대전된 부분에 흡착시킴으로써, 감광체 드럼(702) 위에 토너 상을 형성한다.

다음에, 전사장치(705)에 의해 종이(708) 위로 토너 상을 전사하여, 종이(708) 위에 토너 상을 형성한다.

전사 후, 감광체 드럼(702) 상에 남아 있는 토너는 클리너(706)에 의해 닦아내고, 재차 대전 프로세스로 되돌아간다.

본 발명은 발광 소자 어레이 및 이 발광 소자 어레이를 이용한 장치, 예를 들면 발광 소자 어레이를 포함하는 전자 사진기록 방식의 화상형성장치에 이용될 수 있다.

이상, 본 발명을 예시적인 실시형태를 참조해서 설명하였으나, 본 발명은 개시된 예시적인 실시형태로 제한되는 것이 아님을 이해할 필요가 있다. 이하의 청구범위의 범주는 모든 변형, 등가 구성 및 기능을 망라하도록 최광의의 해석에 따르는 것으로 간주된다.

도 1은 본 발명의 제 1 실시형태에 따른 발광 소자 어레이를 나타낸 단면도;

도 2는 본 발명의 제 1 실시형태에 따른 발광 소자 어레이를 나타낸 평면도;

도 3은 본 발명의 제 1 실시형태에 있어서의 소자 어레이의 제조 공정을 설명하는 단면도;

도 4는 본 발명의 제 1 실시형태에 있어서의 소자 어레이의 제조 공정을 설명하는 단면도;

도 5는 본 발명의 제 2 실시형태에 따른 발광 소자 어레이를 나타낸 단면도;

도 6은 본 발명의 제 2 실시형태에 있어서의 소자 어레이의 제조 공정을 설명하는 단면도;

도 7은 본 발명의 제 2 실시형태에 있어서의 소자 어레이의 제조 공정을 설명하는 단면도;

도 8은 본 발명의 제 2 실시형태에 따른 발광 소자 어레이를 나타낸 평면도;

도 9는 본 발명의 실시형태에 따른 발광 소자 어레이를 포함하는 전자 사진 기록 방식의 화상형성장치를 나타낸 구조도;

도 10A 및 도 10B는 활성층의 전위도;

도 11은 시분할 구동을 설명하기 위한 도면;

도 12는 일반적인 스태틱 구동가능한 발광 소자 어레이를 나타낸 단면도;

도 13은 일반적인 스태틱 구동가능한 발광 소자 어레이를 나타낸 평면도;

도 14는 일반적인 시분할 구동가능한 발광 소자 어레이를 나타낸 단면도;

도 15는 일반적인 시분할 구동가능한 발광 소자 어레이를 나타낸 평면도;

도 16은 종래의 금속 반사경을 포함하는 발광 소자 어레이를 나타낸 단면도.

<도면의 주요부분에 대한 부호의 설명>

12: GaAs 기판 13: n형 AlGaAs층

14: AlGaAs 양자우물 활성층 15: p형 AlGaAs층

16: p형 GaAs 콘택트층 17: p측 전극

18: (제 1)분리홈(소자분리용 홈) 19: 절연막

23: 발광 영역 32: (제 2)분리홈(n형 전극분리용 홈)

51: Si 기판 61: 백금층

62: 금층 63: 은층

64: 비도핑된 AlGaAs 저항층 81: AlAs 선택 에칭 분리층

101: SiO₂막

Claims

기판;

상기 기판 위에 설치되어, 인접한 발광소자 사이의 공간 중 적어도 하나의 공간이 전기적으로 분리되어 있는 복수의 발광소자;

상기 기판과 상기 복수의 발광 소자 사이에 설치된, 상기 복수의 발광 소자에 공통되는 금속 반사층; 및

상기 발광 소자 사이의 공간의 전기적 분리를 위해, 상기 복수의 발광 소자와 상기 금속 반사층 사이에 설치되어 있는 저항층을 포함하는 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 발광 소자를 포함하는 복수의 블록이 형성되어 있고,

상기 발광 소자 사이의 공간의 전기적 분리는 서로 다른 블록에 포함된 인접한 발광소자 사이의 공간의 전기적 분리인 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 서로 전기적으로 분리되어 있는 상기 인접한 발광 소자 사이의 공간에 형성된 분리홈을 더 포함하고,

상기 분리홈은 적어도 상기 저항층에 도달하고 있는 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 저항층의 저항값은 서로 전기적으로 분리되어 있는 상기 발광 소자 사이의 공간의 저항값이 상기 발광 소자에 포함되어 상기 저항층과 접촉하는 영역의 저항값보다도 커지도록 설정되어 있는 저항값을 가지는 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 저항층은 반도체로 이루어져 있는 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 저항층은 AlGaAs인 것을 특징으로 하는 발광 소자 어레이.
제 5항에 있어서, 상기 저항층은 비도핑층(undoped layer)인 것을 특징으로 하는 발광 소자 어레이.
제 5항에 있어서, 상기 저항층은 p형이고, p형 불순물의 도핑 농도는 1×10¹⁷㎝^-3이하인 것을 특징으로 하는 발광 소자 어레이.
제 5항에 있어서, 상기 저항층은 n형이고, n형 불순물의 도핑 농도는 3×10¹⁶㎝^-3 이하인 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 저항층의 두께는 적어도 0.1㎛ 이상 1㎛ 이하인 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 저항층은 절연체로 이루어진 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 저항층은 SiO₂, SiN, SiON, AlN 및 Al₂O₃로 이루어진 군으로부터 선택된 것으로 이루어진 것을 특징으로 하는 발광 소자 어레이.
제 11항에 있어서, 상기 저항층의 두께는 적어도 0.05 ㎛ 이상 0.5㎛ 이하인 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 발광 소자는 시분할 구동으로 동작되는 것을 특징으로 하는 발광 소자 어레이.
제 1항에 있어서, 상기 발광 소자의 발광 영역의 간격이 40 ㎛ 이하인 것을 특징으로 하는 발광 소자 어레이.
화상을 판독하는 화상판독유닛;

상기 화상판독유닛에 의해 판독된 화상에 근거해서 발광하는, 제 1항에 기재된 발광 소자 어레이;

상기 발광 소자 어레이에 의해 발광된 광에 근거해서 화상을 형성하는 화상형성유닛을 포함하는 것을 특징으로 하는 화상형성장치.
기판;

금속 반사층;

상기 기판 위에 상기 금속 반사층을 통해서 설치된 복수의 발광 소자; 및

상기 금속 반사층을 상기 발광 소자와 전기적으로 분리하기 위해, 상기 금속 반사층과 상기 발광 소자 사이에 설치된 저항층을 포함하는 것을 특징으로 하는 어레이 광원.
기판;

공통의 금속 반사층;

각각 복수의 발광소자를 포함하고, 상기 기판 위에 상기 공통의 금속 반사층을 통해 설치되어 있는 제 1 발광소자군 및 제 2 발광소자군;

상기 금속층과 상기 제 1 및 제 2 발광소자군 사이를 전기적으로 분리하기 위해 상기 제 1 및 제 2 발광소자군과 상기 금속층 사이에 설치되어 있는 분리층; 및

상기 1 발광소자군과 상기 제 2 발광소자군 사이를 전기적으로 분리하기 위해 상기 제 1 발광소자군과 제 2 발광소자군 사이에 설치되어 있는 분리홈을 포함하고,

상기 분리홈은 상기 발광 소자 쪽으로부터 상기 기판 쪽을 향하는 방향으로 전기적으로 분리하기 위한 상기 분리층에 도달하도록 설치되어 있는 것을 특징으로 하는 어레이 광원.
제 18항에 있어서, 상기 기판은 실리콘 기판이고; 상기 어레이 광원의 상기 발광 소자의 발광은 시분할 구동에 의해 제어되는 것을 특징으로 하는 어레이 광원.
제 18항에 있어서, 상기 기판은 상기 시분할 구동을 행하기 위한 제어 회로를 추가로 포함하는 것을 특징으로 하는 어레이 광원.
제 17항에 기재된 어레이 광원;

상기 어레이 광원을 노광부로서 이용해서 정전잠상을 형성하기 위한 감광체 드럼; 및

상기 감광체 드럼 위에 형성된 정전잠상을 현상하기 위한 현상 장치를 포함하는 것을 특징으로 하는 화상형성장치.
제 21항에 있어서, 상기 어레이 광원은 원통 형상을 가진 상기 감광체 드럼의 안쪽에 설치되어 있는 것을 특징으로 하는 화상형성장치.