JPH04141462A - 印字ヘッド制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ドツトマトリクスプリンタにおける印字ヘッ
ド制御装置に関する。

（従来の技術） 近年、ドツトマトリクスプリンタにおいて、ドットピン
（以下、単にピンと略す）の同時打点することによる騒
音、電源の大容量化、あるいは電磁力利用による磁気干
渉などの回避、または高密度実装等のために、キャリッ
ジに搭載され、キャリッジ移動方向に直交する方向に対
して、ピンを傾斜させた印字ヘッドの各々のピンに対応
した駆動信号を供給して印字する、分散印字ヘッドが用
いられてきている。

第８図は、そのような従来の分散印字ヘッド制御装置を
説明する図で、図（ａ）は２４ピンワイヤドツトヘツド
のピン列のパターンを示す図、図（ｂ）はピンを傾斜さ
せて配列した分散印字ヘッドのピン列のパターンを示す
図である。

第８図（ｂ）において、くの字形に配列した奇数ピンの
グループ０、及びそれらに対向して設けた偶数ピンのグ
ループｅがある。この配列は磁気干渉の防止のために隣
接するピンが同時に駆動されないようにされており、た
とえばピン１３および１４は、他のピンと同時には駆動
されない構成であるが、たとえば、グループ０ではピン
Ｎとピン（２６Ｎ）（但し、Ｎは１，２．・・・・・・
、２４）は同時駆動される（各列において同一縦線上の
２つのピンは同時駆動される）。

ピン１とピン２はそれらのピン列が偶数のため、必然的
に余りになって他のピンとは同時には駆動されない。

第９図は２４ピンワイヤドツトヘッドの駆動タイミング
チャートを示し、図（ａ）、図（ｂ）はそれぞれ第８図
（ａ）、第８図（ｂ）のピン列のパターンのヘッドに対
応している。第８図（ａ）のピン列のパターンにおいて
は第９図（ａ）に示ずように文字を構成するドツトとド
ツトの間隔を決定するタイミングＴ７、ヘッドのピンを
駆動するヘッドコイルの通電時間を決定するタイミング
Ｔ８を生成するタイマのみでよいが、第８図（ｂ）のピ
ン列のパターンにおいては第９図（ｂ）に示すように各
々のピンで駆動タイミングが異なるため、タイミングＴ
７、タイミングＴ８を生成するタイマだけでなく、ピン
配列の傾斜に従ってピン毎の遅延時間を決定するタイミ
ングＴ９を生成するタイマが必要で、２４ピンの駆動タ
イミング全てをタイミングＴ９ずつ遅延する必要がある
。

第１０図は第８図（ｂ）のピン配列による従来の印字ヘ
ッド制御装置のブロック図である。第１Ｏ図において、
２７は文字フォントのデータが書き込まれている文字フ
ォント読み出し専用メモリ（以下、文字フォントＲＯＭ
と略す）、２８は印字データ分散用のタイミングを生成
する分散タイミング生成部であり、第９図（ｂ）に示す
ようなＴ７、Ｔ８のタイミングを有するクロックを生成
するタイマ２９、Ｔ９のタイミングを有するクロックを
生成するタイマ３０、及び、それらのタイマ２９．３０
を動作させる発振器３１からなっている。３２は文字フ
ォントＲＯＭ２７から読み出された印字データを遅延さ
せるシフトレジスタ部である。また、３３は中央処理装
置（以下、ＣＰＵと略す）で、文字フォントＲＯＭ２７
、分散タイミング生成部２８、シフトレジスタ部３２の
それぞれを入出力部（以下、Ｉ１０部という）３４を介
して制御している。３５は２４個のＡＮＤ回路でそれぞ
れＣＰＵ３３からの２４ピン分の印字データと、タイマ
２９の出力のＡＮＤを取る。３６はヘッドコイル３７に
パルス信号を印加するヘッドドライバである。

以下、以上のように構成された印字ヘッド制御装置につ
いてその動作を説明する。

ＣＰＵ３３はタイマ２９により第９図（ｂ）の第１ピン
目のタイミング信号（以下、シフトデータという）の立
下がりタイミングＷが常に知らされ、ＣＰＵ３３は文字
フォントＲＯＭ２７から２４ピン分の印字データを読み
込み、シフトデータの立下がりのタイミングに従ってＡ
、　Ｎ　Ｄ回路３５に送り、Ａ、　Ｎ　Ｄ回路３５にお
いて２４ピン分の印字データのそれぞれとタイマ２９の
出力のＡＮＤをとり、シフトレジスタ部３２へ送る。ま
たタイマ３０では文字モードデータＸをＣＰＵ３３から
受は取り、それらの印字モードに応じた第９図（ｂ）の
Ｔ９を周期とするタイミングを有するクロック（以下、
シフトクロックという）をシフトレジスタ部３２に送る
。シフトレジスタ部３２はＡ、　Ｎ　Ｄ回路３５からの
出力信号、シフトクロックに基づき第９図（ｂ）の第１
ピンから第２４ピンまでの駆動信号を生成し、ヘッドド
ライバ３６に送る。ヘッドドライバ３６は、シフトレジ
スタ部３２からの駆動信号によりヘッドコイル３７にパ
ルス電圧を与えることによりヘッドを駆動する。

シフトクロックしの周波数は、種々の文字に関する印字
モードに対応して変化するが、Ｔ　８のタイミングを維
持するためにはタイミングＴ８がシフトクロックしの整
数倍でなければならないので、必然的にシフトクロック
ｔの周波数を上げる、即ちＴ９期間を細分化したシフト
クロックをシフトレジスタ部３２に与える必要が生じる
。このためシフトレジスタ部３２のシフトレジスタは複
数段設けられていた。

（発明が解決しようとする課題） しかしながら、印字騒音低減効果及び磁気干渉低減効果
を最大にするためには２４ピン全てが互いに同時駆動と
ならない配列が好ましく、これを実現するには回路規模
が膨大なものにならざるを得ない。

従来例では、文字フォントＲＯＭ２７から読み出された
印字データに、ヘッドコイル３７の通電時間のデータを
付加し、そのデータによって、シフトレジスタ部３２を
構成しているシフトレジスタによす、分散印字ヘッドの
ピン列の各々のピンに対応した分散データを生成してい
るので、ヘッドコイル２７の通電時間を、あらゆる印字
モードに対しても維持するためヘッドコイル３７の通電
時間か常にシフトレジスタ部３２のシフトレジスタを駆
動するシフトクロックの周期の整数倍となるようにシフ
トクロッグの周波数を高くする必要がある。そのためシ
フトレジスタ部３２において多数のシフトレジスタ等を
要し、ゲート数が多くなる。

本発明は上述の従来の技術に鑑みて、できるたけ小規模
な回路によって、印字騒音の軽減、磁気干渉軽減等の効
果を十分得ることが可能な印字ヘッド制御装置の提供を
目的とする。

（課題を解決するための手段） 本発明は」１記の目的を、同位相で駆動される２個組の
ドットピンの集合として構成したピン列２以上を、各ピ
ン列が同位相で駆動されないようにピン列間隔を文字ピ
ッチの非整数倍にして設けた印字ヘッドを有し、上記各
ピンに対応して駆動信号を供給することができるドッ、
トマトリクスプリンタにおける印字ヘッド制御装置にお
いて、印字へラドギヤリッジの進行方向と直交する方向
に有するピン列の傾斜配列を、時間的に補正する隣接す
るピン毎の駆動信号の時間差を周期とし、前記、印字ヘ
ッドの通電時間の立上がりのタイミングに同期した第１
のタイミング信号を発生する第１のタイマと、同様な、
前記、ピン列の傾斜配列を補正する隣接するピン毎の駆
動信号の時間差を周期とし、前記、印字ヘッドの通電時
間の立下がりのタイミングに同期した第２のタイミング
信号を発生する第２のタイマと、前記、第１及び第２の
タイミング信号をそれぞれシフトクロックとする第１及
び第２のシフトレジスタと、前記、第１のシフトレジス
タの出力をセット信号、第２のシフトレジスタの出力を
リセット信号として、全ドットピンの印字タイミング信
号を生成するセット／リセットラッチ部とを備えたこと
を特徴とする印字ヘッド制御装置により達成する。

（作　用） 上記の構成の印字ヘッド制御装置によれば、ピンの同時
打ちを最大２ピンとすることが可能であるから、印字騒
音の低減、磁気干渉影響の軽減等の効果が得られ、かつ
、２ピン配列毎のグループによって構成された配列に応
じて駆動回路を構成することにより、回路規模が大幅に
簡略化されることになる。

（実施例） 以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の一実施例の印字ヘッド制御装置の構成
を示すツブロック図である。

第１図において、１は中央処理装置（以下、ＣＰＵとい
う）、２は各装置間のインターフェースを受は持つ入出
力部（以下、Ｉ１０部という）、３は文字フォント読み
出し専用メモリ（以下、文字フォントＲＯＭという）で
ある。

また、４は発振器、５，６．７は前記発振器４により発
生する基本クロックａによって駆動され、それぞれＣＰ
ＵＩからの文字の品位を切り換える印字モードデータｂ
１．．ｂ２．ｂ３を計数開始として、ドツト間遅延タイ
ミング信号ｃｌ、ｃ２゜ｃ３を出力するタイマである。

８，９はタイマ５の出力ｃ１をクロックとじＣＰＵＩか
らの文字の品位を切り換える印字モードデータｂ４．ｂ
５をカウント値とするヘッド通電時間、及び印字インタ
ーバル時間を決定するカウンタである。ｌＯはカウンタ
８の出力ｄ１をシフトデータとして、タイマ５の出力ｃ
１をシフトクロックとして動作するシフトレジスタ、同
様に１１はカウンタ８の出力ｄ１をシフトデータとして
、タイマ６の出力ｃ２をシフトクロックとして動作する
シフトレジスタである。また、１２はカウンタ９の出力
ｄ２をシフトデータ、タイマ７の出力ｃ３をシフトクロ
ックとして動作するシフトレジスタである。１３はシフ
トレジスタ１０の出力ｅ１をセット信号、シフトレジス
タ１１の出力ｅ２をリセット信号として動作し、全ピン
のタイミング信号ｇを生成する１２個セットリセットラ
ッチ部（以下、Ｓ−Ｒラッチ部と略す）、１４はシフト
レジスタＩＯの出力ｅ１をセット信号、シフトレジスタ
１２の出力ｅ３をリセット信号として全ピンのタイミン
グ信号ｆを生成するＳ−Ｒうッチ部で、このタイミング
信号ｆのうち、１ピンを駆動するタイミング信号ｆ１は
ＣＰＵＩへの割り込み信号として使用される。以上が分
散タイミング生成部３８である。

また、１．５．１６はそれぞれＳ−Ｒラッチ部１４のタ
イミング信号出力ｆ１によりＣＰＵ１からの印字データ
ｈｏを１ドツト列分の１デ一タ期間遅延させたデータｈ
ｌ、データｈ１を１デ一タ期間遅延させたデータｈ２を
出力するフリップフロップで構成されているラッチ部、
１７はデータｈｏ、ｈｌ。

ｈ２をＣＰＵＩからのセレクト信号ｉによってセレクト
するデータセレクタ、１８はデータセレクタ１７の出力
Ｊを入力データとし、分散タイミング生成部３８のＳ−
Ｒラッチ部１３の出力ｇをラッチクロックとするフリッ
プフロップで構成されているラッチ部、１９はＳ−Ｒラ
ッチ部１３の出力ｇとラッチ部１８の出力にとのＡＮＤ
をとり、ヘッド駆動信号ｍを出力するＡＮＤ回路である
。以上が印字データ合成部３９である。

さらに２０はヘッドドライバでＳ−Ｒラッチ部１４の出
力ｆと、ＡＮＤ回路１９の出力ｍによりヘッドコイル２
１を駆動する。

第２図（ａ）はヘッドドライバ２０の１ピン分の回路図
、第２図（ｂ）はヘッドドライバ２０を駆動する信号の
タイミングチャートである。第２図（ａ）において、ヘ
ッドコイル２１の両端にはトランジスタ２２、２３及び
ダイオード２４が接続されており、トランジスタ２２の
エミッタには電源、ベースは抵抗器２５を介して他のト
ランジスタ２６のコレクタに接続されており、トランジ
スタ２３のエミッタは接地されている。

以上のように構成された本発明の印字ヘッド制御装置に
ついて以下その動作を説明する。

第３図は本発明の印字ヘッド制御装置が制御するヘッド
のドツトパターンを示している。第３図（ａ）において
、ヘッドのドツトパターンは２４ピンのうち奇数ピン０
を第１列、偶数ピンｅを第２列とし、同一列内では隣接
する２ピンが１組となり同時に駆動される。ピンの第１
組と第（Ｉ＋１）組（ただしＩ＝１．２．・・・、６）
とが同時に駆動されないように、それぞれのピン列の６
組のピンのうち、ピンの第１組とピンの第（Ｉ＋１）組
がＱｌ−１／１２０　Ｘ　ｌ　／１２インチ印字行方向
にずれている（１インチ＝２．５４ｃｍ）。ここで１７
１２０インチは文字のドツト間隔である。第１列と第２
列におけるピンＪとピン（Ｊ＋１）（Ｊ＝１．２．・・
・、２３）は以下の説明では異なるタイミングで駆動さ
れるようにしている。即ち第１列と第２列の印字行方向
の間隔Ｑ、は（Ｋ／１２０＋　１　／１２０Ｘ　１　／
１２Ｘ　１　／　２）インチ（Ｋは整数）となっている
。

第３図（ｂ）は本発明の印字ヘッド制御装置が制御する
ヘッドのドツトパターンの別の例である。

第３図（ｂ）において、ヘッドのドツトパターンは２４
ピンのうち奇数ピン０を第１列、偶数ピンｅを第２列と
し、第１列ではピンＪとピン（２４−Ｊ）（ただしＪ＝
１．３，５．・・・、２３）が、第２列ではピンＪとピ
ン（２６−Ｊ）（Ｊ＝２．４，６．・・・、２４）が１
組で同時に駆動される。ピンの第１組とピンの第（Ｉ＋
１）（ただしＩ＝１．２，３．・・・、６）が同時に駆
動されることがないように、それぞれの列の６組のピン
のうち第１組のピンと第（Ｉ＋１）組がＲ、＝　］　／
１２０　Ｘ　１　’／１．２インチ印字行方向にずれて
いる。ここで１７１２０インチは文字のドツト間隔であ
る。第１列と第２列におけるピンＪとピン（Ｊ　＋　１
　）（ただしＪ＝１．２．・・、２３）は以下の説明で
は異なるタイミングで駆動されるようにしている。即ち
第１列と第２列の印字行方向の間隔α、は（Ｋ／１２０
＋１／＋２０ｘｌ／１２ｘｌ／２）インチ（Ｋは整数）
となっている。

第４図（ａ）は第３図（ａ）のヘッドにおける、分散タ
イミング生成部の出力信号ｍの、また第４図（ｂ）は分
散タイミング生成部の出力信号ｆの、それぞれ２４ピン
分のタイミングを示したタイミングチャートである。Ｔ
１は１ドツトを印字する基本サイクル、Ｔ２は第３図（
ａ）のトランジスタ２２のＯＮ時間、Ｔ３は第３図（ａ
）のトランジスタ２３のＯＮ時間、Ｔ５はピン毎の遅延
時間である。

第４図（Ｃ）、第４図（ｄ）は第３図（ｂ）のヘッドに
おける分散タイミング信号の出力信号ｍ及びｆの２４ピ
ン分のタイミングを示したタイミングチャートである。

分散タイミング生成部３８はこれらの各ピン、各トラン
ジスタに対応する計２４種の基本サイクルの信号を生成
する。

第５図は分散タイミング生成部３８のタイミングを示し
たタイミングチャートである。タイマ５（第１図）はヘ
ッドの印字インターバルＴＩに対してＴｌ／１２＝Ｔ５
の周期の信号Ｃ１を生成する。

カウンタ８は、この信号ｃ１を１２カウントし、Ｔ１の
周期で、かつ’　Ｈ”　（ハイ）レベル期間Ｔ４がＴ４
＝ｎＸＴ５（ただしｎは１２以下の整数）でかつ、（Ｔ
　２−Ｔ　５）＜Ｔ４＜Ｔ　２の信号ｄ１を出力する。

１２ビツトのシフトレジスタ１０はｄｌをシフトデータ
、ｃｌをシフトクロックとして動作し、出力ｅｌ−１か
らｅｌ−１２までの１２ビツトのタイミング信号を出力
する。これらの出力においてｅｌｎに対してｅｌ−（ｎ
＋１．）（ただしｎ＝１．２゜３、・・・、１１）は１
５時間遅延した信号となっている。ここで、この１２ビ
ツトのタイミング信号はＴ４＝ｎＸＴ５（ただしｎは整
数）となっているが、このＴ５は文字モードにより変化
するため常にｎＸＴ５＝Ｔ２とはならず、Ｔ４＝Ｔ２と
は限らないため、第４図（ａ）のＴ２のタイミングは維
持できず、ヘッド駆動タイミング信号の立上がりタイミ
ングのみを有している。タイマ６はタイマ５の出力ｃ１
と同じ周期でｃｌよりＴ６時間遅延した信号ｃ２を出力
する。ここでＴ６は、Ｔ６＋Ｔ５Ｘｎ＝Ｔ２ （ただしｎ＝１．２，３．−．１１） なる時間である。１２ビツトのシフトレジスタ１１はカ
ウンタ８の出力ｄ１をシフトデータとし、タイマ６の出
力ｃ２をシフトクロックとして動作し、出力ｅ２−１か
らｅ２−１２、までの１２ビツトのタイミング信号を出
力する。これらの出力は第４図（ａ）のヘッドのタイミ
ング信号の立下がりタイミングのみを有している。Ｓ−
Ｒラッチ部１３はｅｌｎの立上がりタイミングをセット
タイミング、ｅ２−ｎの立下がりタイミングをリセット
タイミングとし、印字インターバル時間Ｔ１、及びヘッ
ド通電時間Ｔ２を有するｇ−１からｇ−１２までの１２
ビツトの分散タイミング信号、即ち第４図（ａ）の１２
ビット信号を得る。

以上説明した分散タイミング信号ｇは第２図（ｂ）のｍ
の信号（ｇの信号にヘッド印字データを付加したもの）
に対応するが、ヘッドコイル２１はｇの信号とは別に第
２図（ｂ）のｆの駆動信号を必要とする。このｆの駆動
信号はｇの信号の生成と同様に、タイマ７はタイマ５の
出力ｃｌと同じ周期で０１よりＴ１０時間遅延した信号
ｃ３を出力する。

ここでＴＩＯは、 Ｔ１．０＝Ｔ３−Ｔ５Ｘｎ（ただしｎは整数）なる時間
である。１２ビツトのシフトレジスタ１２はカウンタ９
の出力ｄ２をシフトデータとし、タイマ７の出力ｃ３を
シフトクロックとして動作し、出力ｅ３−１からｅ３−
１２までの１２ビツトのタイミング信号を出力する。こ
れらの出力は第４図（ｂ）のヘッドのタイミング信号の
立下がりタイミングのみを有している。Ｓ−Ｒラッチ部
Ｉ４はｅｌ−ｎの立上がりタイミングをセットタイミン
グ、ｅ３−ｎの立下がりタイミングをリセットタイミン
グとし、印字インターバル時間Ｔ１、及びヘッド通電時
間Ｔ３を保証したｆ−１からｆ−１２までの第４図（ｂ
）の１２ビツトの分散タイミング信号を得る。

なお、以上は印字モードが１７１２０インチドツトピッ
チに対する説明であったが、例えば印字モードが１７２
４０インチドツトピッチの場合Ｔ５Ｔ１７６となり、こ
れに伴いＴ６．ＴＩＯ，Ｔ４゜Ｔ３も変化する。タイマ
５，６，７、カウンタ８゜９ではＣＰＩＪＩからの設定
信号ｂｌ、ｂ２．ｂ３゜ｂ４．ｂ５によりＴ５．Ｔ６．
Ｔ１０．Ｔ４．Ｔ３を決定する。

第６図は第３図（ａ）のヘッドにおける印字データ合成
部３９のタイミングチャートである。印字モードには例
えば印字ドツト間隔が１７３６０インチのものがあるが
、ヘッドのドツトパターン間隔は１７１．２０インチな
ので、１７１２０インチを１２分割する分散タイミング
はＣＰＵＩからの印字ドツト間隔が１７３６０インチの
印字データｈＯの３デ一タ分にまたがる。こういった印
字モードに対応するためには、まずデータｈＯに対して
り、１．ｈ２のようにそれぞれ１データ、２デ一タ期間
遅延させたデータを得、データセレクタ１７に入力し、
ＣＰＵＩからのセレクト信号１によってセレクトされた
データＪを得るようにする。

第６図の場合、ピンｌないし８、ピン９ないし１６、ピ
ン１７ないし２４のそれぞれの印字データがｈｏ、ｈｌ
、ｈ２に対応している。ここで印字データ間隔が１７１
２０インチ固定の場合は、このデータセレクタ１７およ
びラッチ部１５、）６は必要ない。

データセレクタ１７の出力はラッチ部１８に入力された
２４ピンの各ピンそれぞれの印字データが第６図に示す
分散タイミング信号ｇによってラッチされる。更にこの
２４ビットのラッチされた各ピンのデータにと、分散タ
イミング信号ｇのＡ　Ｎ　ｌ）をＡＮＤ回路１９でとる
ことによりヘッド駆動信号ｍを得る。

これらｍ、ｆの駆動信号によりヘッドドライバ２０では
、第２図に示したようにまずｍ、ｆを両方”　Ｈ”レベ
ルにするとトランジスタ２２．２３がＯＮになり、ヘッ
ドコイル２１に電流■が流れ時定数に従って上昇する。

次にｍを″′Ｌ″レベルにするとトランジスタ２２がＯ
ＦＦになりダイオード２４からヘッドコイル２１に電流
が流れ込む。次にｆを”　Ｌ　”レベルにすると電流は
徐々にゼロになる。

このように電磁力で駆動されるワイヤドツトプリンタは
、ワイヤによるピンを高速かつ低消費型ツノで駆動する
ためにヘッドコイル両端をスイッチングする２段駆動に
なっており、ｍ、ｆ２種類のタイミングのヘッド駆動信
号により駆動される。

第７図は、本発明による分散印字の騒音低減効果を示す
図で、分散１／４で７ｃｌＢ、１／２４で］ＯｄＢの騒
音低減効果があることが判る。なお、この効果は約２０
００ゲートを有する回路によって達成されたもので、同
じ効果を得るには従来の回路では約７０００ゲートが必
要である。

（発明の効果） 以上、説明して明らかなように本発明は、同位相で駆動
されるピン２個組を集合して構成したピン列２列以上を
、各ピン列の間隔を文字ピッチの非整数倍として配列し
た印字ヘッドの制御装置であり、ピン列の配列傾斜を補
正する相隣接するピン毎の駆動信号の時間差を周期とし
、前記、印字ヘッドの通電時間の立上がりのタイミング
、及び立下がりのタイミングにそれぞれ同期した、第１
及び第２のタイミング信号を発生する第１及び第２のタ
イマと、前記、第１及び第２のタイミング信号をそれぞ
れシフトクロックとする第１及び第２のシフトレジスタ
と、前記、第１のシフトレジスタの出力をセット信号、
第２のシフトレジスタの出力をリセット信号として、全
ピンの印字タイミング信号を生成するセット／リセット
ラッチ部とを備えたので、ピンの同時打点が軽減されて
印字騒音の低減、及び磁気干渉の軽減が可能になり、さ
らに、２ピン毎の組として構成したピン配列に応じて駆
動回路を構成したので回路規模が極めて簡略される等顕
著な効果が発揮できる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は１ピ
ン分のヘッドドライバ回路、及び駆動信号のタイミング
チャート、第３図は印字ヘッドのピン列のパターンを示
す図、第４図、第５図は分散タイミングチャート、第６
図は印字データ合成のタイミングチャート、第７図は印
字騒音値を示す図、第８図は従来のワイヤドツトヘッド
ピン列のパターンを示す図、及び傾斜配列したヘッドピ
ンのパターンを示す図、第９図はワイヤドツトヘッドの
駆動タイミングチャート、第１０図は従来の印字ヘッド
制御装置のブロック図である。 １・・・中央処理装置（ｃｐｕと略す）、３・・・文字
フォント読み出し専用メモリ（文字フォントＲＯＭと略
す）、　　４・・・発振器、５．６．７・・・タイマ、
　　８，９・・・カウンタ、　１０．　ＩＩ、　＋２・
・・シフトレジスタ、１３、１４・・・セットリセット
ラッチ部（Ｓ−Ｒラッチ部と略す）、　＋５．１６．１
８・・・ラッチ部、　１７・・データセレクタ、　２０
・・ヘッドドライバ、　２１・・・ヘッドコイル、３８
・・・分散タイミング生成部、　３９・・・印字データ
合成分。

Claims (2)

【特許請求の範囲】
1. （１）同位相で駆動される２個組のドットピンの集合と
   して構成したピン列２以上を、各ピン列が同位相で駆動
   されないようにピン列間隔を文字ピッチの非整数倍にし
   て設けた印字ヘッドを有し、上記各ピンに対応して駆動
   信号を供給することができるドットマトリクスプリンタ
   における印字ヘッド制御装置において、印字ヘッドキャ
   リッジの進行方向と直交する方向に有するピン列の傾斜
   配列を、時間的に補正する隣接するピン毎の駆動信号の
   時間差を周期とし、前記、印字ヘッドの通電時間の立上
   がりのタイミングに同期した第１のタイミング信号を発
   生する第１のタイマと、同様な、前記、ピン列の傾斜配
   列を補正する隣接するピン毎の駆動信号の時間差を周期
   とし、前記、印字ヘッドの通電時間の立下がりのタイミ
   ングに同期した第２のタイミング信号を発生する第２の
   タイマと、前記、第１及び第２のタイミング信号をそれ
   ぞれシフトロックとする第１及び第２のシフトレジスタ
   と、前記、第１のシフトレジスタの出力をセット信号、
   第２のシフトレジスタの出力をリセット信号として、全
   ドットピンの印字タイミング信号を生成するセット／リ
   セットラッチ部とを備えたことを特徴とする印字ヘッド
   制御装置。
2. （２）第１のタイマ、及び第２のタイマの周期を、複数
   のフォントや単位長あたりの文字数の変更に対応して変
   化させたことを特徴とする請求項（１）記載の印字ヘッ
   ド制御装置。