JPS63263972A - 発光ダイオ−ドアレイ用ドライバｉｃ - Google Patents
発光ダイオ−ドアレイ用ドライバｉｃInfo
- Publication number
- JPS63263972A JPS63263972A JP62097387A JP9738787A JPS63263972A JP S63263972 A JPS63263972 A JP S63263972A JP 62097387 A JP62097387 A JP 62097387A JP 9738787 A JP9738787 A JP 9738787A JP S63263972 A JPS63263972 A JP S63263972A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- driver
- way
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 11
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発光ダイオードアレイ方式の電子写真プリンタ
に係り、特に記録光源の発光ダイオードアレイヘッドに
用いられるドライバＩＣに関するものである。
に係り、特に記録光源の発光ダイオードアレイヘッドに
用いられるドライバＩＣに関するものである。
発光ダイオードアレイの駆動回路において、高密度アレ
イになるとこれを駆動するドライバＩＣとの接続点の密
度も高くなり、その接続が難しくなる。これを回避する
ため、該アレイの引出し電極を１ドツト交互に千鳥状に
アレイの両側に引出す方法が採られている。これに伴っ
てドライバＩＣはアレイの両側に配置される。ドライバ
ＩＣは発光ダイオードアレイの各素子に対応して駆動回
路を持つが、発光データは入力端子を少なくするため、
１箇所または数箇所からシリアルに入力して各駆動回路
へ出力するのが一般的である。
イになるとこれを駆動するドライバＩＣとの接続点の密
度も高くなり、その接続が難しくなる。これを回避する
ため、該アレイの引出し電極を１ドツト交互に千鳥状に
アレイの両側に引出す方法が採られている。これに伴っ
てドライバＩＣはアレイの両側に配置される。ドライバ
ＩＣは発光ダイオードアレイの各素子に対応して駆動回
路を持つが、発光データは入力端子を少なくするため、
１箇所または数箇所からシリアルに入力して各駆動回路
へ出力するのが一般的である。
今、同一のドライバＩＣを発光ダイオードアレイの両側
に配置して駆動する場合を考えてみると、第３図の様に
なる。同図において、シリアル−パラレル変換のレジス
タＲとドライバＤからなるドライバ■Ｃ１のデータ入力
端子■は、アレイの両側では発光ダイオードアレイＬＥ
Ｄの中心から点対称の位置に在り、データのシフト方向
Ｓが逆になる。発光ダイオードアレイにおいてデータ順
序を揃えるためには、どちらかのドライバＩＣの入力デ
ータの順序を逆転させる必要が生じ、データ走査上わず
られしいことになる。このためデータ走査を左右どちら
からでも行える様に、双方向データ走査のドライバＩＣ
が使われている。
に配置して駆動する場合を考えてみると、第３図の様に
なる。同図において、シリアル−パラレル変換のレジス
タＲとドライバＤからなるドライバ■Ｃ１のデータ入力
端子■は、アレイの両側では発光ダイオードアレイＬＥ
Ｄの中心から点対称の位置に在り、データのシフト方向
Ｓが逆になる。発光ダイオードアレイにおいてデータ順
序を揃えるためには、どちらかのドライバＩＣの入力デ
ータの順序を逆転させる必要が生じ、データ走査上わず
られしいことになる。このためデータ走査を左右どちら
からでも行える様に、双方向データ走査のドライバＩＣ
が使われている。
第４図はそのドライバＩＣの構成を示すものである。Ｓ
Ｒｚ〜ＳＲ２はｎ箇所からのシリアルデータを順次取込
む双方向性のシフトレジスタ群、ＬＡＴＣＨは各シフト
レジスタでシリアル−パラレル変換されて出力されるデ
ータを一時保持するラッチ、Ｇは発光データのドライバ
Ｄへの開閉を行うゲートで、駆動する発光ダイオードア
レイの発光時間を規定するものである。
Ｒｚ〜ＳＲ２はｎ箇所からのシリアルデータを順次取込
む双方向性のシフトレジスタ群、ＬＡＴＣＨは各シフト
レジスタでシリアル−パラレル変換されて出力されるデ
ータを一時保持するラッチ、Ｇは発光データのドライバ
Ｄへの開閉を行うゲートで、駆動する発光ダイオードア
レイの発光時間を規定するものである。
シフトレジスタＳＲｓ〜ＳＲｎのそれぞれは詳しくは第
５図に示す論理回路構成である。シフト方向が互いに逆
のフリップＦＦからなる２系列のシフトレジスタを持つ
。端子ＬＤからデータを入力させるときには、方向切換
え信号１１１ ＩＩを端子Ｌ／Ｒから入力させて、上段
のシフトレジスタを選び、８１方向へシフトクロックに
同期して順次取込む。ＲＤをデータ入力端子とするとき
には、端子Ｌ／Ｒに１１０１１信号を与え下段のシフト
レジスタによりＳ２方向へデータを取込む。
５図に示す論理回路構成である。シフト方向が互いに逆
のフリップＦＦからなる２系列のシフトレジスタを持つ
。端子ＬＤからデータを入力させるときには、方向切換
え信号１１１ ＩＩを端子Ｌ／Ｒから入力させて、上段
のシフトレジスタを選び、８１方向へシフトクロックに
同期して順次取込む。ＲＤをデータ入力端子とするとき
には、端子Ｌ／Ｒに１１０１１信号を与え下段のシフト
レジスタによりＳ２方向へデータを取込む。
データが所定のレジスタ位置に取込まれた時点で、端子
ＬＳＴからラッチストローブ信号を入力すると、シフト
レジスタのデータはＬ Ａ Ｔ ＣＨに保持される。こ
の保持期間中に端子ＤＳＴがらドライバストローブ信号
を入力させると、保持データに基づいてドライバＤが導
通する。即ち端子Ｑ１〜ＱＮに接続しである発光ダイオ
ードアレイが点滅する。
ＬＳＴからラッチストローブ信号を入力すると、シフト
レジスタのデータはＬ Ａ Ｔ ＣＨに保持される。こ
の保持期間中に端子ＤＳＴがらドライバストローブ信号
を入力させると、保持データに基づいてドライバＤが導
通する。即ち端子Ｑ１〜ＱＮに接続しである発光ダイオ
ードアレイが点滅する。
上記従来のドライバＩＣはデータのシフト方向を双方向
性にするため、シフトレジスタのフリップフロップ回路
ＦＦが一方向性の場合の２倍の数が必要である。これは
ドライバＩＣが大きくなることを余儀なくし、これを実
装する発光ダイオ−ドアレイヘッドのサイズ増大を来た
すため、コスト高になるというのが従来技術の問題点で
あった。
性にするため、シフトレジスタのフリップフロップ回路
ＦＦが一方向性の場合の２倍の数が必要である。これは
ドライバＩＣが大きくなることを余儀なくし、これを実
装する発光ダイオ−ドアレイヘッドのサイズ増大を来た
すため、コスト高になるというのが従来技術の問題点で
あった。
本発明は上記の問題点に鑑みなされたもので、コスト低
減を可能する、少ないレジスタ回路でもって双方向性の
データ走査を実現した発光ダイオードアレイ用のドライ
バＩＣを提供することを目的とする。
減を可能する、少ないレジスタ回路でもって双方向性の
データ走査を実現した発光ダイオードアレイ用のドライ
バＩＣを提供することを目的とする。
本発明はｎ個のデータ入力端子を延長してデータバスを
敷き、該データバスに接続され配列によって順序付けさ
れたｎ個から成るレジスタブロックを繰返してｍヶ設け
、そして該レジスタブロックをイネーブルにするタイミ
ング発生器によって双方向性を得ることにより、上記の
目的を達成している。
敷き、該データバスに接続され配列によって順序付けさ
れたｎ個から成るレジスタブロックを繰返してｍヶ設け
、そして該レジスタブロックをイネーブルにするタイミ
ング発生器によって双方向性を得ることにより、上記の
目的を達成している。
本発明は従来の様にデータそのものが直列のレジスタへ
の入出力を繰返して動き、方向性を得るのではなく、レ
ジスタブロックへの入力タイミングが方向性に作用する
。タイミング信号はｍ個のレジスタブロックのみを双方
向性にする様に発生するので、該タイミング発生器の回
路規模は、従来双方向性データシフトに比べると小さく
なる。
の入出力を繰返して動き、方向性を得るのではなく、レ
ジスタブロックへの入力タイミングが方向性に作用する
。タイミング信号はｍ個のレジスタブロックのみを双方
向性にする様に発生するので、該タイミング発生器の回
路規模は、従来双方向性データシフトに比べると小さく
なる。
以下、本発明の一実施例を図面を用いて詳細に説明する
。第１図は本発明のドライバＩＣの構成を示すものであ
り、第２図はその動作のタイミングチャートである。第
１図においてＤＢはＤ１１〜ＤＩ。を入力端子とするｎ
ビットのデータバス、ＲＢ １〜ＲＢ、はｍ個のレジス
タブロック、ＬＡＴＣＨはｎ−ｍ （＝Ｎ）ビットのラ
ッチ、ＢＳＲは双方向性シフトレジスタ、ＧはＡＮＤゲ
ート、Ｄは発光ダイオードアレイを駆動するドライバで
ある。
。第１図は本発明のドライバＩＣの構成を示すものであ
り、第２図はその動作のタイミングチャートである。第
１図においてＤＢはＤ１１〜ＤＩ。を入力端子とするｎ
ビットのデータバス、ＲＢ １〜ＲＢ、はｍ個のレジス
タブロック、ＬＡＴＣＨはｎ−ｍ （＝Ｎ）ビットのラ
ッチ、ＢＳＲは双方向性シフトレジスタ、ＧはＡＮＤゲ
ート、Ｄは発光ダイオードアレイを駆動するドライバで
ある。
レジスタブロックはｎ個の個別レジスタからなり、接続
するデータ入力端子Ｄ１１〜ＤＩｎの番号順に合せて左
から配列する構成を採り、該レジスタブロックをイネー
ブルにするタイミング信号ＣＫはＢＳＲから発せられる
。ＢＳＲはシフト方向が互いに逆の２系列のシフトレジ
スタから成り端子Ｌ／Ｒ八″１”、Ｏ”を与えることに
よってシフト方向を選択する。
するデータ入力端子Ｄ１１〜ＤＩｎの番号順に合せて左
から配列する構成を採り、該レジスタブロックをイネー
ブルにするタイミング信号ＣＫはＢＳＲから発せられる
。ＢＳＲはシフト方向が互いに逆の２系列のシフトレジ
スタから成り端子Ｌ／Ｒ八″１”、Ｏ”を与えることに
よってシフト方向を選択する。
まず、左側端子Ｑ１に若い順序のデータが出力する様に
データ走査を行う場合を考える。このとき端子Ｌ／Ｒに
ｒｒ １ ｕの信号を与えて、ＢＳＲの上段のシフトレ
ジスタを選択する。データの番号順序とデータ入力端子
番号順序とを一致させて、端子ＣＬＫから入力するクロ
ックに同期して順次にｎビット単位でデータバスに与え
る。同じタイミングで端子ＬＳＰに第２図に示す様なス
タートパルスを与えると、これがクロックによりＳｌの
方向へ送られ、その出力ＣＫはレジスタブロックを左か
らの順序即ちＲＢ １＋ ＲＢ ２１・・・・・・ＲＢ
。
データ走査を行う場合を考える。このとき端子Ｌ／Ｒに
ｒｒ １ ｕの信号を与えて、ＢＳＲの上段のシフトレ
ジスタを選択する。データの番号順序とデータ入力端子
番号順序とを一致させて、端子ＣＬＫから入力するクロ
ックに同期して順次にｎビット単位でデータバスに与え
る。同じタイミングで端子ＬＳＰに第２図に示す様なス
タートパルスを与えると、これがクロックによりＳｌの
方向へ送られ、その出力ＣＫはレジスタブロックを左か
らの順序即ちＲＢ １＋ ＲＢ ２１・・・・・・ＲＢ
。
の順序にイネーブルにする。これによってデータは若い
順からレジスタブロックの左から右へとｍ個のレジスタ
ブロックの全部へＮビット格納される。この後のラッチ
ＬＡＴＣＨ，ゲートＧ、ドライバＤの動作は前記の従来
の如くにすれば、データの順番と出力端子番号が一致す
る駆動ができる。
順からレジスタブロックの左から右へとｍ個のレジスタ
ブロックの全部へＮビット格納される。この後のラッチ
ＬＡＴＣＨ，ゲートＧ、ドライバＤの動作は前記の従来
の如くにすれば、データの順番と出力端子番号が一致す
る駆動ができる。
次に右側出力端子ＱＮに順番の若いデータが出力する様
にデータ走査を行う場合を説明する。端子Ｌ／Ｒをｕ
Ｏｎにし、端子Ｒ８Ｐにスタートパルスを与えれば、下
段のシフトレジスタを選択し、レジスタブロックは右の
ＲＢ、から左のＬＢｌの８２の方向へと順次イネーブル
になる。このときデータバスへの入力を、端子ＤＩの番
号とデータ番号を逆にして行えば、レジスタブロックの
右から左へとデータが取込まれる。従って、データの順
番と出力端子番号が逆転して出力され、前のデータ走査
方向と反対になる。
にデータ走査を行う場合を説明する。端子Ｌ／Ｒをｕ
Ｏｎにし、端子Ｒ８Ｐにスタートパルスを与えれば、下
段のシフトレジスタを選択し、レジスタブロックは右の
ＲＢ、から左のＬＢｌの８２の方向へと順次イネーブル
になる。このときデータバスへの入力を、端子ＤＩの番
号とデータ番号を逆にして行えば、レジスタブロックの
右から左へとデータが取込まれる。従って、データの順
番と出力端子番号が逆転して出力され、前のデータ走査
方向と反対になる。
以上の説明において、データ走査の双方向性はレジスタ
ブロックまでの動作で与えられるが、これに要するレジ
スタは双方向性シフトレジスタＢＳＲとレジスタブロッ
クＲＢの総和で、ｎ’ｍ＋２ｍである。これに対して第
４図に示した従来の方法では双方向性を得るためのレジ
スタ総数はくなる。ｎ＝８ビツトのときの構成では３７
％減となり、その分、ドライバＩＣのサイズは小さくな
り、コスト低減を得る。
ブロックまでの動作で与えられるが、これに要するレジ
スタは双方向性シフトレジスタＢＳＲとレジスタブロッ
クＲＢの総和で、ｎ’ｍ＋２ｍである。これに対して第
４図に示した従来の方法では双方向性を得るためのレジ
スタ総数はくなる。ｎ＝８ビツトのときの構成では３７
％減となり、その分、ドライバＩＣのサイズは小さくな
り、コスト低減を得る。
また、従来例は双方向性にすることによって、データ端
子が２倍に増えるのに対して、本発明ではスタートパル
スの入力端子が２個増えるのみで端子数が少なくて済む
。これもＩＣサイズを小さくすることに寄与する。以上
、本実施例に依るドライバＩＣは、回路規模と入力端子
数の低減によって小さくなり、コスト低減がもたらされ
る。
子が２倍に増えるのに対して、本発明ではスタートパル
スの入力端子が２個増えるのみで端子数が少なくて済む
。これもＩＣサイズを小さくすることに寄与する。以上
、本実施例に依るドライバＩＣは、回路規模と入力端子
数の低減によって小さくなり、コスト低減がもたらされ
る。
本発明は以上に説明した様に、従来よりもＩＣサイズを
小さくすることができるので、多方向性のデータ走査機
能をもつ便利なドライバＩＣを安価に製作することがで
きる。
小さくすることができるので、多方向性のデータ走査機
能をもつ便利なドライバＩＣを安価に製作することがで
きる。
第１図は本発明のドライバＩＣの一実施例を示した構成
図、第２図は第１図の動作を説明するタイミングチャー
ト、第３図は発光ダイオードアレイの駆動の従来例を示
す図、第４図および第５図は従来のドライバＩＣの構成
図である。 ＢＳＲ・・・双方向性シフトレジスタ、ＤＢ・・・デー
タバス、ＲＢ １〜ＲＢ、・・・レジスタブロック、Ｌ
ＳＰ、Ｒ５Ｐ・・・スタートパルス入力端子。
図、第２図は第１図の動作を説明するタイミングチャー
ト、第３図は発光ダイオードアレイの駆動の従来例を示
す図、第４図および第５図は従来のドライバＩＣの構成
図である。 ＢＳＲ・・・双方向性シフトレジスタ、ＤＢ・・・デー
タバス、ＲＢ １〜ＲＢ、・・・レジスタブロック、Ｌ
ＳＰ、Ｒ５Ｐ・・・スタートパルス入力端子。
Claims (1)
- １、面データを順次に格納する第１のレジスタ手段、前
記第１のレジスタ手段に充足された画データを一時保持
する第２のレジスタ手段、前記第２のレジスタ手段に保
持されている画データに基づきスイッチングするドライ
バ手段を持つ発光ダイオードアレイ用のドライバＩＣに
おいて、第１のレジスタ手段が、ｎビットのデータバス
、該データバスに接続されたレジスタブロック群ｍ、該
レジスタブロックに順次にデータを取込むためのタイミ
ングをつくる双方向シフトレジスタで構成されることを
特徴とする発光ダイオードアレイ用ドライバＩＣ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097387A JP2644749B2 (ja) | 1987-04-22 | 1987-04-22 | 発光ダイオードアレイ用ドライバｉｃ |
| US07/184,025 US4967192A (en) | 1987-04-22 | 1988-04-20 | Light-emitting element array driver circuit |
| DE3813664A DE3813664A1 (de) | 1987-04-22 | 1988-04-22 | Ansteuerschaltung fuer ein feld aus lichtemittierenden elementen |
| US07/605,394 US5138310A (en) | 1987-04-22 | 1990-10-30 | Light-emitting element array driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097387A JP2644749B2 (ja) | 1987-04-22 | 1987-04-22 | 発光ダイオードアレイ用ドライバｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263972A true JPS63263972A (ja) | 1988-10-31 |
| JP2644749B2 JP2644749B2 (ja) | 1997-08-25 |
Family
ID=14191103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097387A Expired - Lifetime JP2644749B2 (ja) | 1987-04-22 | 1987-04-22 | 発光ダイオードアレイ用ドライバｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644749B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002162928A (ja) * | 2000-11-28 | 2002-06-07 | Nec Corp | 走査回路 |
-
1987
- 1987-04-22 JP JP62097387A patent/JP2644749B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002162928A (ja) * | 2000-11-28 | 2002-06-07 | Nec Corp | 走査回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2644749B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3167435B2 (ja) | ドライバー回路 | |
| JP2001219596A (ja) | 自己走査型発光素子アレイ | |
| EP0416513B1 (en) | Fifo memory device | |
| US4454516A (en) | Heat-sensitive recording device | |
| JPS63263972A (ja) | 発光ダイオ−ドアレイ用ドライバｉｃ | |
| US5128692A (en) | Symmetric binary weighted exposure method and apparatus employing center pulse width modulation for continuous tone printer | |
| KR20100068049A (ko) | 데이터 처리 방법, 이를 수행하기 위한 구동 장치 및 이 데이터 처리 장치를 구비한 표시 장치 | |
| US4425562A (en) | Device for coding signals which are distributed between a number of channels | |
| JPH07329352A (ja) | プリントヘッド駆動ｉｃ、ｌｅｄアレイチップ及びｌｅｄプリントヘッド | |
| JPH081996A (ja) | ラインヘッド | |
| US3333255A (en) | High speed magnetic shift register | |
| JPS59159199A (ja) | 光出力半導体装置 | |
| JPH01178470A (ja) | 光プリンタの発光素子駆動回路 | |
| JPH04354418A (ja) | パルス幅変調回路 | |
| JPS60180338A (ja) | 並直列変換方式 | |
| JP2642970B2 (ja) | シフトレジスタ回路 | |
| JP2676077B2 (ja) | 直並列変換回路 | |
| JP2893690B2 (ja) | 半導体メモリ | |
| JPS5947384B2 (ja) | 磁気バブルメモリ装置 | |
| EP1215050A1 (en) | Driving ic and optical print head | |
| JPS58172058A (ja) | 熱記録ヘツドの記録走査回路 | |
| JPH07266602A (ja) | サーマルヘッド | |
| JPS6024967A (ja) | ドライバ搭載形サ−マルヘツドの駆動回路 | |
| JPS5984586U (ja) | 画像情報記憶装置 | |
| JPH04262698A (ja) | タイムスロット変換器 |