JPH0747712A - プリントヘッド - Google Patents

Abstract

(57)【要約】 【目的】 印字時間の補正を効率的に行う。 【構成】 制御チップ２００は、入力されてくるストロ
ーブ信号ＩＮＳＴＲのパルス長をカウントし、このカウ
ント時間に応じて、１つの基本パルスと複数の補正パル
スを発生する。また、ＩＮＤＡＴＡから入力されてくる
ドット毎の印字データと、この印字データ各ドットと補
正データ記憶部１００から対応ドットのアンドをとった
補正データを出力する。そして、この印字データと基本
パルスを掛け合わせることによって、基本パルスによる
印字を行い、補正データと補正パルスをかけあわせるこ
とによって補正パルスによる印字を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＥＤプリンタ、サー
マルプリンタ等に用いるプリントヘッド、特にドット毎
の印字むらを防止できるものに関する。

【０００２】

【従来の技術】従来より、サーマルプリンタやＬＥＤプ
リンタが利用されており、これらのプリンタにおいて
は、印字ドット毎の「１」、「０」のデータに応じて、
印字が行われる。例えば、ＬＥＤプリンタにおいては、
１行分のドット数に応じてＬＥＤが整列配置され、印字
データに応じてＬＥＤへの通電を制御することによって
印字を行う。

【０００３】このようなＬＥＤプリンタにおいては、Ｌ
ＥＤの特性の相違等に基づいて、ＬＥＤヘッドの光量ば
らつきが生じ、印字濃度にばらつきが発生する。このた
め、光量のばらつきを補正する手法が各種提案されてい
る。

【０００４】例えば、特公平２−４３６３４号公報で
は、ＬＥＤ光量のばらつきに対応する補正データをＰＲ
ＯＭに記憶しておき、この補正データに基づいて、発光
時間を制御することが示されている。これによって、Ｌ
ＥＤの光量ばらつきを補正して、ばらつきのない印字を
行うことができる。

【０００５】

【発明が解決しようとする課題】しかし、上記従来例で
は、印字ドット毎にこれに対応するＬＥＤ光量の補正デ
ータを読み出す。そして、各ＬＥＤへの通電経路に複数
のゲートを設け、補正データに応じてゲートの開放を制
御する。このため、ＬＥＤの個数が多くなるとゲート数
が多くなり装置が複雑になるという問題点があった。

【０００６】そこで、本出願人は、印字時間を規定する
ストローブパルスを基本パルスと、複数のパルス長の補
正パルスから構成し、補正データにより複数の補正パル
スの内のいくつを通過させるか制御するものを提案し
た。この手法によれば、１つのゲートの開閉を補正デー
タに応じて行えば良いため、簡単な構成で印字時間の制
御が容易になる。

【０００７】ところが、この提案の手法によると、基本
パルスと複数の補正パルスからなるストローブパルスが
必要であり、これを所定のクロックから作成しなければ
ならないという問題点があった。特に、通常のプリント
ヘッドは、外部からストローブパルスの供給を受ける構
成となっており、ストローブパルスを作成するための構
成を本体側に追加しなければならないという問題点があ
った。

【０００８】本発明は、上記問題点を解決することを課
題としてなされたものであり、通常の１パルスのストロ
ーブパルスから基本パルス、補正パルスを発生すること
ができるプリントヘッドを提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、複数ドットの
印字部により印字を行うプリントヘッドであって、印字
部の各ドット毎の補正データを記憶する補正データ記憶
部と、印字部における印字長さを表すストローブ信号の
パルス長をカウントするカウンタと、このカウンタによ
りカウントされたパルス長に基づいて、基本パルスおよ
び複数の補正パルスから構成される印字パルスを形成す
る印字パルス形成手段とを有し、形成された印字パルス
に応じて補正された印字を行うことを特徴とする。

【００１０】また、上記印字パルス形成手段は、上記カ
ウンタのカウント値をシフトレジスタに格納し、このシ
フトレジスタにおける左右シフトにより、基本パルスお
よび複数の補正パルスのそれぞれのパルス長を決定する
ことを特徴とする。

【００１１】また、上記印字パルス形成手段は、上記カ
ウントされたパルス長を基本パルスのパルス長とし、こ
れに基づいて補正パルスのパルス長を決定することを特
徴とする。

【００１２】また、上記印字パルス形成手段は、上記カ
ウントされたパルス長を補正パルスの内の１つのパルス
長とし、これに基づいて基本パルスおよび他の補正パル
スのパルス長を決定することを特徴とする。

【００１３】

【作用】このように、ストローブパルスのパルス長を計
測し、この計測値に応じて、基本パルス、補正パルスを
形成する。従って、補正を考えていない装置にこのプリ
ントヘッドを装着した場合にも、その装置において用意
されているストローブパルスを利用して、補正パルスに
よりドットごとのばらつきを補正した均一な印字を行う
ことができる。

【００１４】また、計測したパルス長から基本パルス、
補正パルスを生成する際、シフトレジスタの左右シフト
で行うことにより、高速の演算が達成できる。

【００１５】さらに、ストローブパルスのパルス長を基
本パルスまたは補正パルスの１つに対応させることによ
り、効率的なパルスの生成を行うことができる。

【００１６】

【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、本発明に係るプリントヘッドの
要部構成を示すブロック図である。このように、補正デ
ータ記憶部１００と制御チップ２００を有している。そ
して、補正データ記憶部１００は、ＥＥＰＲＯＭで構成
され、各ドットついての印字濃度のばらつき測定結果に
応じて定められた補正データを各ドット毎に記憶してい
る。この補正データは、所定のＩＮＣＬＫと共に、制御
チップ２００のＩＮＤＡＴＡ端子にシリアルデータとし
て入力され、制御チップ２００はこれを補正データ記憶
部１００の所定アドレスに書き込む。この動作は、製造
工程において１度行われ、所定の補正データが補正デー
タ記憶部１００に半永久的に記憶される。ここで、この
補正データ記憶部１００への補正データの記憶は、必ず
しも制御チップ２００を介して行わなくても良く、他の
書き込み手段を利用して行っても良い。

【００１７】本実施例において、補正データは３ビット
であり、ＬＳＢ、２ビット目、ＭＳＢに対応して、１、
２、４のパルス長の補正パルスを対応させる。このた
め、３ビットの補正データに応じて、３つの長さの補正
パルスの出力のオンオフを制御することによって０〜７
の長さの印字濃度補正を行うことができる。なお、補正
パルスによって、印字時間の補正を行うが、印字したい
ドットに対しては、最低限の長さの印字が必要である。
そこで、パルス長がこの最低限の印字に必要な長さのパ
ルスを基本パルスとして出力し、これに補正データに応
じた補正パルス付加することにより、各ドットの印字濃
度の調整を行っている。また、印字データに応じて、基
本パルスおよび複数の補正パルスの出力を制御すること
によって、各ドットの印字を行うかどうかを制御してい
る。

【００１８】制御チップ２００は、ＩＮＤＡＴＡ端子か
ら入力されてくる１行分の印字データは制御チップ内の
ＲＡＭに記憶され、これがそのまま基本データ（印字デ
ータ）として出力され、印字データと各補正データがか
けあわされた補正用のデータ出力される。そして、これ
らの印字制御用のデータはＯＤＡＴＡ０〜３として、４
ドット分ずつ並列して出力される。

【００１９】また、印字制御用のデータにより所定の長
さのストローブパルスの出力を制御することによって印
字時間を制御する。すなわち、ストローブパルスは、例
えば１つの基本パルスと３つの長さの異なる補正パルス
からなるため、印字データが「１」であるドットに対し
ては、基本パルスおよびそのドットの補正データに対応
する補正パルスが出力され、これに応じた時間の印字が
行われる。

【００２０】そして、本実施例において、入力されてく
る通常の１つのストローブパルスに基づいて、基本パル
スおよび補正パルスを生成する。すなわち、補正を考慮
していないシステムにおいては、印字のためのストロー
ブパルスは各ライン（１つのパルスが１ラインのすべて
のドットに適用される）に対し１つである。そして、本
実施例では、この１ラインに対する１つのストローブパ
ルスのパルス長から基本パルスおよび補正パルスを生成
する。

【００２１】図２には、このパルス発生のための構成が
示されている。ストローブパルスはカウンタ８０に入力
される。このカウンタ８０には発振器８２からのクロッ
クも供給されており、カウンタ８０は、ストローブパル
スのＨの期間に入力されるクロックをカウントする。そ
して、ストローブパルスの立ち下がりにおいてカウンタ
８０のカウント値がラッチ回路８４にラッチされる。な
お、ストローブパルスの立ち下がりでカウンタ８０はの
値はリセットされる。

【００２２】そして、このラッチ回路８４にラッチされ
た値はシフトレジスタ８６にセットされる。なお、この
シフトレジスタ８６はラッチ回路８４と兼用してもよ
い。シフトレジスタ８６は、シフトクロックに応じて左
右にその値をシフトできるものであり、これによって、
２の乗算および２の除算を行う。このシフトレジスタ８
６の値は、パルスジェネレータ８８に供給され、このパ
ルスジェネレータ８８は、シフトレジスタから供給され
る値に応じた長さのパルス（基本パルスおよび複数の補
正パルス）を出力する。

【００２３】ここで、シフトレジスタ８６は、次のよう
にして、基本パルスおよび複数の補正パルスのパルス長
を制御する。

【００２４】第１例 ラッチ回路８４にラッチされた値（読取り値）、すなわ
ち、図３（Ａ）に示すように、カウンタ８０でカウント
した入力されてくるＩＮＳＴＲのパルス長が、「０１１
０１００１」であった場合、これを基本パルスの長さに
する。そして、３つの補正パルス（補正パルス２、１、
０）のパルス長は、それぞれシフトレジスタで右に１ビ
ットずつシフトすることによって、基本パルスの１／
４，１／８，１／１６の値にする。すなわち、補正パル
ス２、１、０は、「０００１１０１０」「００００１１
０１」「０００００１１０」の値に対応するパルス長に
する。

【００２５】第２例 また、カウンタ８０でカウントとした値（読取り値）を
１つの補正パルスの長さにしてもよい。この例では補正
パルス２の長さにする。すなわち、図４（Ｂ）に示すよ
うに、カウンタ８０でカウントした入力されてくるＩＮ
ＳＴＲのパルス長が、「０００１１０１０」であった場
合、この値をシフトレジスタ８６において、左に２ビッ
トシフトして、「０１１０１００１」の基本パルスを発
生する。また、補正パルス２はそのまま「０００１１０
１０」とし、補正パルス１、０はそれぞれ右に１、２ビ
ットシフトして、「００００１１０１」「０００００１
１０」の値に対応するパルス長にする。

【００２６】このように、カウント値のシフトレジスタ
８６におけるシフトによって、各種パルスを発生するた
め、高速演算ができる。そして、ストローブパルスは１
ライン毎に入力されてくるため、このストローブパルス
の長さを制御することによって、１ラインごとの印字強
度を制御することができる。また、このときに各ドット
の補正はそのまま行える。そして、プリントヘッドにお
いて、補正パルスの生成機能を有しているため、本体側
においては、特別の構成を必要としない。

【００２７】ここで、図４にタイミングチャートを示
す。制御チップ２００には、ドット数に対応した印字デ
ータＩＮＤＡＴＡがシリアル入力されてくる。そして、
このデータはＩＮＣＬＫにしたがって入力されてくる。
この入力が終了した後、ＩＮＬＡＴパルスが入力され１
ライン分の印字データが制御チップ２００内に記憶され
る。この印字データの入力所要時間がＴ７であり、１ラ
イン分のデータが入力されてくる周期がＴ６である。そ
の後、ストローブパルスＩＮＳＴＲが所定期間（時間Ｔ
４）立ち上がる。そして、このストローブパルスのパル
ス長が上述のようにして検出される。

【００２８】制御チップ２００は、ＯＤＡＴＡ０〜ＯＤ
ＡＴＡ３の４つの端子より、印字データデータ、補正デ
ータ２、補正データ１、補正データ０の４つのデータを
順次出力する。これらデータは、すべて１ラインのドッ
ト分出力され、その時間はＴ５である。そして、印字デ
ータが出力されると、この印字データは、ＯＬＡＴＣＨ
パルスによって所定のラッチ回路のラッチされる。

【００２９】一方、基本パルスは、この印字データの出
力が終了するまでに生成され、ＯＬＡＴＣＨによってラ
ッチされた印字データと、この基本パルス（パルス長Ｔ
３）がかけあわされ、ＬＥＤにこのパルス長の電流が流
れる。これによって、印字データが「１」であるドット
について、基本パルスの長さの電流が流れ、ＬＥＤが発
光する。次に、各ドットについての補正データのＭＳＢ
（補正データ２）が読み出され、この補正データ２とラ
ッチされている印字データがかけあわされた後、印字デ
ータが「１」であるＬＥＤに補正データ２に応じた電流
が流れる。さらに、補正データ１、ＬＳＢ（補正データ
０）に印字データがかけあわされた後、ＬＥＤに対応す
る電流が流れる。これによって、ＬＥＤは、基本パルス
の長さに補正パルスの長さの期間だけ発光する。例え
ば、印字データが「１」で、補正データが「１０１」の
ドットであれば、基本パルス＋補正パルス２＋補正パル
ス０＝Ｔ３＋Ｔ２＋Ｔ０の期間だけＬＥＤが発光する。
また、印字データが「０」のドットは全く発光しない。
これにより、発光するＬＥＤは、補正パルスによってそ
の発光時間が補正され、各ＬＥＤにおいて均一な発光が
達成される。そして、このＬＥＤからの射出光により、
感光ドラムが感光し、発光量に応じた印字が行われる。
なお、補正パルス２、１、０のパルス長は、Ｔ２＝２×
Ｔ１＝４Ｔ０の長さに設定されているため、補正データ
のＭＳＢ、２ドット、ＬＳＢにより、補正パルスの出力
を制御することによって、補正データに応じた長さのＬ
ＥＤの発光を達成できる。この例では、ストローブパル
ス長Ｔ４＝補正パルス２長Ｔ２とした。

【００３０】また、補正データもＯＬＡＴＣＨによって
ラッチ回路にラッチされる。なお、ＢＵＳＹ信号は印字
データの入力可能期間を定めるためのものである。

【００３１】このように、本実施例によれば、外部から
入力されてくるストローブパルスＩＮＳＴＲのパルス長
を計測し、これに応じて、基本パルス、補正パルス２、
補正パルス１、補正パルス０を作成する。従って、補正
パルスを使用しないことを前提として形成された通常の
装置におけるストローブパルスを用いて、補正が行え
る。従って、本実施例のプリントヘッドを通常の装置に
そのまま装着して、補正された均一な発光が達成され
る。

【００３２】なお、基本パルス、補正パルスの生成につ
いては、上述のように２例示したが、プリントヘッドに
おいてこの２種類を用意しておき切り換え可能にすると
よい。これによって、発光量の調整を行うことができ、
本実施例のプリントヘッドの適用範囲を広げることがで
きる。

【００３３】また、図５に本発明の他のタイミングチャ
ートを示す。この例では、ストローブパルスのパルス長
Ｔ４＝基本パルス長としている。なお、基本パルスは、
４つに分割しているため、分割された１つは補正パルス
２と同一の長さになっている。この構成においても、上
述と同様の動作が達成できる。

【００３４】さらに、本発明の細部の構成について説明
する。図６は、本発明に係るプリントヘッドの印字デー
タの補正のための回路を示すブロック図である。この例
では、補正データ記憶部１００は、４ビットの補正デー
タを記憶するものであり、４つのドットについての補正
データを並列して出力する。このため、データの出力端
としてＩＯ０〜ＩＯ３を有している。また、この補正回
路は、補正データ記憶部１００と、制御チップ２００か
らなり、制御チップ２００は、印字データ記憶部２と、
出力パルスジェネレータ３を含んでいる。

【００３５】補正データ記憶部１００は、ＥＥＰＲＯ
Ｍ、ＥＰＲＯＭまたはＲＡＭによって構成され、プリン
トヘッドの各ドットについての補正データを記憶する。
すなわち、ＬＥＤプリントヘッドであれば、１行分のＬ
ＥＤを有しており（例えば２５６０個）、これらのそれ
ぞれに印字データを供給し、ドット毎の印字を行う。そ
して、この光量のばらつきを補正するためのデータが、
この補正データ記憶部１００に記憶されている。また、
通常時は、補正データ記憶部１００に対する書込みは行
わない。そこで、この補正データ記憶部１００のライト
イネーブル端子（反転ＷＥ端子）は、電源に接続されて
おり、書込み不能となっている。また、チップイネーブ
ル端子（反転ＣＥ端子）は、アースに接続されており、
補正データ記憶部１００が常にアクセス可能となってい
る。

【００３６】また、補正データ記憶部１００は、入力端
子として所定のクロック信号を受け入れるＣＬＫ及びア
ドレスのリセットをするリセット端子ＲＥＳＥＴ端子を
有している。そこで、ＲＥＳＥＴ端子に入力されたパル
ス信号によって、読出しアドレスがリセットされ、ＣＬ
Ｋ端子に入力されるパルスに従って、読出しアドレスを
順次変更する。そして、この補正データ記憶部１００
は、ＣＬＫ端子に供給されるパルスをカウントし、これ
に応じたアドレスのデータを出力する。

【００３７】このアクセスアドレスは常に４つ指定さ
れ、この４つの指定されたアドレスに書き込まれている
補正データが端子ＩＯ０〜ＩＯ３から出力される。この
ように、補正データ記憶部１００は、１つのクロックを
受け入れ、このクロックをカウントすることによって４
つのアドレスを得、４つのアドレスのデータを順次並列
出力する。

【００３８】印字データ記憶部２は、入力されてくるデ
ータを一時的に記憶し、所定のタイミングで出力するラ
インバッファであり、入力信号用の端子として、ＯＵＴ
ＣＬＫ、ＲＲＥＳＥＴ、ＩＮＣＬＫ、ＷＲＥＳＥＴ、Ｔ
ＯＧＧＬＥ、ＩＮＤＡＴＡ、ＲＥＳＥＴ端子を有してお
り、出力端子として、ＯＵＴＤＡＴＡ０〜ＯＵＴＤＡＴ
Ａ３を有している。さらに、内部における動作用の設定
端子として、ＢＩＴ６４Ｎ０〜ＢＩＴ６４Ｎ３の４端子
を有している。

【００３９】ＲＥＳＥＴ端子には、電源とアースを接続
する抵抗８とコンデンサ９の直列接続における両者の接
続点が接続されており、このＲＥＳＥＴ端子には、電源
投入時において、徐々に電位が上昇する信号が入力され
る。そして、印字データ記憶部２は、このＲＥＳＥＴ端
子における電位が所定電位に達した場合にパルスを生成
し、このパルスで内部のレジスタ等の値をリセットす
る。

【００４０】ＩＮＤＡＴＡ端子には、ドット毎に
「１」、「０」で表される印字データがシリアルデータ
として順次供給され、ＩＮＣＬＫ端子に入力されるクロ
ックのカウント結果に応じたアドレスに印字データを記
憶する。また、ＷＲＥＳＥＴ端子には、ＩＮＣＬＫ端子
に入力されるクロックによって決定される書込みアドレ
スについてのカウンタをリセットするリセット信号が供
給される。

【００４１】また、ＲＲＥＳＥＴ端子には、読出しアド
レスについてのカウンタをリセットするリセット信号が
供給され、このカウンタは、ＯＵＴＣＬＫ端子に供給さ
れるクロックをカウントする。そして、この印字データ
記憶部２は、一対のラインバッファを有しており、その
一方に供給されてくる印字データを書き込み、他方から
データを読み出す。そして、この読出し、書込みはＴＯ
ＧＧＬＥ端子に供給される信号によって随時切り換えら
れる。

【００４２】出力パルスジェネレータ３は、所定の周波
数のパルスを生成出力するものであり、ＳＴＡＲＴ信号
によりパルスの発生を開始する。そして、所定数のパル
スを出力すると共に、この所定数の出力が終了した場合
にＯＬＡＴＣＨ信号を出力する。さらに、この出力パル
スジェネレータ３は、その内部に上述の図７に示した回
路を有しており、入力されてくるストローブ信号ＩＮＳ
ＴＲから基本パルスおよび複数の補正パルスを作成す
る。なお、上述の例では補正パルスは３種類であった
が、この例では、補正パルスを４種類とし、より細かな
印字濃度の補正を可能としている。

【００４３】さらに、補正データ記憶部１００のＣＬＫ
端子には、出力パルスジェネレータ３の出力であるＯＣ
ＬＫ信号がアンドゲート４を介し供給されている。そし
て、このアンドゲート４には、ＰＡＴＨ信号がインバー
タ６を介し供給される。そこで、ＰＡＴＨ信号がＬレベ
ルであった場合に、アンドゲート４がＯＣＬＫ信号を補
正データ記憶部のＣＬＫ端子に供給することとなる。一
方、補正データ記憶部１００の出力端子ＩＯ０〜ＩＯ３
には、オアゲート５ａ〜５ｄが接続されている。そし
て、このオアゲート５ａ〜５ｄには、ＰＡＴＨ信号も供
給されるようになっている。そこで、このオアゲート５
ａ〜５ｄの出力は、ＰＡＴＨ信号がＨレベルの際にＨに
固定される。また、ＰＡＴＨ信号がＬレベルの場合に
は、オアゲート５ａ〜５ｄは、補正データ記憶部１００
の出力端子ＩＯ０〜ＩＯ３のデータをそのまま出力す
る。上述のように、ＰＡＴＨ信号がＨの場合には、アン
ドゲート４にＬ信号が供給されるため、ＯＣＬＫ信号の
補正データ記憶部１００のＣＬＫ端子への入力は禁止さ
れている。そして、このＯＣＬＫ信号の入力が禁止され
た時に、オアゲート５ａ〜５ｄの出力がＨに固定され
る。従って、補正データ記憶部１００の読出しが行われ
ていない場合に、オアゲート５ａ〜５ｄの出力がＨレベ
ルに固定されることとなる。

【００４４】また、オアゲート５ａ〜５ｄの出力は、ア
ンドゲート７ａ〜７ｄに入力され、このアンドゲート７
ａ〜７ｄには、印字データ記憶部２の出力端子ＯＵＴＤ
ＡＴＡ０〜ＯＵＴＤＡＴＡ３の端子の出力も供給されて
いる。そこで、このアンドゲート７ａ〜７ｄにおいて、
印字データ記憶部２から読み出された４つのデータと、
補正データ記憶部１００から読み出された４つの補正デ
ータの論理和がとられることとなる。そして、この補正
データによる補正を受けた印字データが４つずつ並列に
出力される。

【００４５】図７は、補正データ記憶部１００の構成を
示すブロック図である。このように、補正データ記憶部
１００は、補正データを記憶する４つのブロックである
セルマトリックス１０ａ〜１０ｄを有している。このセ
ルマトリックス１０ａ〜１０ｄは、行デコーダ１２から
供給される行信号によって特定される行のデータをそれ
ぞれ出力する。この例においては、各セルマトリックス
１０ａ〜１０ｄは、２５６行で、１行が３２ビットのデ
ータを記憶できるようになっている。また、この行デコ
ーダ１２は、行アドレスカウンタ１４から供給されるア
ドレスについての８ビットデータをデコードするもので
ある。一方、セルマトリックス１０ａ〜１０ｄの出力デ
ータラインは、列デコーダ１６ａ〜１６ｄを介し出力さ
れる。

【００４６】そして、この列デコーダ１６ａ〜１６ｄに
はビットカウンタ１８が接続されており、このビットカ
ウンタ１８から供給されるデータにより、セルマトリッ
クス１０ａ〜１０ｄから供給されるそれぞれ３２ビット
のデータのうちの１つを選択し、Ｉ／Ｏ０〜Ｉ／Ｏ３に
それぞれのビット毎のデータを出力する。そして、行ア
ドレスカウンタ１４及びビットカウンタ１８には、所定
のクロックであるＣＬＫ信号が供給されており、これら
カウンタ１４、１８は、ＣＬＫ信号をカウントし、行ア
ドレス及びビット値を決定する。また、行アドレスカウ
ンタ１４及びビットカウンタ１８には、ＲＥＳＥＴ信号
が供給されるようになっており、このＲＥＳＥＴ信号に
よって、カウンタがリセットされる。

【００４７】さらに、補正データ記憶部１００は、Ｒ／
Ｗコントロールロジック２０を有している。このＲ／Ｗ
コントロールロジック２０は、反転ＷＥ信号を受け入
れ、これに応じて列デコーダ１６ａ〜１６ｄを制御し、
セルマトリックス１０ａ〜１０ｄに対するアクセスが書
込みか読出しであるのかを制御する。なお、上述のよう
に、補正データ記憶部１００は、予め得られているＬＥ
Ｄの光量ばらつきについてのデータを記憶するものであ
り、通常の動作時には、セルマトリックス１０ａ〜１０
ｄのデータは読み出されるようになっている。

【００４８】ここで、セルマトリックス１０ａ〜１０ｄ
は、図８に示すような構成を有している。すなわち、セ
ルマトリックス１０ａは、データ記憶アドレス０〜６３
９にＮｏ．０ドット〜Ｎｏ．６３９ドットの補正データ
の４ビット目（ＭＳＢ）、データ記憶アドレス６４０〜
１２７９にＮｏ．０ドット〜Ｎｏ．６３９ドットの補正
データの３ビット目、データ記憶アドレス１２８０〜１
９１９にＮｏ．０ドット〜Ｎｏ．６３９ドットの２ビッ
ト目、データ記憶アドレス１９２０〜２５５９にＮｏ．
０ドット〜Ｎｏ．６３９ドットの１ビット目（ＬＳＢ）
を記憶している。また、セルマトリックス１０ｂは、同
様の記憶アドレスにＮｏ．６４０ドット〜Ｎｏ．１２７
９ドットの補正データのＭＳＢ、３ビット目、２ビット
目、ＬＳＢの順でそれぞれ記憶している。さらに、セル
マトリックス１０ｃはＮｏ．１２８０ドット〜１９１９
ドットの補正データ、セルマトリックス１０ｄはＮｏ．
１９２０ドットデータ〜Ｎｏ．２５５９ドットの補正デ
ータをそれぞれビット毎に記憶している。

【００４９】このように、本実施例では、セルマトリッ
クス１０ａ、１０ｂ、１０ｃ、１０ｄは、それぞれ２５
６０ビットの補正データを記憶しているだけであり、利
用される記憶容量はそれぞれ２５６０ビット分である。
そこで、本例では、行アドレスカウンタ１４及びビット
カウンタ１８を制御して、３２０行×８ビットのデータ
が各セルマトリクス１０ａ〜１０ｄから出力されるよう
に設定している。

【００５０】すなわち、行アドレスカウンタ１４、ビッ
トカウンタ１８は、ＣＬＫ信号をカウントし、セルマト
リックス１０ａ〜１０ｄのそれぞれにおけるデータ記憶
アドレス０〜６３９のデータを最初に出力する。これに
よって、補正データのＭＳＢが出力される。次に、デー
タ記憶アドレス６４０〜１２７９、１２８０〜１９１
９、１９２０〜２５５９の補正データを順次出力する。
このため、出力Ｉ／Ｏ０〜Ｉ／Ｏ３には、最初に、Ｎ
ｏ．０、Ｎｏ．６４０、Ｎｏ．１２８０、Ｎｏ．１９２
０ドットについての補正データのＭＳＢが出力される。
そして、ＭＳＢの出力が終了した場合には、補正データ
が３ビット目、２ビット目、１ビット目の順で出力され
る。

【００５１】次に、印字データ記憶部２は、図９に示す
ような構成を有している。印字データの記憶手段とし
て、２行分の印字データを記憶するものを有しており、
ＲＡＭ３０ａ〜３０ｄが１行分の印字データを記憶し、
ＲＡＭ３２ａ〜３２ｄが他の１行分の印字データを記憶
する。本例では、ＲＡＭ３０ａ〜３０ｄ及び３２ａ〜３
２ｄは、それぞれ９６０ビットの記憶容量を有してい
る。そして、このＲＡＭ３０ａ〜３０ｄ及び３２ａ〜３
２ｄの出力端子Ｏは、データセレクタ３４ａ〜３４ｄを
介しＯＵＴＤＡＴＡ０〜ＯＵＴＤＡＴＡ３に接続されて
いる。ここで、データセレクタ３４ａは、ＲＡＭ３０ａ
または３２ａ、データセレクタ３４ｂは、ＲＡＭ３０ｂ
または３２ｂ、データセレクタ３４ｃは、ＲＡＭ３０ｃ
または３２ｃ、データセレクタ３４ｄはＲＡＭ３０ｄま
たは３２ｄのいずれかを選択してデータを出力する。

【００５２】また、ＲＡＭ３０ａ〜３０ｄ、３２ａ〜３
２ｄの入力端子ＤＩには、ＩＮＤＡＴＡラインが接続さ
れており、シリアル入力されてくる印字データがいずれ
かのＲＡＭに入力される。すなわち、ＲＡＭ３０ａ〜３
０ｄ、３２ａ〜３２ｄの反転ＷＲ端子に入力される信号
がＬレベルであるＲＡＭであって、アドレス端子ＡＤ端
子に入力されるアドレス信号が、自己のアドレスであっ
た場合に、そのアドレスにＩＮＤＡＴＡより送られてく
る印字データが書き込まれる。また、反転ＷＲ端子に入
力される信号がＨレベルであった場合には、ＲＡＭ３０
ａ〜３０ｄ、３２ａ〜３２ｄは、読み出し状態であり、
ＡＤ端子に入力されるアドレスが自己のものであった場
合には、そのアドレスで特定されたアドレスに記憶され
ているデータがＤＯ端子から出力される。

【００５３】次に、ＲＡＭ３０ａ〜３０ｄおよびＲＡＭ
３２ａ〜３２ｄは、それぞれ１ライン分の印字データを
４つのブロックに分けて格納するようにしている。例え
ば、１ラインが２５６０ドットであれば、この２５６０
ドットのデータがシリアル転送され、これがＲＡＭ３０
ａ〜３０ｄまたは３２ａ〜３２ｄのいずれかのＲＡＭに
格納される。そして、この場合には、４つのＲＡＭ３０
ａ（３２ａ）〜３０ｄ（３２ｄ）のそれぞれに６４０ド
ットずつ分けて格納される。ここで、この６４０ドット
と言う数の指定は、ＢＩＴ６４Ｎ０〜ＢＩＴ６４Ｎ３の
４ビットの信号の指定によって行う。

【００５４】図１０に、各ＲＡＭ３０、３２におけるビ
ット数の指定テーブルを示す。このように、ＢＩＴ６４
Ｎ０〜ＢＩＴ６４Ｎ３の状態がそれぞれＬ，Ｈ，Ｌ，Ｈ
であった場合に、１つのブロック内のビット数が６４０
であることが認識される。そして、このブロック内ビッ
ト数は、コンパレータ３６の内部にセットされる。

【００５５】一方、入力データの書込みアドレスは、ラ
イトカウンタ３８によって決定される。このライトカウ
ンタ３８は、ＷＲＥＳＥＴによって０にリセットされ、
入力されるＩＮＣＬＫ信号をカウントすることによって
書込みアドレスを発生する。また、読出しアドレスはリ
ードカウンタ４０のカウント値によって決定される。こ
のリードカウンタ４０は、ＲＥＳＥＴ信号によってリセ
ットされ、ＯＵＴＣＬＫ信号をカウントすることによっ
て読出しアドレスを発生する。なお、このＯＵＴＣＬＫ
信号は、出力パルスジェネレータ３の出力である。

【００５６】そして、リードカウンタ４０及びライトカ
ウンタ３８のカウント値は、アドレスセレクタ４２に供
給される。このアドレスセレクタ４２は、リードカウン
タ４０及びライトカウンタ３８から供給されるカウント
値（アドレス）をＲＡＭ３０ａ〜３０ｄまたは３２ａ〜
３２ｄのいずれに供給するかを切替制御するものであ
る。従って、ＲＡＭ３０ａ〜３０ｄまたは３２ａ〜３２
ｄのいずれか一方に読出しアドレスが供給され、他方に
書込みアドレスが供給される。

【００５７】また、このアドレスセレクタにおける切替
は、トグルＦＦの状態によって制御される。すなわち、
トグルＦＦは、ＬＡＴＣＨ信号に応じてその状態が順次
変化するものであり、この出力信号はアドレスセレクタ
４２及びデータセレクタ３４ａ〜３５ｄに供給されてい
る。そして、アドレスセレクタ４２は、トグルＦＦ４４
の状態により、一方のＲＡＭ３０ａ〜３０ｄ（または３
２ａ〜３２ｄ）に読出しアドレスを供給した場合に、デ
ータセレクタ３４ａ〜３４ｄは読出しアドレスが供給さ
れているＲＡＭ３０または３２からの出力信号を選択す
る。

【００５８】また、書込みクロックであるＩＮＣＬＫ信
号は、パルスジェネレータ４６に入力され、このパルス
ジェネレータ４６で得られたパルスがスイッチ４８に供
給される。スイッチ４７は、パルスジェネレータ４６か
ら供給されるパルスと、トグルＦＦ４４から供給される
信号により、ＲＡＭ３０ａ〜３０ｄまたは３２ａ〜３２
ｄのいずれにデータを書き込むかを示す相補的な信号を
出力する。ここで、上述のように、ＲＡＭ３０ａ〜３０
ｄ及び３２ａ〜３２ｄのそれぞれは、６４０ビットのデ
ータを記録するようにセットされており、これはコンパ
レータ３６に記憶されている。

【００５９】コンパレータ３６には、ライトカウンタ３
８の出力であるカウント値が供給される。そして、この
コンパレータ３６は、ライトカウンタ３８の出力カウン
ト値が、コンパレータ３６にセットされている値に到達
した場合にパルスを出力する。コンパレータ３６の出力
は、ブロックカウンタ４８に入力され、ここでカウント
される。ブロックカウンタ４８の出力はブロックセレク
タ５０に入力される。ブロックセレクタは、ブロックカ
ウンタ４８の出力値をデコードし、４つの出力信号のう
ちの１つをＨとする。ブロックセレクタ５０の４つの出
力線は、それぞれナンドゲート５２ａ及び５４ａ、５２
ｂ及び５４ｂ、５２ｃ及び５４ｃ、５２ｄ及び５４ｄに
入力されるようになっている。そこで、ライトカウンタ
３８のカウント値が、コンパレータ３６にセットされて
いる値に到達する度に、アンドゲート５２ａ〜５２ｄ及
び５４ａ〜５４ｄのいずれか１つに供給される信号が順
次Ｈとされる。

【００６０】一方、アントゲード５２ａ〜５２ｄ及び５
４ａ〜５４ｄには、それぞれスイッチ４７の相補的な出
力信号が供給されている。すなわち、スイッチ４７は、
アンドゲート５２ａ〜５２ｄまたは５４ａ〜５４ｄのい
ずれかにＨ信号が供給し、他方にＬ信号が供給する。そ
こで、ナンドゲート５２ａ〜５２ｄ及び５４ａ〜５４ｄ
は、その中でスイッチ４７からＨを入力され、ブロック
セレクタ５０からＨの信号を入力されているもののみが
出力としてＬ信号を出力する。そこで、ＲＡＭ３０ａ〜
３０ｄ、３２ａ〜３２ｄのいずれか１つがデータ書込み
可能となり、ブロックセレクタから供給される信号によ
り、ＲＡＭが順次書込み可能とされていく。このように
して、ＲＡＭ３０の４つのブロックに書込みが終了した
場合には、次に、スイッチ４７からの信号によって、Ｒ
ＡＭ３２が選択され、ここに順次書込みが行われる。

【００６１】一方、反転ＷＲ端子にＬの信号が供給され
るのは、ＲＡＭ３０ａ〜３０ｄ、３２ａ〜３２ｄのうち
１つだけであるため、その他のＲＡＭからは読出しが可
能となっている。そこで、リードカウンタ４０から読出
しアドレスが供給された４つのＲＡＭ３０（または３
２）からデータが読み出され、この読み出されたデータ
がデータセレクタ３４ａ〜３４ｄによって選択出力され
る。このようにして、データの入力は、シリアル入力で
あるが、データの出力は、４つのラインに並列して行わ
れることとなる。

【００６２】そして、この出力は、上述のように図６に
おけるアンドゲート７ａ〜７ｄにそれぞれ供給され、Ｏ
ＤＡＴＡ０〜ＯＤＡＴＡ３として出力される。出力デー
タＯＤＡＴＡ０〜ＯＤＡＴＡ３は、ＬＥＤプリントヘッ
ドのドライブ回路に供給される。

【００６３】このドライブ回路を図１１に示す。このよ
うに、入力されてくるＯＤＡＴＡ０〜ＯＤＡＴＡ３のデ
ータは、これを受け入れ記憶する４つのシフトレジスタ
６０ａ〜６０ｄに入力される。なお、このシフトレジス
タ６０ａ〜６０ｄに入力される信号は、ＲＡＭ３０また
は３２における読出しクロックと同期していなければな
らないため、これらシフトレジスタには、ＯＣＬＫが供
給されている。そこで、図６におけるアンドゲート７ａ
〜７ｄから出力される信号が、４つのシフトレジスタ６
０ａ〜６０ｄのそれぞれに入力され、１ライン分の印字
データがここに記憶されることとなる。

【００６４】そして、シフトレジスタ６０ａ〜６０ｄに
記憶された印字データは、１ライン分のデータが揃った
段階で発せられるＯＬＡＴＣＨ信号によってラッチ回路
６２に記憶される。このラッチ回路６２は、ナンドゲー
ト６４を介しＦＥＴ６６のゲートに接続されている。そ
して、このＦＥＴ６６の一端が電源ＶＤＤに接続され、
他端がＬＥＤ６８に接続されている。そして、ナンドゲ
ート６４、ＦＥＴ６６、ＬＥＤ６８は、１ライン分のド
ットに対応した数だけ設けられている。そこで、ラッチ
回路６２に記憶されている１ライン分のデータに対応し
てＦＥＴ６６がオンオフし、対応するＬＥＤ６８が発光
する。

【００６５】ここで、ナンドゲート６４には、ＯＳＴＲ
信号が供給され、このＯＳＴＲ信号がハイになっている
期間だけＦＥＴ６６に電流が流通され、ＬＥＤ６８が発
光される。このＯＳＴＲ信号は、上述のように出力パル
スジェネレータ３において形成されたものであり。１ラ
インの印字に対し、１つの基本パルスと、４つの補正パ
ルスを有している。

【００６６】次に、この実施例の全体動作について図１
２のタイミングチャートに基づいて説明する。印字デー
タは、１ライン分毎にシリアルデータとして出力され、
ＩＮＤＡＴＡラインによって送られてくる。そして、こ
の時のデータのクロックがＩＮＣＬＫ信号であり、印字
データと共にこのクロック信号が供給される。また、１
ライン分のデータの終了時に１つのパルスを有するＬＡ
ＴＣＨ信号も入力されてくる。そして、この１ライン分
の印字データは、上述の印字データ記憶部２に記憶され
る。すなわち、ＩＮＣＬＫ信号によってライトカウンタ
３８がカウントを開始し、このカウント値とブロックカ
ウンタ４８のカウント値に応じてＲＡＭ３０ａ〜３０ｄ
または３２ａ〜３２ｄのいずれか１つのＲＡＭが選択さ
れ、そのＲＡＭにおけるライトカウンタ３８のカウント
値で特定されるアドレスに印字データが書き込まれる。
従って、１ライン分の印字データが、３０ａ〜３０ｄま
たは３２ａ〜３２ｄのいずれか一方に分割して書き込ま
れることとなる。

【００６７】そして、ＬＡＴＣＨ信号が立ち上がると、
１ライン分の印字データの入力が終了したことが認識さ
れ、これに応じてＲＯＭＲＥＳＥＴ信号が立ち上がる。
これは、図７におけるアドレスのリセット信号であり、
これによって補正データ記憶部１００における読出しア
ドレスが０に戻される。

【００６８】さらに、ＲＯＭＲＳＥＴ信号が立ち上がる
と同時に、ＰＡＴＨ信号が所定期間だけＨとなる。この
Ｈの期間は、１ライン分のデータの読出しが終了するま
での期間であり、リードカウンタ４０の値が所定値に達
した際に立ち下げるようにすると良い。また、同時にＲ
ＲＥＳＥＴ信号に１つのパルスが発生し、これによっ
て、リードカウンタ４０の値が０に戻される。さらに、
この時にＳＴＡＲＴ信号も１パルスを出力する。このＳ
ＴＡＲＴ信号は、図６における出力パルスジェネレータ
３に入力されるものであり、このＳＴＡＲＴ信号のパル
ス入力により出力パルスジェネレータ３が読出しクロッ
クであるＯＣＬＫ信号の出力を開始する。本実施例にお
いては６４０の読出しクロックが出力パルスジェネレー
タ３から出力される。そこで、リードカウンタ４０はそ
のカウント値が０から６３９に順次変化し、このカウン
ト値が順次アドレスセレクタを介しＲＡＭ３０ａ〜３０
ｄ及び３２ａ〜３２ｄのアドレス端子ＡＤに供給され
る。そこで、読出し側のＲＡＭ３０ａ〜３０ｄ（または
３２ａ〜３２ｄ）の４つからそれぞれ対応アドレスのデ
ータが読み出されることとなる。すなわち、Ｎｏ．０〜
６３９，６４０〜１２７９，１２８０〜１９１９，１９
２０〜２５５９ドットの印字データがシリアルデータと
して４つ並列してそれぞれ順次出力される。

【００６９】そして、この１ライン分のデータの出力が
終った段階でＯＬＡＴＣＨ信号にパルスが出力され、こ
の信号によって図１１におけるラッチ回路６２に１ライ
ン分のデータがラッチ６２にラッチされる。そして、こ
のような動作はＩＮＤＡＴＡラインからの１ライン分の
印字データの入力に対し６回行われる。一方、補正デー
タ記憶部１００からのデータ読出しは、印字データ記憶
部２からの読出しと同一の読出しクロックＯＣＬＫによ
って行われるが、補正データ記憶部１００からの読出し
の場合には、ＰＡＴＨ信号がＨの場合に、読出しが禁止
されている。すなわち、図７に示すように、１回目及び
６回目の印字データの読出しの際には、補正データの読
出しが行われない。そこで、この１回目及び６回目の印
字データはそのままシフトレジスタ６０ａ〜６０ｄに記
憶され、これに応じた印字が行われる。

【００７０】一方、２回目〜５回目の読出しの際には、
図６におけるアンドゲート７ａ〜７ｄにおいて補正デー
タ記憶部１００から読み出された補正データと印字デー
タのアンドがとられる。そして、補正データ記憶部１０
０からの読出しは、印字データの２回目の読出しに対し
データ記憶アドレス０〜６３９に記憶されているＮｏ．
０ドット〜Ｎｏ．２５５９ドットまでの補正データのＭ
ＳＢのデータが出力される。従って、アンドゲート７ａ
〜７ｄにおいては、それぞれ対応するドットの印字デー
タと対応するドットの補正データのＭＳＢのアンドがと
られる。そして、３回目の印字データの読み出し、すな
わち２回目の補正データの読出しの際には、補正データ
の３ビット目、４回目の印字データの読出しの際には補
正データの２ビット目、５回目の印字データの読出しの
際には、補正データのＬＳＢのデータがそれぞれ読み出
され、それぞれ対応する印字データとアンド処理されて
これがＬＥＤ駆動回路に供給される。

【００７１】そして、ＬＥＤ駆動回路のナンドゲート６
４に供給されるＯＳＴＲ信号は、印字データの１回目及
び６回目の読出しに対応した際には、基本的な印字分の
長さを有するパルス（基本パルス）であり、２回目から
５回目に対しては、その長さが順次２分の１になる長さ
となっている。従って、補正データの４ビットに対応し
て、それぞれの長さの電流供給が行われる。そこで、補
正データ４ビットによって０〜７の大きさの値が決定さ
れ、これに対応した長さの電流供給が行われる。そこ
で、もともと発光量の大きなＬＥＤ６８に対しては、補
正データが小さくセットされ、これに応じて短い時間の
発光が行われ、光量の少ないＬＥＤ６８に対しては、補
正データとして大きな値がセットされ、これに応じて長
い時間の補正データによる発光が行われる。

【００７２】ここで、６回目の印字データの読出しによ
る印字を行うのは、印字におけるドット長を同一にする
ためである。すなわち、ＬＥＤ６８が発光している間に
も、感光ドラムは移動しており、発光の時間が異なれ
ば、感光している位置も異なることとなる。従って、基
本印字の後に補正データによる印字を行えば、補正デー
タの値によってドット長が変化することになる。ところ
が、６回目に補正データによらない基本印字を行うこと
によって、一番最初の基本印字と２回目の基本印字によ
って印字ドットの長さは全て同一になる。従って、時間
的な補正によっても、ドット長を同一とでき、鮮明なド
ットを生成することができる。

【００７３】なお、ＲＲＥＳＥＴからＯＬＡＴＣＨの出
力の間に、ＳＴＡＲＴ信号が入ったりしないようにし、
またデータのセットがＯＬＡＴＣＨによって完了したこ
とが分るように、ＢＵＳＹ信号を出力している。すなわ
ち、このＢＵＳＹ信号がＨの間は、データがセット中で
あることを示しており、次のデータのセットのためのＲ
ＲＥＳＥＴ、ＳＴＡＲＴ信号の出力はしない。また、Ｏ
ＳＴＲの出力は、このＢＵＳＹ信号を見てタイミングを
とっている。

【００７４】このように、本実施例においては、印字デ
ータの出力及び補正データの出力を４つの分けて並列出
力としている。このため、通常と同じクロックを利用し
ても、１回の読出しにかかる時間が４分の１となる。従
来のデータ入力が１つで、出力も一系列とした場合に
は、２５６０ドットのヘッドに１０ＭＨｚでデータ転送
した場合２５６μｓｅｃかかる。そこで、このデータ読
出しを６回行うと、１．５３６ｍｓｅｃだけかかり、か
なりの時間となる。一方、本実施例によれば、読出し時
間は４分の１とでき、十分な時間の短縮が行える。すな
わち、本実施例では、１行分の印字データに対するＯＳ
ＴＲ信号がＨとなる期間（６回）を０．３８５ｍｓｅ
ｃ、１行の印字データに対する印字周期を０．６４２ｍ
ｓｅｃとできる。

【００７５】例えば、記録幅２１６ｍｍ、３００ＤＰＩ
で２５６０ドット分のシリアルデータを転送すると、印
字周期が１ｍｓｅｃ程度となる。そこで、通常の方法で
は、印字データの転送回数は４回以下に限定され、本実
施例のような６回以上の印字データの転送は行えない。
そこで、本実施例により、多数回の印字が行え、よりき
め細かい補正を行うことができ、高品質の印字が可能と
なることが理解される。

【００７６】なお、上述の説明においては、ＬＥＤプリ
ンタについてのみ説明したが、サーマルプリンタ、ＬＥ
Ｄプリンタ、プラズマディスプレイなどの電流制御にも
本実施例の装置を利用することができる。

【００７７】

【発明の効果】以上説明したように、本発明によれば、
ストローブパルスのパルス長を計測し、これに基づいて
基本パルス、複数の補正パルスを生成する。そこで、通
常の本体からのストローブ信号を受入れ、ドット毎の印
字濃度のばらつきを補正することができる。

【図面の簡単な説明】

【図１】実施例の補正回路の全体構成を示すブロック図
である。

【図２】基本パルス、補正パルス発生のための回路構成
を示すブロック図である。

【図３】カウント値と基本パルス、補正パルスの第１例
の関係を示す説明図である。

【図４】動作の一例を示すタイミングチャートである。

【図５】動作の他の例を示すタイミングチャートであ
る。

【図６】補正回路の他の例の詳細構成を示すブロック図
である。

【図７】補正データ記憶部の構成を示すブロック図であ
る。

【図８】補正データ記憶部の記憶方式を示す説明図であ
る。

【図９】印字データ記憶部の構成を示すブロック図であ
る。

【図１０】印字データ記憶部における指定テーブルの構
成を示す説明図である。

【図１１】ＬＥＤドライバーの構成を示す図である。

【図１２】動作を説明するタイミングチャートである。

【符号の説明】

２ 印字データ記憶部 ３ 出力パルスジェネレータ １００ 補正データ記憶部 ２００ 制御チップ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数ドットの印字部により印字を行うプ
   リントヘッドであって、 印字部の各ドット毎の補正データを記憶する補正データ
   記憶部と、 印字部における印字長さを表すストローブ信号のパルス
   長をカウントするカウンタと、 このカウンタによりカウントされたパルス長に基づい
   て、基本パルスおよび複数の補正パルスから構成される
   印字パルスを形成する印字パルス形成手段と、 を有し、 形成された印字パルスに応じて補正された印字を行うこ
   とを特徴とするプリントヘッド。
2. 【請求項２】 請求項１記載のプリントヘッドにおい
   て、 上記印字パルス形成手段は、上記カウンタのカウント値
   をシフトレジスタに格納し、このシフトレジスタにおけ
   る左右シフトにより、基本パルスおよび複数の補正パル
   スのそれぞれのパルス長を決定することを特徴とするプ
   リントヘッド。
3. 【請求項３】 請求項１または２に記載のプリントヘッ
   ドにおいて、 上記印字パルス形成手段は、上記カウントされたパルス
   長を基本パルスのパルス長とし、これに基づいて補正パ
   ルスのパルス長を決定することを特徴とするプリントヘ
   ッド。
4. 【請求項４】 請求項１または３に記載のプリントヘッ
   ドにおいて、 上記印字パルス形成手段は、上記カウントされたパルス
   長を補正パルスの内の１つのパルス長とし、これに基づ
   いて基本パルスおよび他の補正パルスのパルス長を決定
   することを特徴とするプリントヘッド。