WO2021259356A1 - 芯片结构及其制作方法、显示装置 - Google Patents

芯片结构及其制作方法、显示装置 Download PDF

Info

Publication number
WO2021259356A1
WO2021259356A1 PCT/CN2021/102071 CN2021102071W WO2021259356A1 WO 2021259356 A1 WO2021259356 A1 WO 2021259356A1 CN 2021102071 W CN2021102071 W CN 2021102071W WO 2021259356 A1 WO2021259356 A1 WO 2021259356A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
current spreading
substrate
spreading layer
layer
Prior art date
Application number
PCT/CN2021/102071
Other languages
English (en)
French (fr)
Inventor
陈亮
郑皓亮
陈昊
玄明花
刘冬妮
赵蛟
齐琪
肖丽
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/772,951 priority Critical patent/US20230028984A1/en
Publication of WO2021259356A1 publication Critical patent/WO2021259356A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本公开提供一种芯片结构及其制作方法、显示装置。所述一种芯片结构，包括：基底，设置于所述基底上的微型发光二极管和驱动晶体管，所述驱动晶体管的第一极与所述微型发光二极管的第一电极耦接。

Description

芯片结构及其制作方法、显示装置
相关申请的交叉引用
本申请主张在2020年6月24日在中国提交的中国专利申请号No.202010587826.8的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及显示技术领域，尤其涉及一种芯片结构及其制作方法、显示装置。
背景技术
Micro LED(微型发光二极管)显示器件是新一代显示技术，具有高亮度，高发光效率，低功耗，响应速度快等优点。
发明内容
本公开的第一方面提供一种芯片结构，包括：基底，设置于所述基底上的微型发光二极管和驱动晶体管，所述驱动晶体管的第一极与所述微型发光二极管的第一电极耦接。
可选地，所述微型发光二极管包括多个膜层，所述驱动晶体管包括多个膜层，所述微型发光二极管中的每个膜层与所述驱动晶体管中的相应膜层同层设置。
可选地，所述微型发光二极管的多个膜层包括：沿远离所述基底的方向依次层叠设置在所述基底上的：第一电流扩展层、发光功能层和第二电流扩展层；还包括位于所述第二电流扩展层背向所述基底的一侧的第二电极；
所述驱动晶体管的多个膜层包括：
设置于所述第一电流扩展层背向所述基底的一侧的第一有源层；
设置于所述第一有源层背向所述基底的一侧的第三电流扩展层；
设置于所述第三电流扩展层背向所述基底的一侧的第二极和第一栅极，所述第二极与所述第三电流扩展层耦接，所述第一栅极与所述第三电流扩展 层绝缘；
所述第一电流扩展层复用为所述第一电极和所述第一极。
可选地，所述第一电流扩展层、所述第二电流扩展层和所述第三电流扩展层均为重掺杂膜层。
可选地，所述微型发光二极管还包括：第一补偿电极，所述第一补偿电极位于所述第二电流扩展层与所述第二电极之间，所述第二电极通过所述第一补偿电极与所述第二电流扩展层耦接；
所述驱动晶体管还包括：第二补偿电极，所述第二补偿电极位于所述第三电流扩展层与所述第二极之间，所述第二极通过所述第二补偿电极与所述第三电流扩展层耦接。
可选地，所述芯片结构还包括开关晶体管，所述开关晶体管包括多个膜层，所述开关晶体管中的每个膜层与所述驱动晶体管中的相应膜层同层设置。
可选地，所述开关晶体管的多个膜层包括：
设置于所述基底上的第四电流扩展层；
设置于所述第四电流扩展层背向所述基底的一侧的第二有源层；
设置于所述第二有源层背向所述基底的一侧的第五电流扩展层；
设置于所述第五电流扩展层背向所述基底的一侧的第三补偿电极；
设置于所述第四电流扩展层背向所述基底的表面的第三极，所述第三极与所述驱动晶体管的第一栅极耦接；
设置于所述第三补偿电极背向所述基底的一侧的第四极和第二栅极，所述第四极与所述第三补偿电极耦接，所述第二栅极与所述第三补偿电极绝缘。
可选地，所述第二电极、所述第二极、所述第三极和所述第四极采用金属材料制作。
可选地，所述芯片结构还包括：
设置于所述基底背向所述微型发光二极管的一侧的反射层；或者，
设置于所述第二电流扩展层背向所述基底的一侧的反射层。
基于上述芯片结构的技术方案，本公开的第二方面提供一种显示装置，包括上述芯片结构，还包括阵列基板，所述阵列基板包括：衬底基板，以及设置于所述衬底基板上的第一电源信号线、第二电源信号线和多个存储电容； 所述存储电容与所述芯片结构一一对应；
多个所述芯片结构呈阵列分布在所述阵列基板上，每个芯片结构中，微型发光二极管的第二电极与所述第一电源信号线耦接，所述驱动晶体管的第二极与所述第二电源信号线耦接，所述驱动晶体管的第一栅极与存储电容的第一极板耦接，所述存储电容的第二极板与所述驱动晶体管的第二极耦接。
可选地，所述芯片结构还包括开关晶体管，所述阵列基板还包括多条栅线和多条数据线；
所述栅线与所述数据线交叉设置；
多个所述芯片结构划分为与所述多条栅线一一对应的多行芯片结构，每行芯片结构中各芯片结构包括的开关晶体管的第二栅极分别与对应的栅线耦接；
多个所述芯片结构划分为与所述多条数据线一一对应的多列芯片结构，每列芯片结构中各芯片结构包括的开关晶体管的第四极分别与对应的数据线耦接。
可选地，所述微型发光二极管的第二电极通过第三导电连接部与所述第一电源信号线耦接，所述驱动晶体管的第二极通过第一导电连接部与所述第二电源信号线耦接，所述驱动晶体管的第一栅极通过第二导电连接部与存储电容的第一极板耦接。
基于上述芯片结构的技术方案，本公开的第三方面提供一种芯片结构的制作方法，用于制作上述芯片结构，所述制作方法包括：
在基底上制作微型微型发光二极管和驱动晶体管，所述驱动晶体管的第一极与所述微型发光二极管的第一电极耦接。
可选地，制作微型发光二极管和驱动晶体管的步骤具体包括：
在基底上形成第一电流扩展层；所述第一电流扩展层复用所述第一极和所述第一电极；
在所述第一电流扩展层背向所述基底的一侧，形成发光功能层和第一有源层；
通过一次构图工艺，同时形成位于所述发光功能层背向所述基底的一侧的第二电流扩展层，以及位于所述第一有源层背向所述基底的一侧的第三电 流扩展层；
通过一次构图工艺，同时形成位于所述第二电流扩展层背向所述基底的一侧的第一补偿电极，以及位于所述第三电流扩展层背向所述基底的一侧的第二补偿电极；
形成覆盖所述第一补偿电极和所述第二补偿电极的绝缘层，在所述绝缘层上形成有第一过孔和第二过孔，所述第一过孔暴露部分所述第一补偿电极，所述第二过孔暴露部分所述第二补偿电极；
通过一次构图工艺，同时形成位于所述绝缘层背向所述基底的一侧的第二电极、第二极和第一栅极，所述第二电极通过所述第一过孔与所述第一补偿电极耦接，所述第二极通过所述第二过孔与所述第二补偿电极耦接。
可选地，所述芯片结构还包括开关晶体管，所述开关晶体管包括第四电流扩展层、第二有源层、第五电流扩展层、第三补偿电极、第三极第四极和第二栅极，所述方法还包括：
通过同一次构图工艺，同时在基底上形成所述第一电流扩展层和第四电流扩展层；
通过同一次构图工艺，同时形成所述第一有源层，以及位于所述第四电流扩展层背向所述基底的一侧的第二有源层；
通过同一次构图工艺，同时形成所述第二电流扩展层，所述第三电流扩展层，以及位于所述第二有源层背向所述基底的一侧的第五电流扩展层；
通过同一次构图工艺，同时形成所述第一补偿电极，所述第二补偿电极，以及位于所述第五电流扩展层背向所述基底的一侧的第三补偿电极；所述绝缘层覆盖所述第三补偿电极；
通过同一次构图工艺，在所述绝缘层上同时形成所述第一过孔、所述第二过孔、第三过孔和第四过孔，所述第三过孔暴露部分所述第四电流扩展层，所述第四过孔暴露部分所述第三补偿电极；
通过一次构图工艺，同时形成所述第二电极、所述第二极、所述第一栅极、第三极、第四极和第二栅极，所述第三极与所述第一栅极耦接，所述第三极还通过所述第三过孔与所述第四电流扩展层耦接，所述第四极通过所述第四过孔与所述第三补偿电极耦接。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的第一驱动电路图；
图2为本公开实施例提供的第二驱动电路图；
图3为本公开实施例提供的正装结构微型发光二极管结构示意图；
图4为本公开实施例提供的倒装结构微型发光二极管结构示意图；
图5为本公开实施例提供的芯片结构的第一结构示意图；
图6为本公开实施例提供的将芯片结构绑定在阵列基板上的示意图；
图7为本公开实施例提供的芯片结构的第二结构示意图；
图8a～图8h为本公开实施例提供的芯片结构的制作流程示意图。
具体实施方式
为了进一步说明本公开实施例提供的芯片结构及其制作方法、显示装置，下面结合说明书附图进行详细描述。
在将Micro LED应用于大尺寸显示装置中时，一般是将多个Micro LED批量转移至形成有驱动电路的玻璃衬底上。但是由于驱动电路中驱动晶体管具有阈值电压偏移的特点，为保证Micro LED发光均一性，玻璃衬底上需要形成复杂的补偿电路，从而导致很难实现高分辨率的Micro LED显示装置。
请参阅图1、图2和图5，本公开实施例提供了一种芯片结构，包括：基底10，设置于所述基底10上的微型发光二极管100和驱动晶体管DTFT，所述驱动晶体管DTFT的第一极与所述微型发光二极管100的第一电极耦接。
具体地，所述微型发光二极管100的具体类型多种多样，示例性的，所述微型发光二极管100包括：蓝绿光微型发光二极管100或红黄光发光二极管。
示例性的，所述芯片结构形成为正装芯片结构、倒装芯片结构或垂直芯片结构。
示例性的，所述基底10包括蓝宝石基底，或者N型砷化镓基底。
示例性的，所述芯片结构还包括缓冲层11，所述缓冲层11位于所述基底10与所述微型发光二极管100，以及所述驱动晶体管DTFT之间。
如图1和图2所示，驱动微型发光二极管100发光的驱动电路至少包括：一个开关晶体管T1、一个存储电容Cst和驱动晶体管DTFT。所述开关晶体管T1没有像素电流通过，所述驱动晶体管DTFT有像素电流通过。其中所述驱动晶体管DTFT的尺寸大小主要与其包括的第一有源层20的迁移率，以及流过的像素电流大小有关。随着像素电流增大，所述驱动晶体管DTFT的尺寸越大，驱动电路尺寸也越大。
当驱动电路采用上述结构时，可以将所述开关晶体管T1形成在阵列基板上，将所述驱动晶体管DTFT与微型发光二极管100集成在所述芯片结构上，这样将所述芯片结构设置在所述阵列基板上时，每个微型发光二极管100对应的驱动电路仍然包括完整的驱动电路，能够实现驱动微型发光二极管100发光。
值得注意，所述驱动晶体管DTFT的第一极和第二极23的其中一个作为输入电极，另一个作为输出电极。所述微型发光二极管100的第一电极和第二电极34的其中一个作为阳极，另一个作为阴极。
本公开实施例提供的芯片结构中，将微型发光二极管100和驱动晶体管DTFT均集成在芯片结构上，使得所述驱动晶体管DTFT不会占用阵列基板的面积，从而使得阵列基板上，每个驱动电路占用的空间变小，能够有效提升阵列基板上包括的驱动电路的数量，这样在将所述芯片结构批量转移至所述阵列基板上形成微型发光二极管100显示装置时，显示装置中设置的芯片结构的数量能够有效提升，从而解决了相关技术很难实现高分辨率的Micro LED显示装置的问题。
在一些实施例中，所述微型发光二极管包括多个膜层，所述驱动晶体管包括多个膜层，所述微型发光二极管中的每个膜层与所述驱动晶体管中的相应膜层同层设置。
如图5所示，在一些实施例中，所述微型发光二极管100包括：沿远离所述基底10的方向依次层叠设置在所述基底10上的：第一电流扩展层30、 发光功能层31和第二电流扩展层32；还包括位于所述第二电流扩展层32背向所述基底10的一侧的第二电极34；
所述驱动晶体管DTFT包括：
设置于所述第一电流扩展层30背向所述基底10的一侧的第一有源层20；
设置于所述第一有源层20背向所述基底10的一侧的第三电流扩展层21；
设置于所述第三电流扩展层21背向所述基底10的一侧的第二极23和第一栅极24，所述第二极23与所述第三电流扩展层21耦接，所述第一栅极24与所述第三电流扩展层21绝缘；
所述第一电流扩展层30复用为所述第一电极和所述第一极。
具体地，当所述微型发光二极管100采用蓝绿光微型发光二极管100时，通常采用MOCVD(气相外延生长技术)在蓝宝石基底上生长GaN(氮化镓)外延片，然后加工成微型发光二极管100。示例性的，所述缓冲层11包括GaN缓冲层，所述第一电流扩展层30包括N型重掺杂GaN电流扩展层，所述发光功能层31包括交替制作的InGaN(铟镓氮)层和GaN层的多量子阱结构，所述第二电流扩展层32包括P型重掺杂GaN电流扩展层。
当所述微型发光二极管100采用红黄光微型发光二极管100时，通常采用MOCVD技术，在GaAs(砷化镓)基底或蓝宝石基底上生长AlGaInP(磷化铝镓铟)外延片，然后加工成微型发光二极管100。示例性的，所述第一电流扩展层30包括N型重掺杂AlGaInP电流扩展层，所述发光功能层31包括交替制作的AlGaInP层和InGaP层的多量子阱有源层，所述第二电流扩展层32包括P型重掺杂AlGaInP电流扩展层。
当所述微型发光二极管100采用垂直结构时，示例性的，所述第二电流扩展层32包括N型重掺杂AlGaInP电流扩展层，所述发光功能层31包括交替制作的AlGaInP层和InGaP层的多量子阱有源层，所述第一电流扩展层30包括P型重掺杂AlGaInP电流扩展层。
示例性的，如图8a～图8h所示，制作上述结构的微型发光二极管100和驱动晶体管DTFT时，先在基底10上形成缓冲层11，然后在缓冲层11背向所述基底10的一侧制作所述第一电流扩展层30；然后在所述第一电流扩展层30背向所述基底10的一侧制作发光功能薄膜，并对所述发光功能薄膜构 图，通过半导体工艺(涂PR胶-曝光-显影-刻蚀-剥离)去除发光区之外的发光功能薄膜，形成所述发光功能层31；然后采用外延技术，在所述第一电流扩展层30背向所述基底10的一侧制作一层有源膜层，再通过曝光、显影，去除除了所述第一有源层20之外的有源膜层，形成所述第一有源层20，所述第一有源层在所述基底10的上的正投影位于所述第一电流扩展层30在所述基底10的上的正投影的内部。接着采用MOCVD沉积形成P型电流扩展薄膜，对该P型电流扩展薄膜构图，同时形成所述第二电流扩展层32和所述第三电流扩展层21。最后在所述第二电流扩展层32背向所述基底10的一侧形成导电膜层，对该导电膜层进行构图，同时形成位于所述第二电流扩展层32背向所述基底10的一侧的第二电极34，以及位于所述第三电流扩展层21背向所述基底10的一侧的第二极23和第一栅极24，所述第二电极34与所述第二电流扩展层32耦接；所述第二极23与所述第三电流扩展层21耦接，所述第一栅极24与所述第三电流扩展层21绝缘。
所述发光功能层31与所述第一有源层20为相互独立的结构，所述第二电流扩展层32和所述第三电流扩展层21为相互独立的结构，所述发光功能层31和所述第二电流扩展层32形成为相对于所述第一电流扩展层30凸起的台阶结构，所述第一有源层20和所述第三电流扩展层21形成为相对于所述第一电流扩展层30凸起的台阶结构。
需要说明，制作所述芯片结构的过程中，在完成相应膜层的制作时，可以进行清洗工作，从而保证芯片结构更好的性能。
值得注意，所述第一电流扩展层30、所述第二电流扩展层32和所述第三电流扩展层21均为重掺杂膜层，具有良好的导电性能。
上述实施例提供的芯片结构中，通过将所述第一电流扩展层30同时复用为所述第一电极和所述第一极，避免了制作额外的所述第一电极和所述第一极，很好的保证了所述第一电极和所述第一极良好的电连接性能。
另外，上述实施例提供的芯片结构中，驱动晶体管DTFT采用垂直结构场效应晶体管，垂直结构场效应晶体管是以缩短沟道长度为目的的一类场效应晶体管，通过改变栅压来控制源漏电极的电流变化。这种结构的主要特点是：降低沟道长度由微米量级至纳米量级，极大的提高了器件的工作电流、 降低了器件的开启电压。垂直构型有机场效应晶体管在结构上与微型发光二极管100非常类似，因此可以在微型发光二极管100制备过程中增加或改变某些步骤，同时制备垂直结构的场效应晶体管，使得所述驱动晶体管DTFT与所述微型发光二极管100相关技术中的制作工艺兼容，从而很好的简化了芯片结构的制作流程，节约了制作成本。而且，上述实施例提供的芯片结构中，将垂直构型场效应晶体管集成到包括微型发光二极管100的芯片结构中，更好的实现了驱动电路与微型发光二极管100同时制作并同时转印，降低了巨量转移难度，提高了转移效率。
此外，基于外延技术生长的驱动晶体管DTFT的第一有源层20具有更高的迁移率，驱动晶体管DTFT尺寸可以做的更小，从而更有利于实现高分辨率的Micro LED显示装置。
如图5所示，在一些实施例中，所述微型发光二极管100还包括：第一补偿电极33，所述第一补偿电极33位于所述第二电流扩展层32与所述第二电极34之间，所述第二电极34通过所述第一补偿电极33与所述第二电流扩展层32耦接；
所述驱动晶体管DTFT还包括：第二补偿电极22，所述第二补偿电极22位于所述第三电流扩展层21与所述第二极23之间，所述第二极23通过所述第二补偿电极22与所述第三电流扩展层21耦接。
具体地，所述第一补偿电极33和所述第二补偿电极22采用导电材料制作，示例性的，采用氧化铟锡(ITO)制作透明的所述第一补偿电极33和所述第二补偿电极22，使得所述第一补偿电极33和所述第二补偿电极22具有良好的导电性能。
更详细地说，在构图形成所述第二电流扩展层32和所述第三电流扩展层21之后，能够暴露所述第二电流扩展层32，所述第三电流扩展层21，以及部分所述第一电流扩展层30；采用构图工艺，在所述第二电流扩展层32背向所述基底10的一侧形成所述第一补偿电极33，在所述第三电流扩展层21背向所述基底10的一侧形成所述第二补偿电极22；使得所述第一补偿电极33与所述第二电流扩展层32形成欧姆接触，所述第二补偿电极22与所述第三电流扩展层21形成欧姆接触。
上述设置所述微型发光二极管100包括所述第一补偿电极33和所述第二补偿电极22，更有利于电流的扩展，从而更好的提升了所述芯片结构的性能。
在一些实施例中，所述芯片结构还包括开关晶体管，所述开关晶体管包括多个膜层，所述开关晶体管中的每个膜层与所述驱动晶体管中的相应膜层同层设置。
如图1、图2和图7所示，在一些实施例中，所述芯片结构还包括开关晶体管T1，所述开关晶体管T1包括：
设置于所述基底10上的第四电流扩展层95；
设置于所述第四电流扩展层95背向所述基底10的一侧的第二有源层90；
设置于所述第二有源层90背向所述基底10的一侧的第五电流扩展层91；
设置于所述第五电流扩展层91背向所述基底10的一侧的第三补偿电极92；
设置于所述第四电流扩展层95背向所述基底10的表面的第三极96，所述第三极96与所述驱动晶体管DTFT的第一栅极24耦接；
设置于所述第三补偿电极92背向所述基底10的一侧的第四极93和第二栅极94，所述第四极93与所述第三补偿电极92耦接，所述第二栅极94与所述第三补偿电极92绝缘。
具体地，所述芯片结构还包括开关晶体管T1。所述开关晶体管T1的第二栅极94用于接收扫描信号，所述开关晶体管T1的第三极96与所述驱动晶体管DTFT的第一栅极24耦接，所述开关晶体管T1的第四极93用于接收数据信号。所述开关晶体管T1在导通状态时能够向所述驱动晶体管DTFT的第一栅极24写入数据信号。
制作所述开关晶体管T1时，可以通过同一次构图工艺，同时在基底10上形成所述第一电流扩展层30和第四电流扩展层95；通过同一次构图工艺，同时形成所述第一有源层20，以及位于所述第四电流扩展层95背向所述基底10的一侧的第二有源层90；通过同一次构图工艺，同时形成所述第二电流扩展层32，所述第三电流扩展层21，以及位于所述第二有源层90背向所述基底10的一侧的第五电流扩展层91；通过同一次构图工艺，同时形成所 述第一补偿电极33，所述第二补偿电极22，以及位于所述第五电流扩展层91背向所述基底10的一侧的第三补偿电极92；继续形成覆盖所述基底10的全部区域的绝缘层GI；通过同一次构图工艺，在所述绝缘层GI上同时形成所述第一过孔、所述第二过孔、第三过孔和第四过孔，所述第三过孔暴露部分所述第四电流扩展层95，所述第四过孔暴露部分所述第三补偿电极92；通过一次构图工艺，同时形成所述第二电极34、所述第二极23、所述第一栅极24、第三极96、第四极93和第二栅极94，所述第三极96与所述第一栅极24耦接，所述第三极96还通过所述第三过孔与所述第四电流扩展层95耦接，所述第四极93通过所述第四过孔与所述第三补偿电极92耦接。
示例性的，所述绝缘层GI采用SiO 2或SiN x制作，通过光刻工艺，能够形成所述第一过孔至第四过孔。所述绝缘层GI既起到绝缘作用，也起到保护作用。
所述第二电极34、所述第二极23、所述第三极96和所述第四极93采用金属材料制作。示例性的，所述第二电极34、所述第二极23、所述第三极96和所述第四极93采用金属材料形成层叠结构，如：采用lift-off工艺，形成Cr/Pt/Au或者Cr/Ni/Al的层叠结构。
示例性的，所述第一电流扩展层30和所述第四电流扩展层95可选为N型电流扩展层；所述第二电流扩展层32，所述第三电流扩展层21和所述第五电流扩展层91可选为P型电流扩展层。
示例性的，所述第一电流扩展层30和所述第四电流扩展层95可选为P型电流扩展层；所述第二电流扩展层32，所述第三电流扩展层21和所述第五电流扩展层91可选为N型电流扩展层。
上述实施例提供的芯片结构中，将垂直构型开关晶体管T1集成到包括微型发光二极管100的芯片结构中，更好的实现了驱动电路与微型发光二极管100同时制作并同时转印，有效降低了巨量转移难度，提高了转移效率。
在一些实施例中，所述芯片结构还包括：如图3所示，设置于所述基底10背向所述微型发光二极管的一侧的反射层12；或者，如图4所示，设置于所述第二电流扩展层32背向所述基底10的一侧的反射层12。
具体地，所述芯片结构根据出光面不同可分为正装结构和倒装结构，其 中正装结构从芯片结构背向基底10的一侧出光，倒装结构从基底10所在的一侧出光。
如图3和图7所示，采用正装结构时，可以在所述基底10背向所述微型发光二极管100的一侧设置反射层12。示例性的，所述微型发光二极管100、所述驱动晶体管DTFT和所述开关晶体管T1在所述基底10上的正投影，均位于所述反射层12在所述基底10上的正投影的内部。
如图4所示，采用倒装结构时，可以在所述第二电流扩展层32背向所述基底10的一侧设置反射层12。示例性的，所述反射层12位于所述第一补偿电极33与所述第二电极34之间，所述第一过孔贯穿所述反射层12。示例性的，所述微型发光二极管100在所述基底10上的正投影，位于所述反射层12在所述基底10上的正投影的内部。
上述设置所述芯片结构还包括所述反射层12，使得所述光线在射向反射层12时，反射层12能够将光线从芯片结构的出光侧射出，从而更好的提升了芯片结构的出光率。
如图6所示，本公开实施例还提供了一种显示装置，包括多个上述实施例提供的芯片结构，所述显示装置还包括阵列基板，所述阵列基板包括：衬底基板13，以及设置于所述衬底基板13上的第一电源信号线VDD、第二电源信号线VSS和多个存储电容Cst；所述存储电容Cst与所述芯片结构一一对应；
多个所述芯片结构呈阵列分布在所述阵列基板上，每个芯片结构中，微型发光二极管100的第二电极34与所述第一电源信号线VDD耦接，所述驱动晶体管DTFT的第二极23与所述第二电源信号线VSS耦接，所述驱动晶体管DTFT的第一栅极24与存储电容Cst的第一极板Cst1耦接，所述存储电容Cst的第二极板Cst2与所述第二电源信号线VSS耦接。
具体地，所述阵列基板作为所述显示装置的背板结构，包括：衬底基板13，以及设置于所述衬底基板13上的第一电源信号线VDD、第二电源信号线VSS和多个存储电容Cst。示例性的，所述第一电源信号线VDD包括正电源信号线，所述第二电源信号线VSS包括负电源信号线。
示例性的，所述存储电容Cst与所述芯片结构一一对应，所述存储电容 Cst的第一极板Cst1与所述驱动晶体管DTFT的第一栅极24耦接，所述存储电容Cst的第二极板Cst2与所述驱动晶体管DTFT的第二极23耦接，用于存储数据信号。
所述芯片结构对应的驱动电路的具体结构多种多样，下面示例性的给出两种驱动电路的具体结构。
第一种结构，如图1所示，所述驱动晶体管DTFT的第一极作为漏极，所述驱动晶体管DTFT的第二极23作为源极，所述微型发光二极管100的第一电极作为阴极，所述微型发光二极管100的第二电极34作为阳极，所述第二电极34与所述第一电源信号线VDD耦接，所述驱动晶体管DTFT的第二极23与所述第二电源信号线VSS耦接。所述存储电容Cst的第一极板Cst1与所述驱动晶体管DTFT的第一栅极24耦接，所述存储电容Cst的第二极板Cst2与所述驱动晶体管DTFT的第二极23耦接。
第二种结构，如图2所示，所述驱动晶体管DTFT的第一极作为源极，所述驱动晶体管DTFT的第二极23作为漏极，所述微型发光二极管100的第一电极作为阳极，所述微型发光二极管100的第二电极34作为阴极，所述第二电极34与所述第二电源信号线VSS耦接，所述驱动晶体管DTFT的第二极23与所述第一电源信号线VDD耦接。所述存储电容Cst的第一极板Cst1与所述驱动晶体管DTFT的第一栅极24耦接，所述存储电容Cst的第二极板Cst2与所述第一电源信号线VDD耦接。
通过调节驱动晶体管DTFT的第一栅极24的电压大小，可以控制通过驱动晶体管DTFT的电流，从而控制微型发光二极管100的发光强度。
如图6所示，在将所述驱动晶体管DTFT集成在所述芯片结构中时，所述芯片结构包括所述微型发光二极管100的第二电极34，所述驱动晶体管DTFT的第二极23，以及所述第一栅极24这三个绑定点位，相应的所述阵列基板中，包括所述第二电源信号线VSS绑定点位、所述第一电源信号线VDD绑定点位和所述存储电容Cst的第一极板Cst1的绑定点位。当采用上述第一种结构时，如图6所示，所述第二电极34绑定在阵列基板中对应的第二电源信号线VSS上，所述第二极23绑定在阵列基板中对应的第一电源信号线VDD上，所述第一栅极24绑定在所述阵列基板中对应的存储电容Cst的第一极板 Cst1上。
值得注意，在将所述芯片结构绑定在所述阵列基板上时，对于正装芯片结构，如图6所示，将所述芯片结构的绑定点位背向所述阵列基板设置，通过第一导电连接部71、第二导电连接部72和第三导电连接部73将芯片结构上的绑定点位与阵列基板上的绑定点位绑定在一起。另外，所述阵列基板上还设置有平坦层PLN。此外，可以在芯片结构与所述阵列基板之间填充上填充材料80，以更好的保证芯片结构绑定后的信赖性。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本公开实施例提供的显示装置中，将微型发光二极管100和驱动晶体管DTFT均集成在芯片结构上，使得所述驱动晶体管DTFT不会占用阵列基板的面积，从而使得阵列基板上，每个驱动电路占用的空间变小，能够有效提升阵列基板上包括的驱动电路的数量，这样在将所述芯片结构批量转移至所述阵列基板上形成微型发光二极管100显示装置时，显示装置中设置的芯片结构的数量能够有效提升，从而解决了相关技术很难实现高分辨率的Micro LED显示装置的问题。
如图1、图2和图7所示，在一些实施例中，所述芯片结构还包括开关晶体管T1，所述阵列基板还包括多条栅线Gate和多条数据线Data；所述栅线Gate与所述数据线Data交叉设置；
多个所述芯片结构划分为与所述多条栅线Gate一一对应的多行芯片结构，每行芯片结构中各芯片结构包括的开关晶体管T1的第二栅极94分别与对应的栅线Gate耦接；
多个所述芯片结构划分为与所述多条数据线Data一一对应的多列芯片结构，每列芯片结构中各芯片结构包括的开关晶体管T1的第四极93分别与对应的数据线Data耦接。
具体地，所述阵列基板还包括多条栅线Gate和多条数据线Data；所述栅线Gate与所述数据线Data交叉设置。示例性的，多个所述芯片结构呈阵列分布，能够划分为与所述多条栅线Gate一一对应的多行芯片结构，以及与所述多条数据线Data一一对应的多列芯片结构。
每个所述芯片结构还包括开关晶体管T1，每行芯片结构中各芯片结构包括的开关晶体管T1的第二栅极94分别与对应的栅线Gate耦接；每列芯片结构中各芯片结构包括的开关晶体管T1的第四极93分别与对应的数据线Data耦接。所述开关晶体管T1在对应的栅线Gate的控制下导通，将其耦接的数据线Data提供的数据信号写入至驱动晶体管DTFT的第一栅极24。
上述实施例提供的显示装置中，将垂直构型开关晶体管T1集成到包括微型发光二极管100的芯片结构中，更好的实现了驱动电路与微型发光二极管100同时制作并同时转印，有效降低了巨量转移难度，提高了转移效率。
本公开实施例还提供了一种芯片结构的制作方法，用于制作上述实施例提供的芯片结构，所述制作方法包括：在基底10上制作微型微型发光二极管100和驱动晶体管DTFT，所述驱动晶体管DTFT的第一极与所述微型发光二极管100的第一电极耦接。
采用本公开实施例提供的制作方法制作的芯片结构中，将微型发光二极管100和驱动晶体管DTFT均集成在芯片结构上，使得所述驱动晶体管DTFT不会占用阵列基板的面积，从而使得阵列基板上，每个驱动电路占用的空间变小，能够有效提升阵列基板上包括的驱动电路的数量，这样在将所述芯片结构批量转移至所述阵列基板上形成微型发光二极管100显示装置时，显示装置中设置的芯片结构的数量能够有效提升，从而解决了相关技术很难实现高分辨率的Micro LED显示装置的问题。
在一些实施例中，制作微型发光二极管和驱动晶体管DTFT的步骤具体包括：
在基底10上形成第一电流扩展层30；
在所述第一电流扩展层30背向所述基底10的一侧，形成发光功能层31和第一有源层20；
通过一次构图工艺，同时形成位于所述发光功能层31背向所述基底10的一侧的第二电流扩展层32，以及位于所述第一有源层20背向所述基底10的一侧的第三电流扩展层21；
通过一次构图工艺，同时形成位于所述第二电流扩展层32背向所述基底10的一侧的第一补偿电极33，以及位于所述第三电流扩展层21背向所述基 底10的一侧的第二补偿电极22；
形成覆盖所述第一补偿电极33和所述第二补偿电极22的绝缘层GI，在所述绝缘层GI上形成有第一过孔和第二过孔，所述第一过孔暴露部分所述第一补偿电极33，所述第二过孔暴露部分所述第二补偿电极22；
通过一次构图工艺，同时形成位于所述绝缘层GI背向所述基底10的一侧的第二电极34、第二极23和第一栅极24，所述第二电极34通过所述第一过孔与所述第一补偿电极33耦接，所述第二极23通过所述第二过孔与所述第二补偿电极22耦接。
具体地，当所述微型发光二极管100采用蓝绿光微型发光二极管100时，通常采用MOCVD(气相外延生长技术)在蓝宝石基底10上生长GaN(氮化镓)外延片，然后加工成微型发光二极管100。更详细地说，所述缓冲层11包括GaN缓冲层11，所述第一电流扩展层30包括N型重掺杂GaN电流扩展层，所述发光功能层31包括交替制作的InGaN(铟镓氮)层和GaN层的多量子阱结构，所述第二电流扩展层32包括P型重掺杂GaN电流扩展层。
当所述微型发光二极管100采用红黄光微型发光二极管100时，通常采用MOCVD技术，在GaAs(砷化镓)基底10或蓝宝石基底10上生长AlGaInP(磷化铝镓铟)外延片，然后加工成微型发光二极管100。更详细地说，所述第一电流扩展层30包括N型重掺杂AlGaInP电流扩展层，所述发光功能层31包括交替制作的AlGaInP层和InGaP层的多量子阱有源层，所述第二电流扩展层32包括P型重掺杂AlGaInP电流扩展层。
制作所述微型发光二极管100和驱动晶体管DTFT时，先在基底10上形成缓冲层11，然后在缓冲层11背向所述基底10的一侧制作所述第一电流扩展层30；然后在所述第一电流扩展层30背向所述基底10的一侧制作发光功能薄膜，并对所述发光功能薄膜构图，通过半导体工艺(涂PR胶-曝光-显影-刻蚀-剥离)去除发光区之外的发光功能薄膜，形成所述发光功能层31；然后采用外延技术，在所述第一电流扩展层30背向所述基底10的一侧制作一层有源膜层，再通过曝光、显影，去除除了所述第一有源层20之外的有源膜层，形成所述第一有源层20，所述第一有源层在所述基底10的上的正投影位于所述第一电流扩展层30在所述基底10的上的正投影的内部。接着采用 MOCVD沉积形成P型电流扩展薄膜，对该P型电流扩展薄膜构图，同时形成所述第二电流扩展层32和所述第三电流扩展层21。
在构图形成所述第二电流扩展层32和所述第三电流扩展层21之后，能够暴露所述第二电流扩展层32，所述第三电流扩展层21，以及部分所述第一电流扩展层30；采用一次构图工艺，在所述第二电流扩展层32背向所述基底10的一侧形成所述第一补偿电极33，在所述第三电流扩展层21背向所述基底10的一侧形成所述第二补偿电极22；使得所述第一补偿电极33与所述第二电流扩展层32形成欧姆接触，所述第二补偿电极22与所述第三电流扩展层21形成欧姆接触。
接着形成覆盖所述第一补偿电极33和所述第二补偿电极22的绝缘层GI，在所述绝缘层GI上刻蚀形成第一过孔和第二过孔，所述第一过孔能够暴露部分所述第一补偿电极33，所述第二过孔能够暴露部分所述第二补偿电极22。
最后在所述第二电流扩展层32背向所述基底10的一侧形成导电膜层，对该导电膜层进行一次构图工艺，同时形成位于所述绝缘层GI背向所述基底10的一侧的第二电极34、第二极23和第一栅极24，所述第二电极34通过所述第一过孔与所述第一补偿电极33耦接，所述第二极23通过所述第二过孔与所述第二补偿电极22耦接。
上述实施例提供的制作方法中，能够同时制作微型发光二极管100和驱动晶体管DTFT，从而很好的简化了芯片结构的制作流程，节约了制作成本。而且，上述实施例提供的芯片结构中，将垂直构型场效应晶体管集成到包括微型发光二极管100的芯片结构中，更好的实现了驱动电路与微型发光二极管100同时制作并同时转印，降低了巨量转移难度，提高了转移效率。
此外，基于外延技术生长的驱动晶体管DTFT的第一有源层20具有更高的迁移率，驱动晶体管DTFT尺寸可以做的更小，从而更有利于实现高分辨率的Micro LED显示装置。
在一些实施例中，所述芯片结构包括开关晶体管T1，开关晶体管T1包括第四电流扩展层、第二有源层、第五电流扩展层、第三补偿电极、第三极第四极和第二栅极，所述方法还包括：
通过同一次构图工艺，同时在基底10上形成所述第一电流扩展层30和 第四电流扩展层95；
通过同一次构图工艺，同时形成所述第一有源层20，以及位于所述第四电流扩展层95背向所述基底10的一侧的第二有源层90；
通过同一次构图工艺，同时形成所述第二电流扩展层32，所述第三电流扩展层21，以及位于所述第二有源层90背向所述基底10的一侧的第五电流扩展层91；
通过同一次构图工艺，同时形成所述第一补偿电极33，所述第二补偿电极22，以及位于所述第五电流扩展层91背向所述基底10的一侧的第三补偿电极92；所述绝缘层GI覆盖所述第三补偿电极92；
通过同一次构图工艺，在所述绝缘层GI上同时形成所述第一过孔、所述第二过孔、第三过孔和第四过孔，所述第三过孔暴露部分所述第四电流扩展层95，所述第四过孔暴露部分所述第三补偿电极92；
通过一次构图工艺，同时形成所述第二电极34、所述第二极23、所述第一栅极24、第三极96、第四极93和第二栅极94，所述第三极96与所述第一栅极24耦接，所述第三极96还通过所述第三过孔与所述第四电流扩展层95耦接，所述第四极93通过所述第四过孔与所述第三补偿电极92耦接。
在完成所述芯片结构的制作后，将所述芯片结构切割成晶粒，用于后续转印。
具体地，所述第一有源层20与所述第二有源层90同层同材料制作。所述第五电流扩展层91与所述第二电流扩展层32和所述第三电流扩展层21同层同材料制作。所述第三补偿电极92与所述第一补偿电极33和所述第二补偿电极22同层同材料制作。所述第三极96、所述第四极93和所述第二栅极94，与所述第二电极34、所述第二极23、所述第一栅极24同层同材料制作。
上述实施例提供的制作方法中，能够同时制作微型发光二极管100、驱动晶体管DTFT和开关晶体管T1，从而很好的简化了芯片结构的制作流程，节约了制作成本。另外，上述实施例提供的芯片结构中，将垂直构型开关晶体管T1集成到包括微型发光二极管100的芯片结构中，更好的实现了驱动电路与微型发光二极管100同时制作并同时转印，有效降低了巨量转移难度，提高了转移效率。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

  1. 一种芯片结构，包括：基底，设置于所述基底上的微型发光二极管和驱动晶体管，所述驱动晶体管的第一极与所述微型发光二极管的第一电极耦接。
  2. 根据权利要求1所述的芯片结构，其中，所述微型发光二极管包括多个膜层，所述驱动晶体管包括多个膜层，所述微型发光二极管中的每个膜层与所述驱动晶体管中的相应膜层同层设置。
  3. 根据权利要求2所述的芯片结构，其中，
    所述微型发光二极管的多个膜层包括：沿远离所述基底的方向依次层叠设置在所述基底上的：第一电流扩展层、发光功能层、第二电流扩展层以及位于所述第二电流扩展层背向所述基底的一侧的第二电极；
    所述驱动晶体管的多个膜层包括：
    设置于所述第一电流扩展层背向所述基底的一侧的第一有源层；
    设置于所述第一有源层背向所述基底的一侧的第三电流扩展层；
    设置于所述第三电流扩展层背向所述基底的一侧的第二极和第一栅极，所述第二极与所述第三电流扩展层耦接，所述第一栅极与所述第三电流扩展层绝缘；
    所述第一电流扩展层复用为所述第一电极和所述第一极。
  4. 根据权利要求3所述的芯片结构，其中，所述第一电流扩展层、所述第二电流扩展层和所述第三电流扩展层均为重掺杂膜层。
  5. 根据权利要求2所述的芯片结构，其中，
    所述微型发光二极管还包括：第一补偿电极，所述第一补偿电极位于所述第二电流扩展层与所述第二电极之间，所述第二电极通过所述第一补偿电极与所述第二电流扩展层耦接；
    所述驱动晶体管还包括：第二补偿电极，所述第二补偿电极位于所述第三电流扩展层与所述第二极之间，所述第二极通过所述第二补偿电极与所述第三电流扩展层耦接。
  6. 根据权利要求2所述的芯片结构，还包括开关晶体管，所述开关晶体 管包括多个膜层，所述开关晶体管中的每个膜层与所述驱动晶体管中的相应膜层同层设置。
  7. 根据权利要求6所述的芯片结构，其中，所述开关晶体管的多个膜层包括：
    设置于所述基底上的第四电流扩展层；
    设置于所述第四电流扩展层背向所述基底的一侧的第二有源层；
    设置于所述第二有源层背向所述基底的一侧的第五电流扩展层；
    设置于所述第五电流扩展层背向所述基底的一侧的第三补偿电极；
    设置于所述第四电流扩展层背向所述基底的表面的第三极，所述第三极与所述驱动晶体管的第一栅极耦接；
    设置于所述第三补偿电极背向所述基底的一侧的第四极和第二栅极，所述第四极与所述第三补偿电极耦接，所述第二栅极与所述第三补偿电极绝缘。
  8. 根据权利要求7所述的芯片结构，其中，所述第二电极、所述第二极、所述第三极和所述第四极采用金属材料制作。
  9. 根据权利要求1所述的芯片结构，还包括：
    设置于所述基底背向所述微型发光二极管的一侧的反射层；或者，
    设置于所述第二电流扩展层背向所述基底的一侧的反射层。
  10. 一种显示装置，包括多个如权利要求1～9中任一项所述的芯片结构，还包括阵列基板，所述阵列基板包括：衬底基板，以及设置于所述衬底基板上的第一电源信号线、第二电源信号线和多个存储电容；所述存储电容与所述芯片结构一一对应；
    多个所述芯片结构呈阵列分布在所述阵列基板上，每个芯片结构中，微型发光二极管的第二电极与所述第一电源信号线耦接，所述驱动晶体管的第二极与所述第二电源信号线耦接，所述驱动晶体管的第一栅极与存储电容的第一极板耦接，所述存储电容的第二极板与所述驱动晶体管的第二极耦接。
  11. 根据权利要求10所述的显示装置，其中，所述芯片结构还包括开关晶体管，所述阵列基板还包括多条栅线和多条数据线；
    所述栅线与所述数据线交叉设置；
    多个所述芯片结构划分为与所述多条栅线一一对应的多行芯片结构，每 行芯片结构中各芯片结构包括的开关晶体管的第二栅极分别与对应的栅线耦接；
    多个所述芯片结构划分为与所述多条数据线一一对应的多列芯片结构，每列芯片结构中各芯片结构包括的开关晶体管的第四极分别与对应的数据线耦接。
  12. 根据权利要求10所述的显示装置，其中，所述微型发光二极管的第二电极通过第三导电连接部与所述第一电源信号线耦接，所述驱动晶体管的第二极通过第一导电连接部与所述第二电源信号线耦接，所述驱动晶体管的第一栅极通过第二导电连接部与存储电容的第一极板耦接。
  13. 一种芯片结构的制作方法，用于制作如权利要求1～9中任一项所述的芯片结构，所述制作方法包括：
    在基底上制作微型微型发光二极管和驱动晶体管，所述驱动晶体管的第一极与所述微型发光二极管的第一电极耦接。
  14. 根据权利要求13所述的芯片结构的制作方法，其中，制作微型发光二极管和驱动晶体管包括：
    在基底上形成第一电流扩展层；所述第一电流扩展层复用所述第一极和所述第一电极；
    在所述第一电流扩展层背向所述基底的一侧，形成发光功能层和第一有源层；
    通过一次构图工艺，同时形成位于所述发光功能层背向所述基底的一侧的第二电流扩展层，以及位于所述第一有源层背向所述基底的一侧的第三电流扩展层；
    通过一次构图工艺，同时形成位于所述第二电流扩展层背向所述基底的一侧的第一补偿电极，以及位于所述第三电流扩展层背向所述基底的一侧的第二补偿电极；
    形成覆盖所述第一补偿电极和所述第二补偿电极的绝缘层，在所述绝缘层上形成有第一过孔和第二过孔，所述第一过孔暴露部分所述第一补偿电极，所述第二过孔暴露部分所述第二补偿电极；
    通过一次构图工艺，同时形成位于所述绝缘层背向所述基底的一侧的第 二电极、第二极和第一栅极，所述第二电极通过所述第一过孔与所述第一补偿电极耦接，所述第二极通过所述第二过孔与所述第二补偿电极耦接。
  15. 根据权利要求14所述的芯片结构的制作方法，其中，所述芯片结构还包括开关晶体管，所述开关晶体管包括第四电流扩展层、第二有源层、第五电流扩展层、第三补偿电极、第三极第四极和第二栅极，所述方法还包括：
    通过同一次构图工艺，同时在基底上形成所述第一电流扩展层和第四电流扩展层；
    通过同一次构图工艺，同时形成所述第一有源层，以及位于所述第四电流扩展层背向所述基底的一侧的第二有源层；
    通过同一次构图工艺，同时形成所述第二电流扩展层，所述第三电流扩展层，以及位于所述第二有源层背向所述基底的一侧的第五电流扩展层；
    通过同一次构图工艺，同时形成所述第一补偿电极，所述第二补偿电极，以及位于所述第五电流扩展层背向所述基底的一侧的第三补偿电极；所述绝缘层覆盖所述第三补偿电极；
    通过同一次构图工艺，在所述绝缘层上同时形成所述第一过孔、所述第二过孔、第三过孔和第四过孔，所述第三过孔暴露部分所述第四电流扩展层，所述第四过孔暴露部分所述第三补偿电极；
    通过一次构图工艺，同时形成所述第二电极、所述第二极、所述第一栅极、第三极、第四极和第二栅极，所述第三极与所述第一栅极耦接，所述第三极还通过所述第三过孔与所述第四电流扩展层耦接，所述第四极通过所述第四过孔与所述第三补偿电极耦接。
PCT/CN2021/102071 2020-06-24 2021-06-24 芯片结构及其制作方法、显示装置 WO2021259356A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/772,951 US20230028984A1 (en) 2020-06-24 2021-06-24 Chip structure and manufacturing method therefor, display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010587826.8 2020-06-24
CN202010587826.8A CN111682043B (zh) 2020-06-24 2020-06-24 一种芯片结构及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
WO2021259356A1 true WO2021259356A1 (zh) 2021-12-30

Family

ID=72456547

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/102071 WO2021259356A1 (zh) 2020-06-24 2021-06-24 芯片结构及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US20230028984A1 (zh)
CN (1) CN111682043B (zh)
WO (1) WO2021259356A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682043B (zh) * 2020-06-24 2022-12-02 京东方科技集团股份有限公司 一种芯片结构及其制作方法、显示装置
CN112447786B (zh) * 2020-11-23 2022-09-30 厦门天马微电子有限公司 发光二极管显示面板及其制作方法、发光二极管显示装置
CN116632034B (zh) * 2023-07-24 2023-10-13 江西兆驰半导体有限公司 一种Micro-LED芯片结构及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274790A (ja) * 1986-05-23 1987-11-28 Nippon Telegr & Teleph Corp <Ntt> 光・電子集積回路及びその製造方法
KR940005801A (ko) * 1992-06-16 1994-03-22 찌사까 히데오 보리 마일드 모자익 비루스 유전자
US5798535A (en) * 1996-12-20 1998-08-25 Motorola, Inc. Monolithic integration of complementary transistors and an LED array
CN108198835A (zh) * 2017-12-07 2018-06-22 黎子兰 一种led显示单元、显示器及其制造方法
CN108461516A (zh) * 2018-04-04 2018-08-28 华南理工大学 一种单片集成三端电压调控发光器件及其制备方法
CN108538254A (zh) * 2018-04-25 2018-09-14 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN108847419A (zh) * 2018-07-10 2018-11-20 南方科技大学 一种单片集成半导体阵列器件及其制备方法
US20180350870A1 (en) * 2015-12-03 2018-12-06 Commissariat à I'Énergie Atomique et aux Énergie Atomique et aux Énergies Alternatives Optoelectronic device comprising a light-emitting component and a transistor
CN110277421A (zh) * 2018-03-16 2019-09-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111081160A (zh) * 2019-12-31 2020-04-28 上海天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN111682043A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 一种芯片结构及其制作方法、显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274790A (ja) * 1986-05-23 1987-11-28 Nippon Telegr & Teleph Corp <Ntt> 光・電子集積回路及びその製造方法
KR940005801A (ko) * 1992-06-16 1994-03-22 찌사까 히데오 보리 마일드 모자익 비루스 유전자
US5798535A (en) * 1996-12-20 1998-08-25 Motorola, Inc. Monolithic integration of complementary transistors and an LED array
US20180350870A1 (en) * 2015-12-03 2018-12-06 Commissariat à I'Énergie Atomique et aux Énergie Atomique et aux Énergies Alternatives Optoelectronic device comprising a light-emitting component and a transistor
CN108198835A (zh) * 2017-12-07 2018-06-22 黎子兰 一种led显示单元、显示器及其制造方法
CN110277421A (zh) * 2018-03-16 2019-09-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108461516A (zh) * 2018-04-04 2018-08-28 华南理工大学 一种单片集成三端电压调控发光器件及其制备方法
CN108538254A (zh) * 2018-04-25 2018-09-14 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN108847419A (zh) * 2018-07-10 2018-11-20 南方科技大学 一种单片集成半导体阵列器件及其制备方法
CN111081160A (zh) * 2019-12-31 2020-04-28 上海天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN111682043A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 一种芯片结构及其制作方法、显示装置

Also Published As

Publication number Publication date
US20230028984A1 (en) 2023-01-26
CN111682043A (zh) 2020-09-18
CN111682043B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN106876406B (zh) 基于iii-v族氮化物半导体的led全彩显示器件结构及制备方法
US11489006B2 (en) Display panel, preparation method thereof and display device
WO2021259356A1 (zh) 芯片结构及其制作方法、显示装置
US11031525B2 (en) Micro light emitting diode chip and display panel having a backplane and a plurality of sub-pixels regions
US11575067B2 (en) Display substrate, display apparatus, and manufacturing method for display substrate
US10644195B2 (en) Manufacturing method of light emitting diode device and light emitting diode device having light emitting units with each light emitting unit including second sub light emitting unit in tandem with first sub light emitting unit
US20230197892A1 (en) Display device using semiconductor light emitting diode
CN109786421B (zh) 一种显示装置、显示背板及制作方法
US20200212267A1 (en) Display device
US20160190105A1 (en) Display device using semiconductor light emitting device
TWI607558B (zh) 微型發光二極體晶片
KR20230038169A (ko) 마이크로 led 표시 패널 및 그 제조 방법
US20210280741A1 (en) Micro light emitting diode display panel
CN109037268B (zh) 微型发光二极管显示器、微型发光二极管元件及其制法
CN106449661A (zh) 一种GaN基LED与TFT异质单片集成的LED微显示像素单元结构
KR101888857B1 (ko) 발광 소자 및 이를 이용한 표시 장치
CN114843317A (zh) 一种无机-有机led混合彩色显示器件及其制备方法
KR102495758B1 (ko) 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
CN111785714A (zh) 一种由led和oled相反极性并联组成的显示器件
US20230155062A1 (en) Package structure and forming method thereof
CN111834388B (zh) 一种带有单片集成驱动电路的μLED显示芯片
US20230037052A1 (en) Led display apparatus and manufacturing method of the same
KR20230092671A (ko) 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
TWI781743B (zh) 顯示裝置及其製造方法
JP2020166178A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21829947

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21829947

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 25.09.2023)

122 Ep: pct application non-entry in european phase

Ref document number: 21829947

Country of ref document: EP

Kind code of ref document: A1