CN115148811A - 一种金属硫族磷酸盐介电层晶体管器件及其制备方法 - Google Patents

一种金属硫族磷酸盐介电层晶体管器件及其制备方法 Download PDF

Info

Publication number
CN115148811A
CN115148811A CN202210789434.9A CN202210789434A CN115148811A CN 115148811 A CN115148811 A CN 115148811A CN 202210789434 A CN202210789434 A CN 202210789434A CN 115148811 A CN115148811 A CN 115148811A
Authority
CN
China
Prior art keywords
dielectric layer
film
phosphate
metal chalcogenide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210789434.9A
Other languages
English (en)
Inventor
刘富才
胡嘉仪
郑安绮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Delta Research Institute of UESTC Huzhou
Original Assignee
Yangtze River Delta Research Institute of UESTC Huzhou
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Delta Research Institute of UESTC Huzhou filed Critical Yangtze River Delta Research Institute of UESTC Huzhou
Priority to CN202210789434.9A priority Critical patent/CN115148811A/zh
Publication of CN115148811A publication Critical patent/CN115148811A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种金属硫族磷酸盐介电层晶体管器件及其制备方法,包括衬底;布设在所述衬底上的绝缘封装层、导电沟道、介电层和栅极;以及布设在所述导电沟道两侧的源漏电极;所述介电层是采用机械剥离法或化学气相沉积法(CVD)制备的多层或少层金属硫族磷酸盐。采用机械剥离得到的少层金属硫族磷酸盐材料作为场效应晶体管器件的介电层,利用PDMS干法转移搭建二维材料堆叠组成的异质结构,能够有效降低漏电流,提高栅控效果。解决了现有的传统硅基场效应晶体管尺寸降低至纳米点后存在的开态电流降低和短沟道效应问题以及二维介电层h‑BN的介电常数小的问题。

Description

一种金属硫族磷酸盐介电层晶体管器件及其制备方法
技术领域
本发明涉及晶体管器件技术领域,具体涉及一种金属硫族磷酸盐介电层晶体管器件及其制备方法。
背景技术
自上世纪50年代后期发明集成电路以来,硅基半导体一直主导着微电子领域研究和生产的发展。场效应晶体管是半导体电子领域最基础、最核心的要素,不论是微电子器件,还是高频开关、运算放大器、人工神经网络等大规模集成电路,都需要对晶体管进行单独的控制,这就要求使用性能合适的栅极电介质材料,组装顶栅或底栅晶体管器件。
硅自身氧化得到的高度密集、均匀、绝缘的SiO2层,既可作为硬掩模防止硅晶片污染,也可以作为良好的硅基场效应晶体管(FET)栅极电介质。然而,当硅基场效应晶体管尺寸减小到10nm以下后,传统的SiO2电介质开始面临各种挑战,其中最主要的是开态电流的降低和短沟道效应的产生。因此,现在半导体产业正面临一个关键的转折点——“后摩尔”时代,为保证栅极对沟道有较好的控制,进而保证器件的电学性能,SiO2已不再适用,研究人员都在寻求新解决方案,研究新型器件结构或者寻找硅材料的替代品来进一步维持摩尔定律、促进行业的持续发展。
二维材料的兴起为存在的问题提供了一种新的解决方案。二维材料种类丰富,具有强平面内共价键的层状晶体结构和原子级的表面平整度,表面无悬键,因此即使在单原子极限厚度下也能表现出优异的电学与光学性能。二维材料层间通过弱范德华力(vdW)耦合在一起,可保持层与层之间的紧密接触,通过堆叠不同二维材料,可以形成种类丰富的异质结构。且二维范德华层状材料如半金属型石墨烯、N型二硫化钼、P型黑磷等,具有较高的载流子迁移率和超薄的厚度,能较好抑制“短沟道效应”。
半导体二维材料可能会在最终的缩放极限下胜过硅,但是尺寸缩小到几个原子层的场效应晶体管(FET)也需要合适的绝缘体做电介质。大量研究显示,h-BN(六方氮化硼)可以与二维半导体形成干净的范德华界面,在用作FET中的衬底和栅极绝缘体时具有巨大潜力,被视为最有前景的二维范德华层状电介质。然而,目前使用的以h-BN为电介质、MoS2为沟道的场效应晶体管结构仍需要改进,h-BN电介质具有较低的栅控效率(通过实验得到h-BN电介质场效应晶体管具有较大的亚阈值摆幅SS≈167.5mV/decade);且h-BN具有中等大小的带隙(Eg≈6eV)和相对较小的相对介电常数(≈5.0),因此为了达到较大的电容、实现较好的栅控能力,需要使用薄层作为介电层,加上h-BN存在的缺陷通过陷阱辅助隧道(TAT),将会大大增加晶体管薄h-BN电介质层的漏电流。
随着物理尺寸的进一步降低,开态电流降低、短沟道效应和栅极漏电流上升产生大量的静态功耗成为亟待解决的问题。因此,探究一种可以代替SiO2、h-BN的栅极调控性能优良、漏电流小的新型二维电介质材料将对整个领域的进一步发展起到推动作用。
发明内容
为解决上述技术问题,本发明的目的在于提供一种金属硫族磷酸盐介电层晶体管器件及其制备方法,采用机械剥离得到的少层金属硫族磷酸盐材料作为场效应晶体管器件的介电层,利用PDMS干法转移搭建二维材料堆叠组成的异质结构,能够有效降低漏电流,提高栅控效果,解决现有的硅基场效应晶体管尺寸降低至纳米点后存在的开态电流降低和短沟道效应问题以及二维介电层h-BN的漏电流问题。
为实现上述目的,本发明的技术方案如下。
一种金属硫族磷酸盐介电层晶体管器件,包括:
衬底;
布设在所述衬底上的绝缘封装层、导电沟道、介电层和栅极;以及
布设在所述导电沟道两侧的源漏电极;
所述介电层是采用机械剥离法或化学气相沉积法(CVD)制备多层或少层的金属硫族磷酸盐介电层。
进一步,所述金属硫族磷酸盐介电层的材料为金属硫族磷酸盐晶体材料;所述金属硫族磷酸盐晶体材料为GeP2S6、GeP2Se6、GeP2Te6、SnP2S6、SnP2Se6或SnP2Te6。金属硫族磷酸盐层状晶体材料是一种稳定的二维半导体材料,具有优良的电学性能。
进一步,所述介电层的厚度为10~50nm,优选为20nm、30nm或50nm。
进一步,所述栅极包括石墨烯栅极和金属栅极,且依次布设于所述介电层上。
进一步,所述衬底为Si/SiO2衬底。其中,Si/SiO2衬底是将SiO2衬底贴附在Si衬底上制备得到。衬底的厚度为200~290nm,优选为285nm。
进一步,所述绝缘封装层的材料为h-BN;当然,也可以选用其他绝缘材料。
进一步,所述导电沟道的材料为MoS2或石墨烯;当然,也可以选用其他导电半导体材料。导电沟道的厚度为1~15层。
进一步,所述源漏电极包括金属源极和金属漏极,所述金属源极与金属漏极分别布设于所述导电沟道的两侧,且与所述导电沟道紧密连接形成欧姆接触。本发明中,金属源极、金属漏极、金属栅极的材料可选用Ti、Cr、Au、Pd中的任意一种或多种的组合;当然,也可以选用其他金属材料。
本发明还提供一种金属硫族磷酸盐介电层晶体管器件的制备方法,包括以下步骤:
S1、采用机械剥离法或化学气相沉积法制备多层或少层的金属硫族磷酸盐介电层;
S2、根据S1的方法制备少层的绝缘封装层、少层的导电沟道和少层的石墨烯栅极;
S3、以PDMS为介质,在显微镜下利用PC干法转移膜通过转移台将衬底、绝缘封装层、导电沟道、介电层和石墨烯栅极进行堆叠,搭建异质结构器件,得到附有PC膜的器件样品;
S4、利用电子束光刻机、热蒸发镀膜设备和lift-off工艺在S3的器件样品上制备出源漏电极和金属栅极,并使源漏电极和金属栅极分别与金属电极连接,得到金属-半导体良好接触的晶体管器件。
进一步,所述附有PC膜的器件样品的具体制备过程如下:
S301、将样品台加热至40~60℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜贴附到石墨烯的周围,加热至70~90℃后,将PC膜下压并覆盖在石墨烯上,冷却后,PC膜将用作栅极的石墨烯提起,重复操作1~3次;
S302、以PC膜上的石墨烯作为目标区域,将用作介电层的金属硫族磷酸盐晶体材料、用作导电沟道的材料、用作绝缘封装层的材料依次贴附于PC膜上,得到贴附于PC膜上的异质结构器件;
S303、加热至190~210℃,将PC膜以及贴附在PC膜上的异质结构器件平整地熔于衬底上,得到附有PC膜的器件样品。
本发明的有益效果:
1、本发明的金属硫族磷酸盐介电层晶体管器件是以GeP2S6、GeP2Se6、GeP2Te6、SnP2S6、SnP2Se6、SnP2Te6等金属硫族磷酸盐为新型介电层,实现对导电沟道的调控。制备过程中采用机械剥离得到的少层金属硫族磷酸盐材料作为场效应晶体管器件的介电层,利用PDMS干法转移搭建二维材料堆叠组成的异质结构,能够有效降低漏电流,提高栅控效果,解决现有的硅基场效应晶体管尺寸降低至纳米点后存在的开态电流降低和短沟道效应问题以及二维介电层h-BN的漏电流问题。
2、本发明采用高介电常数的金属硫族磷酸盐层状材料作为介电层搭建场效应晶体管,介电常数高达23。制备的晶体管器件具有良好的电学性能,可以达到原子级可控的精准度,器件亚阈值摆幅SS值(69.4mV·dec-1)接近理论极限值,且具有高开关比(107)、低漏电流(10-13量级)、阈值电压低、转移特性曲线的滞后和阈值电压偏移小等优异性能。从而在实现开关态快速转换的同时,减小逻辑错误、降低静态功耗,增加器件的稳定性和可靠性。
3、本发明的场效应晶体管的各个部分均采用二维材料进行搭建,利用二维材料表面平整、没有悬挂键的优势,之间的紧密接触将异质结封装在相对密闭的环境中,降低界面缺陷造成的不稳定性。此外,二维材料本身的原子级厚度以及量子限域效应,能够有效提高器件集成化水平,抑制短沟道效应的问题,为进一步实现器件的大规模集成提供可能性。
附图说明
图1是金属硫族磷酸盐介电层晶体管器件的结构示意图。图中,1、Si衬底;2、SiO2衬底;3、绝缘封装层;4、导电沟道;5、金属硫族磷酸盐介电层;6、石墨烯栅极;7、金属源极;8、金属漏极;9、金属栅极。
图2是SnP2S6场效应晶体管器件的输出特性曲线。
图3是SnP2S6场效应晶体管器件的转移特性曲线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下述各实施例中所述实验方法如无特殊说明,均为常规方法;所述试剂和材料,如无特殊说明,均可在市场上购买得到。
实施例1
请参阅图1,一种金属硫族磷酸盐介电层晶体管器件,包括Si衬底1、SiO2衬底2、绝缘封装层3、导电沟道4、金属硫族磷酸盐介电层5、石墨烯栅极6、金属源极7、金属漏极8和金属栅极9。
SiO2衬底2贴附于Si衬底1上形成Si/SiO2衬底;绝缘封装层3、导电沟道4、金属硫族磷酸盐介电层5、石墨烯栅极6、金属栅极9在Si/SiO2衬底上依次从下而上垂直分布;金属源极7与金属漏极8分布在导电沟道4的两侧,且与导电沟道4之间紧密连接形成欧姆接触。
本实施例中,Si/SiO2衬底的厚度为285nm;绝缘封装层3的材料选用h-BN;导电沟道的材料选用MoS2,且厚度为1~15层;金属硫族磷酸盐介电层5的材料为金属硫族磷酸盐层状晶体材料SnP2S6,厚度约为50nm,由机械剥离得到;石墨烯栅极6的材料选用石墨烯,厚度为1~15层;金属源极7、金属漏极8与金属栅极9的材料选用Ti和Au。
基于SnP2S6介电层的MoS2沟道场效应晶体管器件的制备方法,包括以下步骤:
S1、晶体管沟道材料和金属硫族磷酸盐介电层的制备
采用机械剥离法获得少层MoS2沟道材料和金属硫族磷酸盐SnP2S6样品,然后在显微镜辅助下找到尺寸厚度合适的样品,做好位置标记。
S2、底层绝缘封装层h-BN和石墨烯电极的制备
选用Si/SiO2作为支撑衬底,采用机械剥离法从h-BN晶体中获得少层h-BN样品,从石墨层状晶体中获得少层的石墨烯样品;然后在显微镜辅助下找到尺寸厚度合适的样品,并做好位置标记。
S3、PC干法转移膜的制备
首先按照1:12的比例制备出PC颗粒/氯仿溶液,静止待完全溶解;然后吸取适量溶液均匀滴于清洗干净的两片载波片间,迅速划开上层载玻片得到具有一定厚度的PC膜;刀片划取大小约为3mm×3mm的PC膜,采用中心带孔的透明胶带粘取。利用聚二甲基硅氧烷(PDMS)作为转移介质,将胶带上PC膜孔与PDMS对齐,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
S4、晶体管异质结构的干法转移
先将样品台加热至50℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底上目标石墨烯的周围,加热至80℃,使PC膜缓慢下压,完全覆盖目标样品后,降温缓慢抬起玻璃片,PC膜将作为顶栅的石墨烯薄层提起。然后重复操作两次,以PC膜上的石墨烯作为目标区域,将用作介电层的SnP2S6样品、用作沟道的MoS2材料、用作绝缘底部封装层的h-BN先后提起于PC膜上。升温至200℃,将PC膜及黏附的异质结构平整地熔于Si/SiO2衬底上,得到附有PC膜的器件样品。
S5、金属引出电极的制备
先将样品置于氯仿中浸泡,去离子水清洗取出后用氮气吹干去除PC薄膜;在制作器件的硅片上旋胶后,曝光刻画电极的几何图形结构,在显影液中显影得到100×100um的引出电极图形;再利用热蒸发镀膜设备以
Figure BDA0003733260240000071
的速率沉积制备出Ti(5nm)/Au(50nm)的金属薄膜;随后将样品浸入N-甲基吡咯烷酮溶液溶液lift-off制得图形化的金属引出电极,完成器件的制备。
实施例2
一种金属硫族磷酸盐介电层晶体管器件,与实施例1的晶体管器件的结构基本相同,其不同之处在于,Si/SiO2衬底的厚度为290nm;绝缘封装层3的材料选用h-BN;导电沟道的材料选用MoS2,且厚度为1~15层;金属硫族磷酸盐介电层5的材料为金属硫族磷酸盐层状晶体材料GeP2S6,厚度约为30nm,由机械剥离得到;石墨烯栅极6的材料选用石墨烯,厚度为1~15层;金属源极7、金属漏极8与金属栅极9的材料选用Ti和Au。
基于GeP2S6介电层的MoS2沟道场效应晶体管器件的制备方法,包括以下步骤:
S1、晶体管沟道材料和金属硫族磷酸盐介电层的制备
采用机械剥离法获得少层MoS2沟道材料和金属硫族磷酸盐GeP2S6样品,在显微镜辅助下找到尺寸厚度合适的样品,做好位置标记。
S2、底层绝缘封装层h-BN和石墨烯电极的制备
选用Si/SiO2作为支撑衬底,采用机械剥离法从h-BN晶体中获得少层h-BN样品,从石墨层状晶体中获得少层的石墨烯样品。在显微镜辅助下找到尺寸厚度合适的样品,并做好位置标记。
S3、PC干法转移膜的制备
首先按照1:12的比例制备出PC颗粒/氯仿溶液,静止待完全溶解;然后吸取适量溶液均匀滴于清洗干净的两片载波片间,迅速划开上层载玻片得到具有一定厚度的PC膜;刀片划取大小约为3mm×3mm的PC膜,采用中心带孔的透明胶带粘取。利用聚二甲基硅氧烷(PDMS)作为转移介质,将胶带上PC膜孔与PDMS对齐,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
S4、晶体管异质结构的干法转移
先将样品台加热至50℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底上目标石墨烯的周围,加热至80℃,使PC膜缓慢下压,完全覆盖目标样品后,降温缓慢抬起玻璃片,PC膜将作为顶栅的石墨烯薄层提起。然后重复操作两次,以PC膜上的石墨烯作为目标区域,将用作介电层的GeP2S6样品、用作沟道的MoS2材料、用作绝缘底部封装层的h-BN先后提起于PC膜上。升温至200℃,将PC膜及黏附的异质结构平整地熔于Si/SiO2衬底上,得到附有PC膜的器件样品。
S5、金属引出电极的制备
先将样品置于氯仿中浸泡,去离子水清洗取出后用氮气吹干去除PC薄膜;在制作器件的硅片上旋胶后,曝光刻画电极的几何图形结构,在显影液中显影得到100×100um的引出电极图形;再利用热蒸发镀膜设备以
Figure BDA0003733260240000091
的速率沉积制备出Ti(5nm)/Au(50nm)的金属薄膜;随后将样品浸入N-甲基吡咯烷酮溶液溶液lift-off制得图形化的金属引出电极,完成器件的制备。
实施例3
一种金属硫族磷酸盐介电层晶体管器件,与实施例1的晶体管器件的结构基本相同,其不同之处在于,Si/SiO2衬底的厚度为260nm;绝缘封装层3的材料选用h-BN;导电沟道的材料选用MoS2,且厚度为1~15层;金属硫族磷酸盐介电层5的材料为金属硫族磷酸盐层状晶体材料SnP2Se6,厚度约为40nm,由机械剥离得到;石墨烯栅极6的材料选用石墨烯,厚度为1~15层;金属源极7、金属漏极8与金属栅极9的材料选用Ti和Au。
基于SnP2Se6介电层的MoS2沟道场效应晶体管器件的制备方法,包括以下步骤:
S1、晶体管沟道材料和金属硫族磷酸盐介电层的制备
采用机械剥离法获得少层MoS2沟道材料和金属硫族磷酸盐SnP2Se6样品,在显微镜辅助下找到尺寸厚度合适的样品,做好位置标记。
S2、底层绝缘封装层h-BN和石墨烯电极的制备
选用Si/SiO2作为支撑衬底,采用机械剥离法从h-BN晶体中获得少层h-BN样品,从石墨层状晶体中获得少层的石墨烯样品。在显微镜辅助下找到尺寸厚度合适的样品,并做好位置标记。
S3、PC干法转移膜的制备
首先按照1:12的比例制备出PC颗粒/氯仿溶液,静止待完全溶解;然后吸取适量溶液均匀滴于清洗干净的两片载波片间,迅速划开上层载玻片得到具有一定厚度的PC膜;刀片划取大小约为3mm×3mm的PC膜,采用中心带孔的透明胶带粘取。利用聚二甲基硅氧烷(PDMS)作为转移介质,将胶带上PC膜孔与PDMS对齐,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
S4、晶体管异质结构的干法转移
先将样品台加热至50℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底上目标石墨烯的周围,加热至80℃,使PC膜缓慢下压,完全覆盖目标样品后,降温缓慢抬起玻璃片,PC膜将作为顶栅的石墨烯薄层提起。然后重复操作两次,以PC膜上的石墨烯作为目标区域,将用作介电层的SnP2Se6样品、用作沟道的MoS2材料、用作绝缘底部封装层的h-BN先后提起于PC膜上。升温至200℃,将PC膜及黏附的异质结构平整地熔于Si/SiO2衬底上,得到附有PC膜的器件样品。
S5、金属引出电极的制备
先将样品置于氯仿中浸泡,去离子水清洗取出后用氮气吹干去除PC薄膜;在制作器件的硅片上旋胶后,曝光刻画电极的几何图形结构,在显影液中显影得到100×100um的引出电极图形;再利用热蒸发镀膜设备以
Figure BDA0003733260240000101
的速率沉积制备出Ti(5nm)/Au(50nm)的金属薄膜;随后将样品浸入N-甲基吡咯烷酮溶液溶液lift-off制得图形化的金属引出电极,完成器件的制备。
实施例4
一种金属硫族磷酸盐介电层晶体管器件,与实施例1的晶体管器件的结构基本相同,其不同之处在于,Si/SiO2衬底的厚度为230nm;绝缘封装层3的材料选用h-BN;导电沟道的材料选用MoS2,且厚度为1~15层;金属硫族磷酸盐介电层5的材料为金属硫族磷酸盐层状晶体材料SnP2Te6,厚度约为20nm,由机械剥离得到;石墨烯栅极6的材料选用石墨烯,厚度为1~15层;金属源极7、金属漏极8与金属栅极9的材料选用Ti和Au。
基于SnP2Te6介电层的MoS2沟道场效应晶体管器件的制备方法,包括以下步骤:
S1、晶体管沟道材料和金属硫族磷酸盐介电层的制备
采用机械剥离法获得少层MoS2沟道材料和金属硫族磷酸盐SnP2Te6样品,在显微镜辅助下找到尺寸厚度合适的样品,做好位置标记。
S2、底层绝缘封装层h-BN和石墨烯电极的制备
选用Si/SiO2作为支撑衬底,采用机械剥离法从h-BN晶体中获得少层h-BN样品,从石墨层状晶体中获得少层的石墨烯样品。在显微镜辅助下找到尺寸厚度合适的样品,并做好位置标记。
S3、PC干法转移膜的制备
首先按照1:10的比例制备出PC颗粒/氯仿溶液,静止待完全溶解;然后吸取适量溶液均匀滴于清洗干净的两片载波片间,迅速划开上层载玻片得到具有一定厚度的PC膜;刀片划取大小约为3mm×3mm的PC膜,采用中心带孔的透明胶带粘取。利用聚二甲基硅氧烷(PDMS)作为转移介质,将胶带上PC膜孔与PDMS对齐,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
S4、晶体管异质结构的干法转移
先将样品台加热至40℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底上目标石墨烯的周围,加热至90℃,使PC膜缓慢下压,完全覆盖目标样品后,降温缓慢抬起玻璃片,PC膜将作为顶栅的石墨烯薄层提起。然后重复操作两次,以PC膜上的石墨烯作为目标区域,将用作介电层的SnP2Te6样品、用作沟道的MoS2材料、用作绝缘底部封装层的h-BN先后提起于PC膜上。升温至210℃,将PC膜及黏附的异质结构平整地熔于Si/SiO2衬底上,得到附有PC膜的器件样品。
S5、金属引出电极的制备
先将样品置于氯仿中浸泡,去离子水清洗取出后用氮气吹干去除PC薄膜;在制作器件的硅片上旋胶后,曝光刻画电极的几何图形结构,在显影液中显影得到100×100um的引出电极图形;再利用热蒸发镀膜设备以
Figure BDA0003733260240000111
的速率沉积制备出Ti(5nm)/Au(50nm)的金属薄膜;随后将样品浸入N-甲基吡咯烷酮溶液溶液lift-off制得图形化的金属引出电极,完成器件的制备。
实施例5
一种金属硫族磷酸盐介电层晶体管器件,与实施例1的晶体管器件的结构基本相同,其不同之处在于,Si/SiO2衬底的厚度为200nm;绝缘封装层3的材料选用h-BN;导电沟道的材料选用MoS2,且厚度为1~15层;金属硫族磷酸盐介电层5的材料为金属硫族磷酸盐层状晶体材料GeP2Se6,厚度约为10nm,由机械剥离得到;石墨烯栅极6的材料选用石墨烯,厚度为1~15层;金属源极7、金属漏极8与金属栅极9的材料选用Ti和Au。
基于GeP2Se6介电层的MoS2沟道场效应晶体管器件的制备方法,包括以下步骤:
S1、晶体管沟道材料和金属硫族磷酸盐介电层的制备
采用机械剥离法获得少层MoS2沟道材料和金属硫族磷酸盐GeP2Se6样品,在显微镜辅助下找到尺寸厚度合适的样品,做好位置标记。
S2、底层绝缘封装层h-BN和石墨烯电极的制备
选用Si/SiO2作为支撑衬底,采用机械剥离法从h-BN晶体中获得少层h-BN样品,从石墨层状晶体中获得少层的石墨烯样品。在显微镜辅助下找到尺寸厚度合适的样品,并做好位置标记。
S3、PC干法转移膜的制备
首先按照1:11的比例制备出PC颗粒/氯仿溶液,静止待完全溶解;然后吸取适量溶液均匀滴于清洗干净的两片载波片间,迅速划开上层载玻片得到具有一定厚度的PC膜;刀片划取大小约为3mm×3mm的PC膜,采用中心带孔的透明胶带粘取。利用聚二甲基硅氧烷(PDMS)作为转移介质,将胶带上PC膜孔与PDMS对齐,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
S4、晶体管异质结构的干法转移
先将样品台加热至60℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底上目标石墨烯的周围,加热至70℃,使PC膜缓慢下压,完全覆盖目标样品后,降温缓慢抬起玻璃片,PC膜将作为顶栅的石墨烯薄层提起。然后重复操作两次,以PC膜上的石墨烯作为目标区域,将用作介电层的GeP2Se6样品、用作沟道的MoS2材料、用作绝缘底部封装层的h-BN先后提起于PC膜上。升温至190℃,将PC膜及黏附的异质结构平整地熔于Si/SiO2衬底上,得到附有PC膜的器件样品。
S5、金属引出电极的制备
先将样品置于氯仿中浸泡,去离子水清洗取出后用氮气吹干去除PC薄膜;在制作器件的硅片上旋胶后,曝光刻画电极的几何图形结构,在显影液中显影得到100×100um的引出电极图形;再利用热蒸发镀膜设备以
Figure BDA0003733260240000131
的速率沉积制备出Ti(5nm)/Au(50nm)的金属薄膜;随后将样品浸入N-甲基吡咯烷酮溶液溶液lift-off制得图形化的金属引出电极,完成器件的制备。
实施例6
一种金属硫族磷酸盐介电层晶体管器件,与实施例1的晶体管器件的结构基本相同,其不同之处在于,Si/SiO2衬底的厚度为280nm;绝缘封装层3的材料选用h-BN;导电沟道的材料选用MoS2,且厚度为1~15层;金属硫族磷酸盐介电层5的材料为金属硫族磷酸盐层状晶体材料GeP2Te6,厚度约为37nm,由机械剥离得到;石墨烯栅极6的材料选用石墨烯,厚度为1~15层;金属源极7、金属漏极8与金属栅极9的材料选用Ti和Au。
基于GeP2Te6介电层的MoS2沟道场效应晶体管器件的制备方法,包括以下步骤:
S1、晶体管沟道材料和金属硫族磷酸盐介电层的制备
采用机械剥离法获得少层MoS2沟道材料和金属硫族磷酸盐GeP2Te6样品,在显微镜辅助下找到尺寸厚度合适的样品,做好位置标记。
S2、底层绝缘封装层h-BN和石墨烯电极的制备
选用Si/SiO2作为支撑衬底,采用机械剥离法从h-BN晶体中获得少层h-BN样品,从石墨层状晶体中获得少层的石墨烯样品。在显微镜辅助下找到尺寸厚度合适的样品,并做好位置标记。
S3、PC干法转移膜的制备
首先按照1:13的比例制备出PC颗粒/氯仿溶液,静止待完全溶解;然后吸取适量溶液均匀滴于清洗干净的两片载波片间,迅速划开上层载玻片得到具有一定厚度的PC膜;刀片划取大小约为3mm×3mm的PC膜,采用中心带孔的透明胶带粘取。利用聚二甲基硅氧烷(PDMS)作为转移介质,将胶带上PC膜孔与PDMS对齐,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
S4、晶体管异质结构的干法转移
先将样品台加热至55℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底上目标石墨烯的周围,加热至85℃,使PC膜缓慢下压,完全覆盖目标样品后,降温缓慢抬起玻璃片,PC膜将作为顶栅的石墨烯薄层提起。然后重复操作两次,以PC膜上的石墨烯作为目标区域,将用作介电层的GeP2Te6样品、用作沟道的MoS2材料、用作绝缘底部封装层的h-BN先后提起于PC膜上。升温至200℃,将PC膜及黏附的异质结构平整地熔于Si/SiO2衬底上,得到附有PC膜的器件样品。
S5、金属引出电极的制备
先将样品置于氯仿中浸泡,去离子水清洗取出后用氮气吹干去除PC薄膜;在制作器件的硅片上旋胶后,曝光刻画电极的几何图形结构,在显影液中显影得到100×100um的引出电极图形;再利用热蒸发镀膜设备以
Figure BDA0003733260240000141
的速率沉积制备出Ti(5nm)/Au(50nm)的金属薄膜;随后将样品浸入N-甲基吡咯烷酮溶液溶液lift-off制得图形化的金属引出电极,完成器件的制备。
实施例1~6制备的晶体管器件的性能基本相同,因此仅以实施例1制备的SnP2S6介电层的MoS2沟道场效应晶体管器件进行检测。
1、输出特性曲线(Ids-Vds)测试
对实施例1的SnP2S6介电层的MoS2沟道场效应晶体管器件的输出特性曲线(Ids-Vds)进行测试,不同栅极电压(-3V~3V)下的结果如图2所示。
由图2可见,Ids-Vds曲线呈线性,说明实施例1的SnP2S6介电层的MoS2沟道场效应晶体管器件表现出较好的欧姆接触。
2、转移特性曲线(Ids-Vtg)测试
对实施例1的SnP2S6介电层的MoS2沟道场效应晶体管器件的的转移特性曲线(Ids-Vtg)进行测试,栅极电压从-3V到1V扫描并返回,结果如图3所示。
由图3可见,计算出实施例1的SnP2S6介电层的MoS2沟道场效应晶体管器件的亚阈值摆幅SS值为69.4mV·dec-1,接近理论上的极限值,且具有高开关比(107)、低漏电流(10-13量级)的优异性能。器件的阈值电压低(≈2.3V)、转移特性曲线的滞后和阈值电压偏移量(ΔVth=0.08V)小,稳定性高。由此说明,金属硫族磷酸盐介电层对晶体管器件栅控能力的提升、漏电流的降低有明显作用。
以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种金属硫族磷酸盐介电层晶体管器件,其特征在于,包括:
衬底;
布设在所述衬底上的绝缘封装层、导电沟道、介电层和栅极;以及
布设在所述导电沟道两侧的源漏电极;
所述介电层是采用机械剥离法或化学气相沉积法制备多层或少层的金属硫族磷酸盐介电层。
2.根据权利要求1所述的金属硫族磷酸盐介电层晶体管器件,其特征在于,所述金属硫族磷酸盐介电层的材料为金属硫族磷酸盐晶体材料;所述金属硫族磷酸盐晶体材料包括GeP2S6、GeP2Se6、GeP2Te6、SnP2S6、SnP2Se6以及SnP2Te6
3.根据权利要求1或2所述的金属硫族磷酸盐介电层晶体管器件,其特征在于,所述介电层的厚度为10~50nm。
4.根据权利要求1所述的金属硫族磷酸盐介电层晶体管器件,其特征在于,所述栅极包括石墨烯栅极和金属栅极,且依次布设于所述介电层上。
5.根据权利要求1所述的金属硫族磷酸盐介电层晶体管器件,其特征在于,所述衬底为Si/SiO2衬底。
6.根据权利要求1所述的金属硫族磷酸盐介电层晶体管器件,其特征在于,所述绝缘封装层的材料为h-BN。
7.根据权利要求1所述的金属硫族磷酸盐介电层晶体管器件,其特征在于,所述导电沟道的材料为MoS2或石墨烯。
8.根据权利要求1所述的金属硫族磷酸盐介电层晶体管器件,其特征在于,所述源漏电极包括金属源极和金属漏极,所述金属源极与金属漏极分别布设于所述导电沟道的两侧,且与所述导电沟道紧密连接形成欧姆接触。
9.一种金属硫族磷酸盐介电层晶体管器件的制备方法,其特征在于,包括以下步骤:
S1、采用机械剥离法或化学气相沉积法制备多层或少层的金属硫族磷酸盐介电层;
S2、根据S1的方法制备少层的绝缘封装层、少层的导电沟道和少层的石墨烯栅极;
S3、以PDMS为介质,在显微镜下利用PC干法转移膜通过转移台将衬底、绝缘封装层、导电沟道、介电层和石墨烯栅极进行堆叠,搭建附有PC膜的异质结构器件样品,在氯仿中浸泡去除附着的PC膜,得到器件样品;
S4、利用电子束光刻机、热蒸发镀膜设备和lift-off工艺在S3的器件样品上制备出源漏金属电极和金属栅极,并使源漏电极和金属栅极分别与导电沟道和石墨烯栅极连接,得到金属-半导体良好接触的晶体管器件。
10.根据权利要求9所述的金属硫族磷酸盐介电层晶体管器件的制备方法,其特征在于,所述附有PC膜的器件样品的具体制备过程如下:
S301、将样品台加热至40~60℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜贴附至石墨烯周围,加热至70~90℃后,将PC膜下压并缓慢覆盖在石墨烯上,冷却后,PC膜将用作栅极的石墨烯提起;重复操作1~3次;
S302、以PC膜上的石墨烯作为目标区域,将用作介电层的金属硫族磷酸盐晶体材料、用作导电沟道的材料、用作绝缘封装层的材料依次贴附于PC膜上的目标区域,得到贴附于PC膜上的异质结构器件;
S303、加热至190~210℃,将PC膜以及贴附在PC膜上的异质结构器件平整地熔于衬底上,得到附有PC膜的器件样品。
CN202210789434.9A 2022-07-06 2022-07-06 一种金属硫族磷酸盐介电层晶体管器件及其制备方法 Pending CN115148811A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210789434.9A CN115148811A (zh) 2022-07-06 2022-07-06 一种金属硫族磷酸盐介电层晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210789434.9A CN115148811A (zh) 2022-07-06 2022-07-06 一种金属硫族磷酸盐介电层晶体管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115148811A true CN115148811A (zh) 2022-10-04

Family

ID=83411265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210789434.9A Pending CN115148811A (zh) 2022-07-06 2022-07-06 一种金属硫族磷酸盐介电层晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115148811A (zh)

Similar Documents

Publication Publication Date Title
Huyghebaert et al. 2D materials: roadmap to CMOS integration
Cao et al. Bilayer Organic–Inorganic Gate Dielectrics for High‐Performance, Low‐Voltage, Single‐Walled Carbon Nanotube Thin‐Film Transistors, Complementary Logic Gates, and p–n Diodes on Plastic Substrates
US8778716B2 (en) Integrated circuits based on aligned nanotubes
CN112582542B (zh) 一种基于二维范德华异质结构的单分子场效应晶体管及其制备方法
Wang et al. Development of ultra-high density silicon nanowire arrays for electronics applications
CN112582541B (zh) 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
CN105448714A (zh) 一种大开关比场效应晶体管的制备方法
Li et al. Flexible low-power source-gated transistors with solution-processed metal–oxide semiconductors
Xiao et al. Record-high saturation current in end-bond contacted monolayer MoS2 transistors
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
CN112349593B (zh) 一种石墨烯为源漏电极的二维薄膜晶体管及制备方法
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
Ke et al. Modulation of electrical properties with controllable local doping in multilayer MoTe2 transistors
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
Moriyama et al. High-performance top-gate carbon nanotube field-effect transistors and complementary metal–oxide–semiconductor inverters realized by controlling interface charges
CN111063731A (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
Lan et al. MoOx/Au Schottky‐Gated Field‐Effect Transistors and Their Fast Inverters
CN115148811A (zh) 一种金属硫族磷酸盐介电层晶体管器件及其制备方法
CN113224143B (zh) 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法
CN112447858B (zh) 结型场效应晶体管及其制备方法
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
CN113823697B (zh) 基于二维尺寸裁剪的肖特基栅场效应晶体管及其制备方法
Hou et al. Atomic‐scale interface engineering for two‐dimensional materials based field‐effect transistors
CN101359684B (zh) 围栅控制结构的硅基单电子晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination