CN102655165A - 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 - Google Patents

一种非晶氧化物薄膜晶体管及其制作方法、显示面板 Download PDF

Info

Publication number
CN102655165A
CN102655165A CN2011100760839A CN201110076083A CN102655165A CN 102655165 A CN102655165 A CN 102655165A CN 2011100760839 A CN2011100760839 A CN 2011100760839A CN 201110076083 A CN201110076083 A CN 201110076083A CN 102655165 A CN102655165 A CN 102655165A
Authority
CN
China
Prior art keywords
layer
ohmic contact
semiconductor active
film
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100760839A
Other languages
English (en)
Other versions
CN102655165B (zh
Inventor
刘晓娣
孙力
陈海晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201110076083.9A priority Critical patent/CN102655165B/zh
Priority to US13/428,422 priority patent/US9112040B2/en
Priority to KR1020120030488A priority patent/KR101424861B1/ko
Priority to EP12161178.4A priority patent/EP2506308B1/en
Priority to JP2012073363A priority patent/JP6099314B2/ja
Publication of CN102655165A publication Critical patent/CN102655165A/zh
Application granted granted Critical
Publication of CN102655165B publication Critical patent/CN102655165B/zh
Priority to US14/800,089 priority patent/US9608127B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例公开了一种非晶氧化物薄膜晶体管及其制作方法、显示面板，涉及薄膜晶体管及显示面板的设计和制备领域，用以降低源漏极的寄生电阻。所述非晶氧化物薄膜晶体管，在基板上包括：栅极、栅绝缘层、半导体有源层、源极、漏极以及钝化保护层，并且所述半导体有源层为沟道层和欧姆接触层的双层结构，所述沟道层比所述欧姆接触层的含氧量高；另外，所述沟道层与所述栅绝缘层相贴合，所述欧姆接触层分为两个独立的欧姆接触区，且所述两个独立的欧姆接触区分别与所述源极、漏极相贴合。

Description

一种非晶氧化物薄膜晶体管及其制作方法、显示面板
技术领域
本发明涉及薄膜晶体管的设计和制备领域，尤其涉及一种非晶氧化物薄膜晶体管及其制作方法、显示面板。
背景技术
目前在液晶显示领域被广泛采用的薄膜晶体管(TFT)主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管。其中，氢化非晶硅(a-Si:H)薄膜晶体管由于具有制备工艺简单，背板均匀性好等优势成为有源矩阵平板显示产业的主流技术；但存在迁移率低、稳定性差等缺陷，很少应用于大面积AMOLED(Active MatrixOrganic Light Emitting Diode，有源矩阵有机发光二极体)领域。另外，多晶硅薄膜晶体管相对于非晶硅薄膜晶体管而言，具有迁移率高、稳定性好的优点；其沟道的制备方法主要有固相结晶(SPC)和准分子激光退火(ELA)，前者涉及长时间高温退火工艺，不适于大面积玻璃基板：而后者存在均匀性差等问题，也无法实现大面积玻璃基板的应用。
为了实现大尺寸AMOLED显示，以氧化锌(ZnO)基和氧化锡(SnO2)基为主的非晶氧化物薄膜晶体管(Amorphous Oxide TFT)汇集了非晶硅和多晶硅薄膜晶体管的优点，具有高的载流子迁移率、均匀好等优点，故越来越受到人们的重视。然而，由非晶氧化物生成的半导体沟道往往具有很高的载流子浓度，使得阈值电压变得很低甚至降到负值(针对n型器件而言)，即在为栅零偏时，器件不能充分关断；若用非晶氧化物制成低载流子浓度的半导体沟道高阻层，则会使得源漏极的寄生电阻增大，导致降低了电流的驱动能力。
发明内容
本发明的实施例提供一种非晶氧化物薄膜晶体管及其制作方法，用以降低源漏极的寄生电阻。
为达到上述目的，本发明的实施例采用如下技术方案：
一种非晶氧化物薄膜晶体管，包括：栅极、栅绝缘层、半导体有源层、源极、漏极以及钝化保护层，所述半导体有源层为沟道层和欧姆接触层的双层结构，且所述沟道层比所述欧姆接触层的含氧量高；
所述沟道层与所述栅绝缘层相贴合，所述欧姆接触层分为两个独立的欧姆接触区，且所述两个独立的欧姆接触区分别与所述源极、漏极相贴合。
一种液晶显示面板，包括：栅线和数据线所限定的像素单元；所述像素单元中形成有非晶氧化物薄膜晶体管，该非晶氧化物薄膜晶体管包括：栅极、栅绝缘层、半导体有源层、源极、漏极以及钝化保护层，所述半导体有源层为沟道层和欧姆接触层的双层结构，且所述沟道层比所述欧姆接触层的含氧量高；
所述沟道层与所述栅绝缘层相贴合，所述欧姆接触层分为两个独立的欧姆接触区，且所述两个独立的欧姆接触区分别与所述源极、漏极相贴合。
一种非晶氧化物薄膜晶体管的制作方法，包括：
步骤a、在制作半导体有源层的过程中，分别制作沟道层和欧姆接触层以形成所述半导体有源层；所述沟道层比所述欧姆接触层的含氧量高；
所述沟道层与所述栅绝缘层相贴合，所述欧姆接触层分为两个独立的欧姆接触区，且所述两个独立的欧姆接触区分别与所述源极、漏极相贴合。
本发明实施例提供的非晶氧化物薄膜晶体管及其制作方法，以及使用该非晶氧化物薄膜晶体管的液晶显示面板，通过制作沟道层和欧姆接触层以形成双层结构的半导体有源层，并且沟道层比欧姆接触层的含氧量高；由于含氧量越高则阻值就越大，而欧姆接触层相较于沟道层的含氧量低，故欧姆接触层的电阻小于沟道层的电阻，又由于欧姆接触层和源漏极相贴合，使得源漏极的寄生电阻减小，从而提升了电流的驱动能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为实施例一提供的一种非晶氧化物薄膜晶体管的剖面结构示意图；
图2～图12示意了图1所示的非晶氧化物薄膜晶体管的主要制作工艺步骤，其中图4所示工艺步骤可以由图7～图9代替：
图2在基板上为形成栅极的工艺步骤；
图3为在图2所示的基板上形成栅绝缘层的工艺步骤；
图4为在图3所示的基板上形成双层结构的非晶氧化物薄膜的工艺步骤；
图5为刻蚀图4所示的非晶氧化物薄膜，形成沟道层的工艺步骤；
图6为在图5所示的基板上，形成欧姆接触层的工艺步骤；
图7为在图3所示的基板上，涂覆光刻胶的工艺步骤；
图8为在图7所示的基板上，图形化光刻胶的工艺步骤；
图9为在图8所示的基板上，形成双层结构的非晶氧化物薄膜的工艺步骤；
图10为在图6所示的基板上，形成两个欧姆接触区之间的光刻胶的工艺步骤；
图11为在图10所示的基板上，形成源漏金属薄膜的工艺步骤；
图12为在图11所示的基板上，刻蚀形成源漏极的工艺步骤；
图13为实施例二提供的一种非晶氧化物薄膜晶体管的剖面结构示意图；
图14～图15示意了制作刻蚀保护层以及源漏极的工艺步骤：
图14为在图6所示的基板上，形成刻蚀保护层的工艺步骤；
图15为在图14所示的基板上，形成源漏极的工艺步骤。
附图标记：
1-基板；2-栅极；3-栅绝缘层；4-沟道层；51、52-欧姆接触区；61-源极；62-漏极；7-钝化保护层；8-光刻胶；9-刻蚀保护层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
如图1所示，本发明实施例提供了一种非晶氧化物薄膜晶体管，包括：栅极2、栅绝缘层3、半导体有源层、源极61、漏极62以及钝化保护层7，所述半导体有源层为沟道层4和欧姆接触层的双层结构，且所述沟道层4比所述欧姆接触层的含氧量高；
所述沟道层4与所述栅绝缘层3相贴合，所述欧姆接触层分为两个独立的欧姆接触区51、52，且所述两个独立的欧姆接触区51、52分别与所述源极61、漏极62相贴合。
其中，所述沟道层4是在含氧气氛下溅射非晶氧化物材料形成的；所述欧姆接触层是在不含氧气氛下溅射非晶氧化物材料形成的；所述含氧气氛可以为分压比范围为O2/Ar＝0％～30％的氧氩混合气氛，所述不含氧气氛可以为纯氩气氛；所述非晶氧化物材料可以为氧化锌ZnO基或二氧化锡SnO2基氧化物，具体地，所述非晶氧化物材料可以为氧化锌锡ZTO、氧化铟锡ITO、氧化锌铟ZIO、氧化铟镓IGO、氧化铟镓锌IGZO、氧化铝锌锡AZTO中的至少一种。
本发明实施例提供的非晶氧化物薄膜晶体管，通过制作沟道层和欧姆接触层以形成双层结构的半导体有源层，并且沟道层比欧姆接触层的含氧量高；由于含氧量越高则阻值就越大，而欧姆接触层相较于沟道层的含氧量低，故欧姆接触层的电阻小于沟道层的电阻，又由于欧姆接触层和源漏极相贴合，使得源漏极的寄生电阻减小，从而提升了电流的驱动能力。
本发明实施例还提供了上述非晶氧化物薄膜晶体管的制作方法，该制作方法与现有技术的不同在于本实施例提供的方法包括：
步骤a、在制作半导体有源层的过程中，分别制作沟道层4和欧姆接触层以形成所述半导体有源层；所述沟道层4比所述欧姆接触层的含氧量高；
所述沟道层4与所述栅绝缘层3相贴合，所述欧姆接触层分为两个独立的的欧姆接触区51、52，且所述两个独立的欧姆接触区51、52分别与所述源极61、漏极62相贴合。
进一步地，本发明实施例提供了一种具体的非晶氧化物薄膜晶体管的制作方法，该方法包括：
步骤101、如图2所示，在基板1上制作栅金属薄膜，并经过光刻工艺形成栅极2；
此步骤具体可以为，在玻璃/硅/聚对苯二甲酸乙二醇酯PET基板1上，溅射淀积钼Mo，或铝Al、钕Nd双层金属，或金Au、钛Ti双层金属，或合金形成栅金属薄膜；并经过光刻工艺图形化栅金属薄膜，形成薄膜晶体管的栅极2；
其中，光刻工艺可以包括涂胶、曝光、显影、刻蚀、剥离等工艺。
步骤102、如图3所示，在完成步骤101的基板上形成栅绝缘层3，并图形化所述栅绝缘层3；
此步骤具体可以为，采用热生长、或等离子体化学气相淀积、或溅射SiOx、Si3N4、AlOx、TiOx、HfO2中至少一种材料形成栅绝缘层；或者，采用先溅射铝Al、钛Ti、铪Hf中至少一种金属，当然也可以是其他金属，经过再氧等离子体处理方法，形成AlOx、TiOx、HfO2中至少一种材料的栅绝缘层；
另外，制作完成栅绝缘层之后，可以通过光刻工艺图形化栅绝缘层；这样就可以避免通孔的制备以及电引出等工序引起的接触不良和断线等问题，可以提高加工效率和良率。
步骤103、在氮气、或氧气、或真空条件下将完成步骤102的基板进行退火工艺，退火温度范围为350℃～400℃；
在本实施例中，退火温度可以选为400℃。
此时经过退火工艺，可以减少栅绝缘层的表面态和界面态，如缺陷态和悬挂键等，这可以在一定程度上减少器件的阈值电压漂移，进而提高器件的长期稳定性；另外，区别于传统的只有后退火工艺，在形成栅绝缘层后、且形成半导体有源层之前进行退火工艺，可以避免对半导体有源层的影响(如化学成份比的影响)，增强工艺效果。
步骤104、分别制作沟道层4和欧姆接触层以形成所述半导体有源层；所述沟道层比所述欧姆接触层的含氧量高；
步骤104可以包括：
步骤a11、如图4所示，在含氧气氛下向基板溅射非晶氧化物材料，形成第一半导体有源层薄膜；在不含氧气氛下溅射非晶氧化物材料，形成第二半导体有源层薄膜；
所述含氧气氛可以为分压比范围为O2/Ar＝0％～30％的氧氩混合气氛，所述不含氧气氛可以为纯氩气氛；所述非晶氧化物材料可以为氧化锌ZnO基或二氧化锡SnO2基氧化物，具体地，所述非晶氧化物材料可以为氧化锌锡ZTO、氧化铟锡ITO、氧化锌铟ZIO、氧化铟镓IGO、氧化铟镓锌IGZO、氧化铝锌锡AZTO中的至少一种。
此步骤具体可以为，分别在氧氩混合气氛和纯氩气氛条件下，溅射非晶氧化物材料，形成第一半导体有源层薄膜和第二半导体有源层薄膜。
步骤a12、如图5所示，在完成步骤a11的基板上，经过光刻工艺图形化所述第一半导体有源层薄膜和第二半导体有源层薄膜，形成沟道层4；
此步骤的光刻工艺中涂胶工艺可以使用正性光刻胶，该光刻工艺中的刻蚀工艺可以为湿法刻蚀。
步骤a13、如图6所示，在完成步骤a12的基板上，经过光刻工艺图形化所述第二半导体有源层薄膜，形成欧姆接触层且所述欧姆接触层分为两个独立的欧姆接触区51、52；
此步骤光刻工艺中的刻蚀工艺可以为干法刻蚀。
或者，对于双层结构的半导体有源层可以使用带胶溅射非晶氧化物，然后剥离的方法，下面对这种方法进行详细阐述。
步骤104可以包括：
步骤a20、如图7所示，在完成步骤103的基板上涂覆光刻胶8，如图8所示，经过曝光、剥离工艺除去沟道层区域的光刻胶8；
此步骤中的曝光工艺可以与步骤a12的光刻工艺中的曝光工艺使用相同的掩模板，此步骤中所涂覆的光刻胶为负性光刻胶即可。
步骤a21、如图9所示，在含氧气氛下向完成步骤a20的基板溅射非晶氧化物材料，形成第一半导体有源层薄膜；在不含氧气氛下溅射非晶氧化物材料，形成第二半导体有源层薄膜；
所述含氧气氛可以为分压比范围为O2/Ar＝0％～30％的氧氩混合气氛，所述不含氧气氛可以为纯氩气氛。
步骤a22、在完成步骤a21的基板上，经过剥离工艺除去第一半导体有源层薄膜带光刻胶的部分和第二半导体有源层薄膜带光刻胶的部分，形成沟道层4；此时的基板可以参考图5。
步骤a23、在完成步骤a22的基板上，经过光刻工艺图形化所述第二半导体有源层薄膜，形成欧姆接触层且所述欧姆接触层分为两个独立的欧姆接触区；
此时的基板可以参考图6。
步骤105、在完成步骤104的基板上制作源漏极61、62；
步骤105可以包括：
步骤b21、如图10所示，在完成步骤104的基板上涂覆光刻胶，并经过曝光、剥离工艺留下所述两个独立的欧姆接触区之间的光刻胶8；
此步骤中的曝光工艺所使用的掩模板可以与步骤a13或步骤a23的光刻工艺中曝光工艺所使用相同的掩模板，只是在本实施例中步骤a13或步骤a23的光刻工艺所使用的光刻胶可以为正性光刻胶，本步骤中所涂覆的光刻胶为负性光刻胶；由于减少了掩模板的制备，故可以降低工艺成本。
进行此步骤的原因，主要是考虑到后续工艺会对沟道层造成伤害，故使用光刻胶先将沟道层保护起来。
步骤b23、使用氩Ar等离子体处理欧姆接触区的表面；
此步骤可以为，使用Ar等离子体处理结构表面；该工序在于利用Ar等离子体对沟道材料不同成份的轰击效果差异，如对Ga-O键、In-O键、Zn-O键的断键效果不同，来改变欧姆接触区的材料特性，提高接触效果；并且通过提高沟道接触区的表面粗糙度来进一步提高接触效果。
步骤b22、如图11所示，制作源漏金属薄膜，如图12所示，经过剥离工艺形成源极和漏极61、62。
此步骤可以为，溅射淀积钼Mo，或铝Al、钕Nd双层金属，或金Au、钛Ti双层金属，或合金形成源漏金属薄膜，并剥离工艺图形化源漏金属薄膜，形成薄膜晶体管的源极61和漏极62。
步骤106、等离子化学气相淀积氧化硅，或者氧化硅、聚甲基丙烯酸甲酯PMMA双层、或者氧化硅、聚酰亚胺PI双层，或者氧化硅、氮化硅、PI三层，或者氧化硅、氮化硅、氧化硅三层结构作为钝化保护层7；可参考图1。
步骤107、经过后退火工艺，即在真空、或氮气、或氧气中进行退火，退火温度范围为120～400℃。
本发明实施例提供的非晶氧化物薄膜晶体管的制作方法，通过制作小电阻的欧姆接触层可以减小源漏极的寄生电阻；另外，通过在制备栅绝缘层之后形成半导体有源层之前，进行退火工艺，可以减少晶体器件的表面态和界面态，进而可以减少器件的阈值电压漂移，增强器件的稳定性；通过制作刻蚀保护层可以避免在后续工序中形成源漏极所使用的光刻工艺对沟道层的影响；通过带胶溅射源漏金属层并经过光刻工艺形成源漏极，可以避免在后续工序中形成源漏极所使用的光刻工艺对沟道层的影响；通过使用氩Ar等离子体处理欧姆接触区的表面，可以改变表面特性，优化欧姆接触区和源漏极的接触效果，进而提高器件性能。
另外，上述非晶氧化物薄膜晶体管可以应用于液晶显示面板中。所述液晶显示面板包括：栅线和数据线所限定的像素单元；所述像素单元中形成有非晶氧化物薄膜晶体管。其中，该非晶氧化物薄膜晶体管的结构可以参考图1，所述非晶氧化物薄膜晶体管，包括：栅极2、栅绝缘层3、半导体有源层、源极61、漏极62以及钝化保护层7，所述半导体有源层为沟道层4和欧姆接触层的双层结构，且所述沟道层4比所述欧姆接触层的含氧量高；
所述沟道层4与所述栅绝缘层3相贴合，所述欧姆接触层分为两个独立的欧姆接触区51、52，且所述两个独立的欧姆接触区51、52分别与所述源极61、漏极62相贴合。
其中，所述沟道层4是在含氧气氛下溅射非晶氧化物材料形成的；所述欧姆接触层是在不含氧气氛下溅射非晶氧化物材料形成的；所述含氧气氛可以为分压比范围为O2/Ar＝0％～30％的氧氩混合气氛，所述不含氧气氛可以为纯氩气氛；所述非晶氧化物材料可以为氧化锌ZnO基或二氧化锡SnO2基氧化物，具体地，所述非晶氧化物材料可以为氧化锌锡ZTO、氧化铟锡ITO、氧化锌铟ZIO、氧化铟镓IGO、氧化铟镓锌IGZO、氧化铝锌锡AZTO中的至少一种。
本发明实施例提供的使用上述非晶氧化物薄膜晶体管的液晶显示面板，同样可以减小薄膜晶体管源漏极的寄生电阻，从而可以提升电流的驱动能力。
实施例二：
如图13所示，本发明实施例提供了一种非晶氧化物薄膜晶体管，包括：栅极2、栅绝缘层3、半导体有源层、源极61、漏极62以及钝化保护层7，所述半导体有源层为沟道层4和欧姆接触层的双层结构，且所述沟道层4比所述欧姆接触层的含氧量高；
所述沟道层4与所述栅绝缘层3相贴合，所述欧姆接触层分为两个独立的欧姆接触区51、52，且所述两个独立的欧姆接触区51、52分别与所述源极61、漏极62相贴合；
所述两个独立的欧姆接触区51、52之间形成有刻蚀保护层9，所述刻蚀保护层9位于所述沟道层4与所述钝化保护层7之间。
其中，所述沟道层4是在含氧气氛下溅射非晶氧化物材料形成的；所述欧姆接触层是在不含氧气氛下溅射非晶氧化物材料形成的；所述含氧气氛可以为分压比范围为O2/Ar＝0％～30％的氧氩混合气氛，所述不含氧气氛可以为纯氩气氛；所述非晶氧化物材料可以为氧化锌ZnO基或二氧化锡SnO2基氧化物，具体地，所述非晶氧化物材料可以为氧化锌锡ZTO、氧化铟锡ITO、氧化锌铟ZIO、氧化铟镓IGO、氧化铟镓锌IGZO、氧化铝锌锡AZTO中的至少一种。
制作刻蚀保护层的目的是为了避免源漏电极图形化的工序对沟道层的影响，可以提高器件性能。
本发明实施例还提供了图13所示的非晶氧化物薄膜晶体管的制作方法，该制作方法与实施例一中提供的制作方法只是步骤105有所不同，故下面只对步骤105进行详述，其他步骤可以参考实施例一。
在本发明实施例中，步骤105可以包括：
步骤b11、如图14所示，在完成步骤104的基板上制作刻蚀保护薄膜，经过光刻工艺形成刻蚀保护层9；所述刻蚀保护层在所述沟道层4与钝化保护层9之间，且所述刻蚀保护层9的材料为绝缘材料；
此步骤具体可以为，在完成步骤104的基板上采用等离子体化学气相淀积或溅射绝缘材料，形成刻蚀保护薄膜，并经过光刻工艺图形化刻蚀保护薄膜，形成刻蚀保护层9；且该绝缘材料包括：氧化硅、氧化铝、氧化钛和氮化硅中的至少一种。
此步骤进行光刻工艺使用的掩模板与实施例一中步骤a13或步骤a23的光刻工艺中所使用的掩模板可以相同，只是在本实施例中步骤a13或步骤a23的光刻工艺所使用的光刻胶可以为正性光刻胶，本步骤中所涂覆的光刻胶为负性光刻胶；由于减少了掩模板的制备，故可以降低工艺成本。
步骤b13、使用氩等离子体处理欧姆接触区的表面；
此步骤可以为，使用Ar等离子体处理结构表面；该工序在于利用Ar等离子体对沟道材料不同成份的轰击效果差异，如对Ga-O键、In-O键、Zn-O键的断键效果不同，来改变两个欧姆接触区的材料特性，提高接触效果；并且通过提高沟道接触区的表面粗糙度来进一步提高接触效果。
步骤b12、如图15所示，制作源漏金属薄膜，经过光刻工艺形成源极61和漏极62。
然后，经过后续的工序最终制作完成图13所示的非晶氧化物薄膜晶体管。
本发明实施例提供的非晶氧化物薄膜晶体管及其制作方法，通过制作小电阻的欧姆接触层可以减小源漏极的寄生电阻；另外，通过制作刻蚀保护层可以避免在后续工序中形成源漏极所使用的光刻工艺对沟道层的影响。
另外，本实施例中提供的非晶氧化物薄膜晶体管可以应用于液晶显示面板中。所述液晶显示面板包括：栅线和数据线所限定的像素单元；所述像素单元中形成有非晶氧化物薄膜晶体管。其中，该非晶氧化物薄膜晶体管的结构可以参考图13。所述非晶氧化物薄膜晶体管，包括：栅极2、栅绝缘层3、半导体有源层、源极61、漏极62以及钝化保护层7，所述半导体有源层为沟道层4和欧姆接触层的双层结构，且所述沟道层4比所述欧姆接触层的含氧量高；
所述沟道层4与所述栅绝缘层3相贴合，所述欧姆接触层分为两个独立的欧姆接触区51、52，且所述两个独立的欧姆接触区51、52分别与所述源极61、漏极62相贴合；
所述两个独立的欧姆接触区51、52之间形成有刻蚀保护层9，所述刻蚀保护层9位于所述沟道层4与所述钝化保护层7之间。
其中，所述沟道层4是在含氧气氛下溅射非晶氧化物材料形成的；所述欧姆接触层是在不含氧气氛下溅射非晶氧化物材料形成的；所述含氧气氛可以为分压比范围为O2/Ar＝0％～30％的氧氩混合气氛，所述不含氧气氛可以为纯氩气氛；所述非晶氧化物材料可以为氧化锌ZnO基或二氧化锡SnO2基氧化物，具体地，所述非晶氧化物材料可以为氧化锌锡ZTO、氧化铟锡ITO、氧化锌铟ZIO、氧化铟镓IGO、氧化铟镓锌IGZO、氧化铝锌锡AZTO中的至少一种。
本发明实施例提供的使用图13所示的非晶氧化物薄膜晶体管的液晶显示面板，同样可以减小薄膜晶体管源漏极的寄生电阻，从而可以提升电流的驱动能力。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种非晶氧化物薄膜晶体管，包括：栅极、栅绝缘层、半导体有源层、源极、漏极以及钝化保护层，其特征在于，所述半导体有源层为沟道层和欧姆接触层的双层结构，且所述沟道层比所述欧姆接触层的含氧量高；
所述沟道层与所述栅绝缘层相贴合，所述欧姆接触层分为两个独立的欧姆接触区，且所述两个独立的欧姆接触区分别与所述源极、漏极相贴合。
2.根据权利要求1所述的非晶氧化物薄膜晶体管，其特征在于，所述沟道层是在含氧气氛下溅射非晶氧化物材料形成的；所述欧姆接触层是在不含氧气氛下溅射非晶氧化物材料形成的。
3.根据权利要求1或2所述的非晶氧化物薄膜晶体管，其特征在于，所述两个独立的欧姆接触区之间形成有刻蚀保护层，所述刻蚀保护层位于所述沟道层与所述钝化保护层之间。
4.一种液晶显示面板，包括：栅线和数据线所限定的像素单元；所述像素单元中形成有非晶氧化物薄膜晶体管，该非晶氧化物薄膜晶体管包括：栅极、栅绝缘层、半导体有源层、源极、漏极以及钝化保护层，其特征在于，所述半导体有源层为沟道层和欧姆接触层的双层结构，且所述沟道层比所述欧姆接触层的含氧量高；
所述沟道层与所述栅绝缘层相贴合，所述欧姆接触层分为两个独立的欧姆接触区，且所述两个独立的欧姆接触区分别与所述源极、漏极相贴合。
5.根据权利要求4所述的液晶显示面板，其特征在于，所述沟道层是在含氧气氛下溅射非晶氧化物材料形成的；所述欧姆接触层是在不含氧气氛下溅射非晶氧化物材料形成的。
6.根据权利要求4或5所述的液晶显示面板，其特征在于，所述两个独立的欧姆接触区之间形成有刻蚀保护层，所述刻蚀保护层位于所述沟道层与所述钝化保护层之间。
7.一种非晶氧化物薄膜晶体管的制作方法，其特征在于，包括：
步骤a、在制作半导体有源层的过程中，分别制作沟道层和欧姆接触层以形成所述半导体有源层；所述沟道层比所述欧姆接触层的含氧量高；
所述沟道层与所述栅绝缘层相贴合，所述欧姆接触层分为两个独立的欧姆接触区，且所述两个独立的欧姆接触区分别与所述源极、漏极相贴合。
8.根据权利要求7所述的制作方法，其特征在于，步骤a包括：
步骤a11、在含氧气氛下向基板溅射非晶氧化物材料，形成第一半导体有源层薄膜；在不含氧气氛下溅射非晶氧化物材料，形成第二半导体有源层薄膜；
步骤a12、在完成步骤a11的基板上，经过光刻工艺图形化所述第一半导体有源层薄膜和第二半导体有源层薄膜，形成沟道层；
步骤a13、在完成步骤a12的基板上，经过光刻工艺图形化所述第二半导体有源层薄膜，形成欧姆接触层且所述欧姆接触层分为两个独立的欧姆接触区。
9.根据权利要求7所述的制作方法，其特征在于，步骤a包括：
步骤a20、在基板上涂覆光刻胶，并经过曝光、剥离工艺除去沟道层区域的光刻胶；
步骤a21、在含氧气氛下向完成步骤a20的基板溅射非晶氧化物材料，形成第一半导体有源层薄膜；在不含氧气氛下溅射非晶氧化物材料，形成第二半导体有源层薄膜；
步骤a22、在完成步骤a21的基板上，经过剥离工艺除去第一半导体有源层薄膜带光刻胶的部分和第二半导体有源层薄膜带光刻胶的部分，形成沟道层；
步骤a23、在完成步骤a22的基板上，经过光刻工艺图形化所述第二半导体有源层薄膜，形成欧姆接触层且所述欧姆接触层分为两个独立的欧姆接触区。
10.根据权利要求8或9所述的制作方法，其特征在于，所述非晶氧化物材料为氧化锌ZnO基或二氧化锡SnO2基氧化物。
11.根据权利要求8或9所述的制作方法，其特征在于，所述非晶氧化物材料为氧化锌锡ZTO、氧化铟锡ITO、氧化锌铟ZIO、氧化铟镓IGO、氧化铟镓锌IGZO、氧化铝锌锡AZTO中的至少一种。
12.根据权利要求8或9所述的制作方法，其特征在于，所述含氧气氛为分压比范围为O2/Ar＝0％～30％的氧氩混合气氛，所述不含氧气氛为纯氩气氛。
13.根据权利要求7～9中任一项所述的制作方法，其特征在于，还包括步骤b；
步骤b包括：
步骤b11、在完成步骤a的基板上制作刻蚀保护薄膜，经过光刻工艺形成刻蚀保护层；所述刻蚀保护层在所述沟道层与钝化保护层之间，且所述刻蚀保护层的材料为绝缘材料；
步骤b12、制作源漏金属薄膜，经过光刻工艺形成源极和漏极。
14.根据权利要求13所述的制作方法，其特征在于，步骤b中在步骤b12之前还包括：
步骤b13、使用氩等离子体处理欧姆接触区的表面。
15.根据权利要求7～9中任一项所述的制作方法，其特征在于，还包括步骤b；
步骤b包括：
步骤b21、在完成步骤a的基板上涂覆光刻胶，并经过曝光、剥离工艺留下所述两个独立的欧姆接触区之间的光刻胶；
步骤b22、制作源漏金属薄膜，经过剥离工艺形成源极和漏极。
16.根据权利要求15所述的制作方法，其特征在于，步骤b中在步骤b22之前还包括：
步骤b23、使用氩等离子体处理欧姆接触区的表面。
17.根据权利要求7所述的制作方法，其特征在于，在步骤a之前还包括：
步骤u、在基板上制作栅金属薄膜，并经过光刻工艺形成栅极；
步骤v、在完成步骤u的基板上形成栅绝缘层，并图形化所述栅绝缘层。
18.根据权利要求17所述的制作方法，其特征在于，在步骤a之前还包括：
步骤w、在氮气、或氧气、或真空条件下将完成步骤v的基板进行退火工艺，退火温度范围为350℃～400℃。
CN201110076083.9A 2011-03-28 2011-03-28 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 Active CN102655165B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201110076083.9A CN102655165B (zh) 2011-03-28 2011-03-28 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
US13/428,422 US9112040B2 (en) 2011-03-28 2012-03-23 Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
KR1020120030488A KR101424861B1 (ko) 2011-03-28 2012-03-26 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널
EP12161178.4A EP2506308B1 (en) 2011-03-28 2012-03-26 Method for manufacturing amorphous oxide thin film transistor
JP2012073363A JP6099314B2 (ja) 2011-03-28 2012-03-28 非晶質酸化物薄膜トランジスタ及びその製造方法、その薄膜トランジスタを含むディスプレイパネル
US14/800,089 US9608127B2 (en) 2011-03-28 2015-07-15 Amorphous oxide thin film transistor, method for manufacturing the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110076083.9A CN102655165B (zh) 2011-03-28 2011-03-28 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN102655165A true CN102655165A (zh) 2012-09-05
CN102655165B CN102655165B (zh) 2015-04-29

Family

ID=45936907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110076083.9A Active CN102655165B (zh) 2011-03-28 2011-03-28 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Country Status (5)

Country Link
US (2) US9112040B2 (zh)
EP (1) EP2506308B1 (zh)
JP (1) JP6099314B2 (zh)
KR (1) KR101424861B1 (zh)
CN (1) CN102655165B (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022077A (zh) * 2012-11-30 2013-04-03 昆山维信诺显示技术有限公司 一种含氧化物薄膜晶体管的oled装置
CN103715268A (zh) * 2013-12-27 2014-04-09 合肥京东方光电科技有限公司 氧化物薄膜晶体管及显示装置
CN103985639A (zh) * 2014-04-28 2014-08-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN104022159A (zh) * 2014-06-17 2014-09-03 浙江大学 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
WO2015085605A1 (zh) * 2013-12-09 2015-06-18 深圳市华星光电技术有限公司 一种igzo电晶体结构及其制造方法
CN105572990A (zh) * 2015-12-21 2016-05-11 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
WO2017049862A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN107195638A (zh) * 2017-05-19 2017-09-22 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN108281489A (zh) * 2018-01-30 2018-07-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN109065551A (zh) * 2018-07-30 2018-12-21 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板
CN109103113A (zh) * 2018-08-17 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109873027A (zh) * 2019-02-28 2019-06-11 昆山国显光电有限公司 金属氧化物半导体薄膜晶体管及其制作方法及显示装置
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN111223814A (zh) * 2018-11-23 2020-06-02 群创光电股份有限公司 面板及其制造方法
CN112420747A (zh) * 2020-11-12 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113314424A (zh) * 2021-05-27 2021-08-27 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027723A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101042957B1 (ko) * 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
JP5860817B2 (ja) 2011-09-14 2016-02-16 医療法人再生未来 医薬組成物およびその製造方法
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
KR20220047897A (ko) * 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103676376B (zh) * 2013-12-10 2016-01-06 深圳市华星光电技术有限公司 阵列基板及其制作方法及应用该阵列基板的液晶显示面板
CN104183605A (zh) * 2014-08-06 2014-12-03 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
US20170282410A1 (en) 2016-03-31 2017-10-05 Fina Technology, Inc. Production processing aid
KR101982828B1 (ko) * 2017-07-27 2019-05-27 중앙대학교 산학협력단 아르곤 플라즈마 처리를 이용한 p형 산화물 박막 트랜지스터 제조 방법
KR20230042397A (ko) 2018-04-30 2023-03-28 엔테그리스, 아이엔씨. 폴리아미드 코팅된 필터 막, 필터, 및 방법
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132385A1 (en) * 1998-03-13 2002-09-19 Masayuki Dojo Method of manufacturing array substrate
CN1828850A (zh) * 2006-01-23 2006-09-06 友达光电股份有限公司 薄膜晶体管及其制造方法
US20100051935A1 (en) * 2008-08-28 2010-03-04 Je-Hun Lee Liquid crystal display and method of manufacturing the same
CN101740632A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237161A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JPH042135A (ja) * 1990-04-18 1992-01-07 Fujitsu Ltd 自己整合型薄膜トランジスタマトリクスの製造方法
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
TW400556B (en) 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
KR100336881B1 (ko) 1998-06-26 2003-01-15 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자의제조방법
JP2004144826A (ja) 2002-10-22 2004-05-20 Nec Corp 液晶表示装置とその製造方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010205932A (ja) * 2009-03-03 2010-09-16 Fujifilm Corp 電界効果型トランジスタ
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132385A1 (en) * 1998-03-13 2002-09-19 Masayuki Dojo Method of manufacturing array substrate
CN1828850A (zh) * 2006-01-23 2006-09-06 友达光电股份有限公司 薄膜晶体管及其制造方法
US20100051935A1 (en) * 2008-08-28 2010-03-04 Je-Hun Lee Liquid crystal display and method of manufacturing the same
CN101740632A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及其制造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022077B (zh) * 2012-11-30 2015-09-16 昆山维信诺显示技术有限公司 一种含氧化物薄膜晶体管的oled装置
CN103022077A (zh) * 2012-11-30 2013-04-03 昆山维信诺显示技术有限公司 一种含氧化物薄膜晶体管的oled装置
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
WO2015085605A1 (zh) * 2013-12-09 2015-06-18 深圳市华星光电技术有限公司 一种igzo电晶体结构及其制造方法
CN103715268A (zh) * 2013-12-27 2014-04-09 合肥京东方光电科技有限公司 氧化物薄膜晶体管及显示装置
CN103715268B (zh) * 2013-12-27 2016-04-06 合肥京东方光电科技有限公司 氧化物薄膜晶体管及显示装置
CN103985639A (zh) * 2014-04-28 2014-08-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN104022159A (zh) * 2014-06-17 2014-09-03 浙江大学 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
CN104022159B (zh) * 2014-06-17 2017-03-08 浙江大学 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
WO2017049862A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
US10115832B2 (en) 2015-09-23 2018-10-30 Boe Technology Group Co. Ltd. Thin film transistor, method for manufacturing the same, array substrate and display device
CN105572990B (zh) * 2015-12-21 2019-07-12 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105572990A (zh) * 2015-12-21 2016-05-11 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
WO2017107238A1 (zh) * 2015-12-21 2017-06-29 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
WO2018209754A1 (zh) * 2017-05-19 2018-11-22 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN107195638A (zh) * 2017-05-19 2017-09-22 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN108281489A (zh) * 2018-01-30 2018-07-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN109065551A (zh) * 2018-07-30 2018-12-21 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板
WO2020024345A1 (zh) * 2018-07-30 2020-02-06 深圳市华星光电技术有限公司 Tft 阵列基板的制造方法及 tft 阵列基板
CN109103113A (zh) * 2018-08-17 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN111223814A (zh) * 2018-11-23 2020-06-02 群创光电股份有限公司 面板及其制造方法
CN109873027A (zh) * 2019-02-28 2019-06-11 昆山国显光电有限公司 金属氧化物半导体薄膜晶体管及其制作方法及显示装置
WO2020238030A1 (zh) * 2019-05-28 2020-12-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
US11289605B2 (en) 2019-05-28 2022-03-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor substrate and manufacturing method thereof
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN112420747A (zh) * 2020-11-12 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113314424A (zh) * 2021-05-27 2021-08-27 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Also Published As

Publication number Publication date
US20120248446A1 (en) 2012-10-04
KR20120110040A (ko) 2012-10-09
JP6099314B2 (ja) 2017-03-22
KR101424861B1 (ko) 2014-08-13
EP2506308B1 (en) 2017-09-13
JP2012209557A (ja) 2012-10-25
EP2506308A1 (en) 2012-10-03
US9112040B2 (en) 2015-08-18
US20150318383A1 (en) 2015-11-05
US9608127B2 (en) 2017-03-28
CN102655165B (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN102655165B (zh) 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US8435843B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
US10325942B2 (en) TFT substrate manufacturing method
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
CN105390443B (zh) Tft基板的制作方法
KR101117727B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
CN102646683B (zh) 一种阵列基板及其制造方法
US10777581B2 (en) Method for manufacturing IGZO thin-film transistor
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
CN102646715A (zh) 薄膜晶体管及其制造方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
KR20140003893A (ko) 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
TW202043511A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
US20230395616A1 (en) Method of manufacturing array substrate, array substrate, and display device
TW201421700A (zh) 非晶質半導體化合物及具有其之薄膜電晶體及其製造方法
CN104966739A (zh) 氧化物薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant