KR101424861B1 - 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널 - Google Patents

비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널 Download PDF

Info

Publication number
KR101424861B1
KR101424861B1 KR1020120030488A KR20120030488A KR101424861B1 KR 101424861 B1 KR101424861 B1 KR 101424861B1 KR 1020120030488 A KR1020120030488 A KR 1020120030488A KR 20120030488 A KR20120030488 A KR 20120030488A KR 101424861 B1 KR101424861 B1 KR 101424861B1
Authority
KR
South Korea
Prior art keywords
layer
ohmic contact
thin film
amorphous oxide
semiconductor active
Prior art date
Application number
KR1020120030488A
Other languages
English (en)
Other versions
KR20120110040A (ko
Inventor
시아오디 리우
리 순
하이징 천
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20120110040A publication Critical patent/KR20120110040A/ko
Application granted granted Critical
Publication of KR101424861B1 publication Critical patent/KR101424861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예는 비정질 산화물 박막 트랜지스터와 그 형성방법 및 이를 이용한 디스플레이 패널을 개시한다. 비정질 산화물 박막 트랜지스터는 게이트 전극, 게이트 절연층, 반도체 활성층, 및 소스 및 드레인 전극을 포함하고, 반도체 활성층은 채널층 및 오믹컨택층을 포함하고, 채널층은 오믹컨택층 보다 산소 함유량이 높으며, 채널층은 게이트 절연층과 서로 접촉하고, 오믹컨택층은 두 개의 독립적인 오믹컨택 영역으로 나뉘고, 두 개의 독립적인 오믹컨택 영역 중 하나는 소스 전극과, 다른 하나는 드레인 전극과 서로 접촉한다.

Description

비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널{AMORPHOUS OXIDE THIN FILM TRANSISTOR, FORMING METHOD THEREOF AND DISPLAY PANEL INCLUDING THE SAME}
본 발명은 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 이용한 디스플레이 패널에 관한 것이다.
현재 액정 디스플레이 영역에서 광범위하게 사용되는 박막 트랜지스터(TFT; Thin Film Transistor)는 비정질 실리콘 박막 트랜지스터와 다결정 실리콘 박막 트랜지스터이다. 수소화 비정질 실리콘(a-Si:H) 박막 트랜지스터는 제조공정이 간단하고, 균일성이 좋은 특징들을 구비하고 있기 때문에 능동매트릭스 평판 디스플레이 업계의 주요 기술이 되었으나, 전자 이동도가 낮고 안정성이 좋지 못한 결함이 있어, 대면적 AMOLED(Active Matrix Organic Light Emitting Diode, 능동 매트릭스 유기 발광 다이오드)의 영역에는 거의 드물게 응용되고 있다. 다결정 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비하여 전자 이동도가 높고, 안정성도 좋은 장점이 있으며, 그 채널의 주요 형성방법으로는 고상 결정화(SPC: Solid Phase Crystallization) 및 엑시머 레이져 어닐링(ELA; Excimer Laser Annealing)이 있는데, 전자는 장시간의 고온 어닐링(annealing) 공정으로 대면적 유리기판에는 적합하지 않고, 후자는 균일성이 나쁜 등의 문제점이 있어, 대면적 유리기판에 응용할 수 없다.
대형 AMOLED 디스플레이를 실현하기 위해, 산화아연(ZnO)기와 산화주석(SnO2)기를 주성분으로 하는 비정질 산화물 박막 트랜지스터(Amorphous Oxide TFT)는 비정질 실리콘 및 다결정 실리콘 박막 트랜지스터의 장점을 모아, 높은 캐리어 이동도와 균일성이 좋은 등의 장점이 있기 때문에, 점차 중요시되고 있다. 그러나, 비정질 산화물로 형성하는 반도체 채널은 가끔 매우 높은 캐리어 농도를 갖고, 임계전압이 매우 낮게 되는데, 심지어 마이너스 값(n형 반도체 소자를 예를 들어 말함)까지 낮아지고, 게이트 기준전압이 쉬프트(Shift) 되었을 때, 박막 트랜지스터가 완전히 오프(off)되지 않고, 만약 비정질 산화물로 낮은 캐리어 농도의 반도체 채널 고저항층을 형성하면, 소스 전극 및 드레인 전극 간의 기생저항이 커져, 전류의 구동능력이 낮아진다.
본 발명의 실시예가 제공하는 비정질 산화물 박막 트랜지스터 및 그 형성방법은 소스 전극 및 드레인 전극 간의 기생저항을 낮추는데 이용된다.
본 발명의 실시예가 개시하는 비정질 산화물 박막 트랜지스터는, 게이트 전극, 게이트 절연층, 반도체활성층, 소스 전극 및 드레인 전극을 포함하고, 상기 반도체활성층은 채널층 및 오믹컨택층을 포함하며, 상기 채널층은 상기 오믹컨택층 보다 산소 함유량이 높고, 상기 채널층은 상기 게이트 절연층과 서로 접촉하며, 상기 오믹컨택층은 두 개의 독립적인 오믹컨택 영역으로 나뉘고, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 상기 소스 전극과, 다른 하나는 상기 드레인 전극과 서로 접촉한다.
본 발명의 다른 실시예가 개시하는 액정 디스플레이 패널은 어레이 기판을 포함하고, 상기 어레이 기판은 기저기판상에 형성되고 서로 교차하여 픽셀 유닛을 정의하는 게이트 라인 및 데이터 라인을 포함하고, 상기 픽셀 유닛에는 비정질 산화물 박막 트랜지스터가 형성되고, 상기 비정질 산화물 박막 트랜지스터는 게이트 전극, 게이트 절연층, 반도체활성층, 소스 전극 및 드레인 전극을 포함하고, 상기 반도체활성층은 채널층과 오믹컨택층을 포함하며, 상기 채널층은 상기 오믹컨택층보다 산소 함유량이 높고, 상기 채널층은 상기 게이트 절연층과 서로 접촉하며, 상기 오믹컨택층은 두 개의 독립적인 오믹컨택 영역으로 나뉘고, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 상기 소스 전극과, 다른 하나는 상기 드레인 전극과 서로 접촉한다.
본 발명의 또 다른 실시예가 개시하는 비정질 산화물 박막 트랜지스터의 형성방법에 있어서, 상기 비정질 산화물 박막 트랜지스터는 게이트 전극, 게이트 절연층, 반도체활성층, 소스 전극 및 드레인 전극을 포함하고, 상기 형성방법은, 채널층 및 오믹컨택층을 각각 형성하여 상기 반도체활성층을 형성하는 단계를 포함하고, 상기 채널층은 상기 오믹컨택층보다 산소 함유량이 높고, 상기 채널층은 상기 게이트 절연층과 서로 접촉하며, 상기 오믹컨택층을 두 개의 독립적인 오믹컨택 영역으로 나누고, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 상기 소스 전극과, 다른 하나는 상기 드레인 전극과 서로 접촉한다.
본 발명의 실시예가 제공하는 비정질 산화물 박막 트랜지스터의 형성방법은 저 저항 오믹컨택층의 형성을 통해 소스 전극 및 드레인 전극간의 기생저항을 감소시킬 수 있고, 더욱이, 게이트 절연층을 형성한 후 및 반도체 활성층을 형성하기 전에 어닐링 공정을 진행함으로써, 트랜지스터 소자의 불안정한 표면상태 및 계면상태를 감소시키고, 또한, 소자의 임계 전압 드래프트(Drift)를 줄여, 소자의 안정성을 향상시키며, 에치스탑층의 형성을 통해 후속 공정 중 소스 전극 및 드레인 전극의 형성에 사용되는 포토리소그래피 공정이 채널층에 영향이 미치지 않도록 할 수 있으며, 포토레지스트 상에 소스 전극 및 드레인 금속 박막을 스퍼터링하고 포토리소그래피 공정을 통하여 소스 및 드레인 전극을 형성함으로써, 후속 공정 중 소스 및 드레인 전극 형성에 사용되는 포토리소그래피 공정이 채널층에 영향이 미치지 않도록 하며, 아르곤(Ar) 플라즈마를 사용하여 오믹컨택영역의 표면을 처리함으로써 표면특성을 변화시키고, 오믹컨택 영역과 소스 전극 및 드레인 전극의 접촉효과를 향상시켜, 소자의 성능을 향상시킨다.
본 발명의 실시예가 제공하는 상기 비정질 산화물 박막 트랜지스터를 사용하는 액정 디스플레이 패널에 있어서도 동일하게 박막 트랜지스터의 소스 및 드레인 전극의 기생저항을 줄임으로써, 전류의 구동능력을 향상시킬 수 있다.
본 발명의 실시예 또는 종래기술 중의 기술방안을 명확하게 설명하기 위하여, 하기는 실시예 또는 종래기술에 대한 설명 중 사용된 도면을 간단하게 소개하며, 명백하게, 하기 설명 중의 도면은 단지 본 발명의 일 실시예 일 뿐, 본 영역의 당업자에게 있어서는, 창조적 노동을 하지 않는다고 전제하더라도, 상기의 도면을 근거로 기타의 도면을 획득할 수 있다.
도 1은 제1 실시예가 제공하는 비정질 산화물 박막 트랜지스터의 단면 구조를 도시한 개략도이고,
도 2 내지 도 12는 도 1에 도시된 비정질 산화물 박막 트랜지스터의 주요 제조공정 단계를 설명하는 단면도이고, 이 중, 도 4에서 도시하는 공정 단계는 도 7 내지 도 9에 도시된 공정 단계로 대체될 수 있고,
도 13은 제2 실시예가 제공하는 비정질 산화물 박막 트랜지스터의 단면 구조를 도시한 개략도이고,
도 14 내지 도 15는 에치스탑층과 소스 전극 및 드레인 전극의 제조공정 단계를 설명한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기저기판 2 : 게이트 전극 3 : 게이트 절연층
4 : 채널층 7 : 패시베이션층 8 : 포토레지스트
9 : 에치스탑층 51,52: 오믹컨택 영역 61: 소스 전극
62: 드레인 전극
하기에는 본 발명 실시예의 도면을 결합하여, 본 발명 실시예의 기술방안에 대한 명확하고 완성된 설명을 진행하고, 명백하게, 설명된 실시예는 단지 본 발명 실시예 중의 일부분일 뿐, 전체 실시예가 되지 않는다. 본 발명의 실시예에 기초하여, 본 영역의 당업자가 창조적 행위를 하지 않았다고 전제하더라도 획득할 수 있는 모든 기타 실시예는 본 발명의 보호 범위에 포함된다.
도 1에 도시된 바와 같이, 본 발명의 실시예가 제공하는 비정질 산화물 박막 트랜지스터(100)는 게이트 전극(2), 게이트 절연층(3), 반도체활성층, 소스 전극(61), 드레인 전극(62) 및 패시베이션층(7)을 포함하고, 상기 반도체활성층은 채널층(4) 및 오믹컨택층(5)의 이중층 구조로 되며, 상기 채널층(4)은 상기 오믹컨택층(5)보다 산소 함유량이 높다. 상기 비정질 산화물 박막 트랜지스터(100)는 기저기판(1) 상에 형성된다.
상기 채널층(4)은 상기 게이트 절연층(3) 상에 설치되면서 상기 게이트 절연층(3)과 서로 접촉하고, 상기 오믹 컨택층(5)은 두 개의 독립적인 오믹컨택영역(51, 52)으로 나뉘며, 상기 두 개의 독립적인 오믹컨택영역(51, 52)은 각각 상기 소스 전극(61), 드레인 전극(62)과 서로 접촉한다.
상기 채널층(4)은 산소를 포함한 분위기에서 비정질 산화물 재료의 스퍼터링을 통하여 형성되고, 상기 오믹컨택층(5)은 산소를 불포함한 분위기에서 비정질 산화물 재료의 스퍼터링을 통하여 형성되며, 상기 산소를 포함한 분위기는 분압비 범위가 O2／Ar＝0％ 초과 내지 30％ 이하인 산소 및 아르곤이 혼합된 분위기이고, 상기 산소를 포함하지 않는 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 비정질 산화물 재료는 산화아연(ZnO)기 또는 이산화주석(SnO2)기의 비정질 산화물로서, 구체적으로, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화인듐갈륨아연(IGZO), 산화알루미늄아연주석(AZTO) 중 적어도 하나이다.
본 발명의 실시예가 제공하는 비정질 산화물 박막 트랜지스터는 채널층 및 오믹컨택층의 형성을 통해 이중층 구조의 반도체활성층을 형성하고, 채널층은 오믹컨택층보다 산소 함유량이 높으며, 산소 함유량이 높을수록 저항값도 커지며, 오믹컨택층은 채널층과 비교하여 산소 함유량이 낮기 때문에, 오믹컨택층의 전기저항은 채널층의 전기저항보다 낮고, 오믹컨택층과 소스 전극 및 드레인 전극이 서로 접촉하기 때문에, 소스 및 드레인 전극의 기생저항을 감소시켜, 전류의 구동능력을 향상시킨다.
본 발명의 실시예는 상술한 비정질 산화물 박막 트랜지스터의 형성방법을 제공하는데, 상기 형성방법은, 반도체활성층을 형성하는 공정 중에서 채널층(4) 및 오믹컨택층(5)을 각각 형성하여 반도체활성층을 형성하는 단계를 포함하는데, 상기 채널층(4)은 상기 오믹컨택층(5) 보다 산소 함유량이 높으며, 상기 채널층(4)은 상기 게이트 절연층(3)과 서로 접촉하고, 상기 오믹컨택층(5)은 두 개의 독립적인 오믹컨택 영역(51,52)으로 나뉘며, 상기 두 개의 독립적인 오믹컨택 영역(51,52) 중 하나는 상기 소스 전극(61)과, 다른 하나는 상기 드레인 전극과(62) 서로 접촉한다.
일 예에 있어서, 비정질 산화물 박막 트랜지스터의 형성방법은 다음의 단계를 포함한다.
단계 101로서, 도 2에 도시된 바와 같이, 기저기판(1) 상에 게이트 금속박막을 형성하고, 포토리소그래피 공정을 통해 게이트 전극(2)을 형성한다.
예를 들어 유리, 실리콘 또는 폴리에틸렌 테레프탈레이트(PET; Polyethylene terephthalate)의 기저기판(1) 상에 몰리브덴(Mo) 또는 알루미늄(Al)과 네오디듐(Nd)의 이중금속층, 또는 금(Au)과 티타늄(Ti)의 이중금속층 또는 합금으로 형성된 게이트 금속박막을 스퍼터링 증착하고, 포토리소그래피 공정을 통하여 게이트 금속박막을 패터닝하여 박막 트랜지스터의 게이트 전극(2)을 형성한다.
포토리소그래피 공정은 레지스트의 코팅, 노광, 현상, 에칭 및 포토레지스트의 제거 등의 공정을 포함한다. 포토레지스트는 예를 들어 포지티브 포토레지스트로서, 노광된 부분은 현상공정에서 제거되고, 노광되지 않은 부분은 현상공정 후에도 잔존하며, 네거티브 포토레지스트는 이와 상반된다.
단계 102로서, 도 3에 도시된 바와 같이, 단계 101이 완료된 기저기판(1) 상에 게이트 절연층(3)을 형성하고, 상기 게이트 절연층(3)을 패터닝 한다.
예를 들어 열성장, 또는 플라즈마 화학 기상 증착 또는 스퍼터링을 이용하여 SiOx, Si3N4, AlOx, TiOx, HfO2 중 적어도 하나의 재료로 게이트 절연층을 형성하거나, 또는 알루미늄(Al), 티타늄(Ti), 하프늄(Hf) 중 적어도 하나의 금속(당연히 다른 금속일 수도 있음)을 스퍼터링 하고, 산소 플라즈마 처리방법을 통하여 AlOx, TiOx, HfO2 중 적어도 하나의 재료로 게이트 절연층을 형성한다.
게이트 절연층의 형성을 완료한 후에 포토리소그래피 공정을 통하여 게이트 절연층을 패터닝하고, 이것은 비아홀 형성 및 전기적 인출선 형성 등의 공정이 초래하는 접촉불량 및 단선 등의 문제를 피할 수 있어, 생산성 및 수율을 향상시킨다.
단계 103으로서, 질소, 산소 또는 진공의 조건하에서 단계 102가 완료된 기저기판(1) 상에 어닐링 공정을 진행하는데, 어닐링 공정 온도의 범위는 350℃ ∼ 400℃이다.
본 실시예에 있어서, 어닐링 공정 온도는 400℃로 선택할 수 있다.
어닐링 공정을 통하여, 예를 들어 결함상태 또는 댕글링 본드(Dangling Bond) 등과 같은 게이트 절연층의 불안정한 표면상태 및 계면상태를 감소시키고, 이것은 트랜지스터 소자의 임계 전압이 드래프트(Drift) 되는 것을 일정 정도 감소시켜, 소자의 장기적 안정성을 향상시키며, 그 외에, 전통적인 형성방법에서의 후처리 공정만을 채용하는 것과는 다르게, 본 실시예에서는 게이트 절연층을 형성한 후 및 반도체활성층 형성 전에 어닐링 공정을 진행함으로써, 반도체활성층에 영향(예를 들어 화학 성분비의 영향)이 미치는 것을 방지하고, 공정효과를 높인다.
단계 104로서, 채널층(4) 및 오믹컨택층(5)을 각각 형성하여 반도체 활성층을 형성하고, 상기 채널층(4)은 오믹컨택층(5) 보다 높은 산소 함유량을 갖는다.
일 예에 있어서, 단계 104는 하기의 단계를 포함할 수 있다.
단계 a11로서, 도 4에 도시된 바와 같이, 산소를 포함한 분위기 하에서 기저기판(1) 상에 비정질 산화물 재료를 스퍼터링하여 제1 반도체 활성층 박막을 형성하고, 산소를 불포함한 분위기 하에서 비정질 산화물 재료를 스퍼터링하여 제2 반도체활성층 박막을 형성한다.
상기 산소를 포함한 분위기는 분압비 범위가 O2／Ar＝0％ 초과 내지 30％ 이하인 산소와 아르곤이 혼합된 분위기이고, 상기 산소를 불포함한 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 비정질 산화물 재료는 산화아연(ZnO)기 또는 이산화주석(SnO2)기의 산화물로서, 예를 들어, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화인듐갈륨아연(IGZO), 산화알루미늄아연주석(AZTO) 중 적어도 하나이다.
산소 및 아르곤이 혼합된 분위기와 순수하게 아르곤만으로 이루어진 분위기의 각 조건 하에서, 비정질 산화물 재료를 스퍼터링 하여 제1 반도체활성층 박막 및 제2 반도체활성층 박막을 각각 형성한다.
단계 a12로서, 도 5에 도시된 바와 같이, 단계 a11이 완료된 기저기판(1) 상에, 포토리소그래피 공정을 통하여 상기 제1 반도체활성층 박막 및 제2 반도체 활성층 박막을 패터닝하고, 채널층(4)을 형성한다.
이 단계의 포토리스그래피 공정에 있어서 코팅공정은 포지티브 포토레지스트를 이용하고, 상기 포토리소그래피 공정 중의 에칭 공정은 습식 에칭이다.
단계 a13으로서, 도 6에 도시된 바와 같이, 단계 a12가 완료된 기저기판(1) 상에, 포토리소그래피 공정을 이용하여 제2 반도체활성층 박막을 패터닝하여 오믹컨택층을 형성하고, 상기 오믹컨택층은 두 개의 독립적인 오믹컨택 영역(51,52)으로 나뉜다.
이 단계의 포토리소그래피 공정에 있어서 에칭 공정은 건식에칭이다.
또는, 이중층 구조의 반도체활성층에 대하여 포토레지스트 상에 비정질 산화물을 스퍼터링 한 후, 리프트-오프법을 이용하며, 하기에 이 방법에 대하여 상세하게 설명한다.
일 예에 있어서, 단계 104는 하기의 단계를 포함할 수 있다.
단계 a20으로서, 도 7에 도시된 바와 같이, 단계 103이 완료된 기저기판(1) 상에 포토레지스트(8)를 코팅하고, 도 8에 도시된 바와 같이, 노광, 포토레지스트 제거(또는 현상) 공정을 통하여 채널층 영역의 포토레지스트(8)를 제거한다.
이 단계에 있어서, 노광 공정은 단계 a12의 포토리소그래피 공정의 노광공정과 동일한 마스크를 사용할 수 있고, 또한 코팅되는 포토레지스트를 네거티브 포토레지스트로 사용하는 것도 가능하다.
단계 a21로서, 도 9에 도시된 바와 같이, 산소를 포함한 분위기 하에서 단계 a20이 완료된 기저기판(1) 상에 비정질 산화물 재료를 스퍼터링하여, 제1 반도체활성층 박막을 형성하고, 산소를 불포함한 분위기 하에서 비정질 산화물 재료를 스퍼터링하여, 제2 반도체활성층 박막을 형성한다.
상기 산소를 포함한 분위기는 분압비 범위가 O2／Ar＝0％ 초과 내지 30％ 이하인 산소 및 아르곤이 혼합된 분위기이고, 상기 산소를 포함하지 않는 분위기는 순수하게 아르곤만으로 이루어진 분위기이다.
단계 a22로서, 단계 a21이 완료된 기저기판(1) 상에, 리프트-오프 공정을 통하여 남아있는 포토레지스트 및 상기 남아있는 포토레지스트에 대응하는 제1 반도체활성층 박막의 부분과 제2 반도체활성층 박막의 부분을 제거하여, 채널층(4)을 형성하고, 이때의 기저기판은 도 5를 참고할 수 있다.
단계 a23으로서, 단계 a22가 완료된 기저기판(1) 상에, 포토리소그래피 공정을 통하여 제2 반도체활성층 박막을 패터닝하여, 오믹컨택층을 형성하고, 상기 오믹컨택층은 두 개의 독립적인 오믹컨택 영역(51,52)으로 나뉜다.
이때의 기저기판은 도 6을 참고할 수 있다.
단계 105로서, 단계 104가 완료된 기저기판(1) 상에 소스 및 드레인 전극(61,62)을 형성한다.
단계 105는 하기의 단계를 포함할 수 있다.
단계 b21로서, 도 10에 도시된 바와 같이, 단계 104가 완료된 기저기판상에 포토레지스트를 코팅하고, 노광, 포토레지스트 제거 공정을 통하여 상기 두 개의 독립적인 오믹컨택 영역(51,52) 사이에 포토레지스트(8)를 남겨둔다.
이 단계의 노광 공정에 사용하는 마스크는 단계 a13 또는 단계 a23의 포토리소그래피 공정의 노광 공정에서 사용하는 것과 동일한 마스크일 수 있고, 본 실시예에 있어서 단계 a13 또는 a23의 노광 공정에 사용한 포토레지스트는 포지티브 포토레지스트이지만, 본 단계에서 코팅되는 포토레지스트는 네거티브 포토레지스트이다. 마스크 제작을 감소시키기 때문에 제작원가를 낮출 수 있다.
이 단계를 진행하는 원인은, 주로 후속공정이 채널층에 손상을 초래하고 있음을 고려하여, 포토레지스트를 사용하여 먼저 채널층을 보호하는 것이다.
단계 b23로서, 아르곤(Ar) 플라즈마를 이용하여 오믹컨택층의 표면을 처리한다.
일 예에 있어서, 아르곤(Ar) 플라즈마를 사용하여 구조물 표면을 처리하는 공정은 아르곤(Ar) 플라즈마가 채널 재료 중에서 서로 다른 성분에 대한 충격효과의 차이를 나타내는 것을 이용하는데, 예를 들어 Ga－O 결합, In-O 결합, Zn-O 결합에 있어서 결합이 끊어지는 효과가 다른 점을 이용하여, 오믹컨택 영역의 재료특성을 변화시켜, 접촉효과를 향상시키고, 뿐만 아니라 채널접촉 영역의 표면 거칠기를 높임으로써 접촉효과를 더욱 향상시킨다.
단계 b22으로서, 도 11에 도시된 바와 같이, 소스 및 드레인 금속박막을 형성하고, 도 12에 도시된 바와 같이, 리프트-오프 공정을 통하여 소스 전극(61) 및 드레인 전극(62)을 형성한다.
이 단계는 몰리브덴(Mo), 또는 알루미늄(Al)과 네오디듐(Nd)의 이중 금속층, 또는 금(Au)과 티타늄(Ti)의 이중 금속층, 또는 합금을 스퍼터링 증착하여 소스 및 드레인 금속 박막을 형성하고, 리프트-오프 공정으로 소스 및 드레인 금속 박막을 패터닝하여, 박막트랜지스터의 소스 전극(61) 및 드레인 전극(62)을 형성한다. 만약 공정 중에 채널영역을 제외한 위치에서 금속 박막의 박리를 진행하여, 예를 들어 소스 및 드레인 전극(61,62)을 기저기판(1)상의 다른 부재들과 전기적으로 격리시킬 필요가 있다면 요구되는 위치에 포토레지스트를 남겨둘 필요가 있다.
단계 106으로서, 도 1에 도시된 바와 같이, 패시베이션층(7)을 형성한다. 상기 패시베이션층(7)은 예를 들어 플라즈마 화학 기상 증착을 통하여 실리콘 산화물, 또는 실리콘 산화물 및 폴리메틸메타크릴레이트(PMMA; Poly(Methyl Methacrylate))의 이중층, 또는 실리콘 산화물 및 폴리이미드(PI; Polyimide)의 이중층, 또는 실리콘 산화물 및 실리콘 질화물 및 폴리이미드(PI)의 삼중층, 또는 실리콘 산화물 및 실리콘 질화물 및 실리콘 산화물의 삼중충 구조 등을 형성하여 얻는다.
단계 107로서, 상기에서 얻어진 구조에 대하여 어닐링(annealing) 공정을 진행한다. 예를 들어, 진공, 또는 아르곤, 또는 산소 분위기에서 어닐링 공정을 진행할 수 있는데, 어닐링 공정 온도 범위는 120℃ ∼ 400℃이다.
상술한 비정질 산화물 박막 트랜지스터는 예를 들어 액정 디스플레이 패널 같은 디스플레이 장치에 응용될 수 있다. 일 실시예에 있어서, 상기 액정 디스플레이 패널은, 게이트 라인 및 데이터 라인이 정의하는 픽셀 유닛을 포함하고, 상기 픽셀 유닛에는 비정질 산화물 박막 트랜지스터가 형성되어 있다. 상기 비정질 산화물 박막 트랜지스터의 구조를 도 1을 참고하여 설명하면, 상기 비정질 산화물 박막 트랜지스터는, 게이트 라인(2), 게이트 절연층(3), 반도체 활성층, 소스 전극(61), 드레인 전극(62) 및 패시베이션층(7)을 포함하며, 상기 반도체 활성층은 채널층(4) 및 오믹컨택층(5)의 이중층 구조로 되어 있고, 상기 채널층(4)은 상기 오믹콘택층(5) 보다 산소 함유량이 높다.
상기 채널층(4)과 상기 게이트절연층(3)은 서로 접촉하고, 상기 오믹컨택층(5)은 두 개의 독립적인 오믹컨택 영역(51,52)으로 나뉘며, 상기 두 개의 독립적인 오믹컨택 영역(51,52) 중 하나는 소스 전극(61)에, 다른 하나는 드레인 전극(62)에 대응한다.
상기 채널층(4)은 산소를 포함한 분위기 하에서 비정질 산화물 재료의 스퍼터링을 통하여 형성되고, 상기 오믹컨택층(5)은 산소가 불포함된 분위기 하에서 비정질 산화물 재료의 스퍼터링을 통하여 형성되며, 상기 산소가 포함된 분위기는 분압비 범위가 O2／Ar＝0％ 초과 내지 30％ 이하인 산소 및 아르곤이 혼합된 분위기이고, 상기 산소를 포함하지 않는 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 비정질 산화물 재료는 산화아연(ZnO)기 또는 이산화주석(SnO2)기의 산화물로서, 예를 들어, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화인듐갈륨아연(IGZO), 산화알루미늄아연주석(AZTO) 중 적어도 하나이다.
본 발명의 실시예에 따른 상기 비정질 산화물 박막 트랜지스터를 사용한 액정 디스플레이 패널도 역시 박막트랜지스터의 소스 및 드레인 전극의 기생전압을 감소시키고 따라서 전류의 구동 능력을 향상시킬 수 있다.
도 13에 도시된 바와 같이, 본 발명의 제2 실시예가 제공하는 다른 하나의 비정질 산화물 박막 트랜지스터(200)는, 게이트 전극(2), 게이트 절연층(3), 반도체활성층, 소스 전극(61), 드레인 전극(62) 및 패시베이션층(7)을 포함하고, 상기 반도체활성층은 채널층(4) 및 오믹컨택층(5)의 이중층 구조이고, 상기 채널층(4)은 상기 오믹컨택층(5) 보다 산소 함유량이 높다.
상기 채널층(4)은 상기 게이트 절연층(3)상에 형성되어 상기 게이트 절연층(3)과 서로 접촉하고, 상기 오믹컨택층(5)은 두 개의 독립적인 오믹컨택 영역(51,52)으로 나뉘며, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 소스 전극(61)에, 다른 하나는 드레인(62)에 서로 대응한다.
상기 두 개의 독립적인 오믹컨택 영역(51, 52) 사이에 에치스탑층(9)이 형성되어 있고, 상기 에치스탑층(9)은 상기 채널층(4)과 상기 패시베이션층(7)의 사이에 위치한다.
상기 채널층(4)은 산소를 포함한 분위기 하에서 비정질 산화물 재료의 스퍼터링을 통하여 형성되고, 상기 오믹컨택층(5)은 산소를 불포함한 분위기에서 비정질 산화물 재료의 스퍼터링을 통하여 형성되며, 상기 산소를 포함한 분위기는 분압비 범위가 O2／Ar＝0％ 초과 내지 30％ 이하인 산소 및 아르곤이 혼합된 분위기이고, 상기 산소를 포함하지 않는 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 비정질 산화물 재료는 산화아연(ZnO)기 또는 이산화주석(SnO2)기의 산화물로서, 구체적으로, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화인듐갈륨아연(IGZO), 산화알루미늄아연주석(AZTO) 중 적어도 하나이다.
에치스탑층(9)을 형성하는 목적은 소스 전극 및 드레인 전극을 패터닝하는 공정이 채널층에 영향을 미치지 않도록 하기 위한 것으로, 소자의 성능을 향상시킬 수 있다.
도 13에 도시된 바와 같이, 본 발명의 제2 실시예는 비정질 산화물 박막 트랜지스터의 형성방법을 제공하는데, 상기 형성방법은 제1 실시예에서 제공된 형성방법에 비해 단지 단계 105에서만 차이가 있음으로, 하기에서는 단계 105에 대해서만 상세한 설명을 진행하고, 다른 단계에 대해서는 제1 실시예를 참고한다.
본 발명의 제2 실시예에 있어서, 단계 105는 다음의 단계를 포함한다.
단계 b11로서, 도 14에 도시된 바와 같이, 단계 104가 완료된 기저기판(1) 상에 에치스탑 박막을 형성하고, 포토리소그래피 공정을 통하여 에치스탑층(9)을 형성한다. 상기 에치스탑층(9)은 상기 채널층(4)과 패시베이션층(9)의 사이에 위치하고, 상기 에치스탑층(9)의 재료는 절연재료이다.
일 예시에서, 단계 104가 완료된 기저기판(1) 상에 절연재료를 플라즈마 화학 기상 증착 또는 스퍼터링하여, 에치스탑 박막을 형성하고, 포토리소그래피 공정을 통하여 에치스탑 박막을 패터닝하여, 에치스탑층(9)을 형성한다. 상기 절연재료는 예를 들어 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물 및 실리콘 질화물 중의 적어도 하나이다.
이 단계에서 진행하는 포토리소그래피 공정에 사용되는 마스크는 제1 실시예의 단계 a13 또는 단계 a23의 포토리소그래피 공정에 사용되는 마스크와 동일할 수 있다. 다만 제1 실시예의 단계 a13 또는 단계 a23의 포토리소그래피 공정에 사용되는 포토레지스트는 포지티브 포토레지스트가 될 수 있고, 본 단계에 있어서 코팅된 포토레지스트는 네가티브 포토레지스트가 되며, 마스크 제작을 감소시키기 때문에, 공정 원가를 낮출 수 있다.
단계 b13으로서, 아르곤 플라즈마를 이용하여 오믹컨택 영역의 표면을 처리한다.
예를 들어, 아르곤(Ar) 플라즈마를 사용하여 구조표면을 처리하는 공정은 아르곤(Ar) 플라즈마가 채널 재료 중의 서로 다른 성분에 대하여 충격효과의 차이를 나타내는 것을 이용하여, 예를 들어 Ga－O 결합, In-O 결합, Zn-O 결합에 있어서 결합이 끊어지는 효과의 차이를 이용하여, 두 개 오믹컨택 영역의 재료특성을 변화시켜, 접촉효과를 향상시키고, 뿐만 아니라 채널접촉 영역의 표면 거칠기를 높임으로써 접촉효과를 더욱 향상시킨다.
단계 b12로서, 도 15에 도시된 바와 같이, 소스 및 드레인 금속 박막을 형성하고, 패터닝 공정을 통하여 소스 전극(61) 및 드레인 전극(62)을 형성한다.
그 다음, 후속되는 공정을 통해 도 13에 도시된 비정질 산화물 박막 트랜지스터를 최종적으로 완성한다.
본 발명의 제2 실시예가 제공하는 비정질 산화물 박막 트랜지스터 및 그 형성방법은 저 저항의 오믹컨택층의 형성을 통하여 소스 전극 및 드레인 전극의 기생저항을 감소시키고, 더욱이, 에치스탑층의 형성을 통하여 후속 공정에서 소스 및 드레인 전극 형성에 사용되는 포토리소그래피 공정이 채널층에 영향을 미치지 않도록 한다.
본 실시예가 제공하는 비정질 산화물 박막 트랜지스터는 예를 들어 액정 디스플레이 패널과 같은 디스플레이 장치에 응용될 수 있다. 상기 액정 디스플레이 패널은 게이트 라인 및 데이터 라인이 정의하는 픽셀 유닛을 포함하고, 상기 픽셀 유닛에 비정질 산화물 박막트랜지스터가 형성되어 있다. 상기 비정질 산화물 박막 트랜지스터의 구조는 도 13을 참고할 수 있다. 상기 비정질 산화물 박막 트랜지스터는 게이트 전극(2), 게이트 절연층(3), 반도체 활성층, 소스 전극(61), 드레인 전극(62) 및 패시베이션층(7)을 포함하고, 상기 반도체활성층은 채널층(4) 및 오믹컨택층(5)의 이중층 구조이고, 상기 채널층(4)은 상기 오믹컨택층(5) 보다 산소 함유량이 높다.
상기 채널층(4)은 상기 게이트 절연층(3)과 서로 접촉하고, 상기 오믹컨택층(5)은 두 개의 독립적인 오믹컨택 영역(51,52)으로 나뉘며, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 소스 전극(61)과, 다른 하나는 드레인 전극(62)과 서로 접촉한다.
상기 두 개의 독립적인 오믹컨택 영역(51, 52) 사이에 에치스탑층(9)을 형성하고, 상기 에치스탑층(9)은 상기 채널층(4)과 상기 패시베이션층(7)의 사이에 위치한다.
상기 채널층(4)은 산소를 포함한 분위기 하에서 비정질 산화물 재료를 스퍼터링 하여 형성되고, 상기 오믹컨택층(5)은 산소를 불포함한 분위기에서 비정질 산화물 재료를 스퍼터링하여 형성되며, 상기 산소를 포함한 분위기는 분압비 범위가 O2／Ar＝0％ 초과 내지 30％ 이하인 산소 및 아르곤이 혼합된 분위기이고, 상기 산소를 포함하지 않는 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 비정질 산화물 재료는 산화아연(ZnO)기 또는 이산화주석(SnO2)기의 산화물로서, 구체적으로, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화인듐갈륨아연(IGZO), 산화알루미늄아연주석(AZTO) 중 적어도 하나이다.
본 발명의 실시예에 따른 도 13에 도시된 비정질 산화물 박막 트랜지스터를 사용하는 액정 디스플레이 패널도 역시 박막 트랜지스터의 소스 전극 및 드레인 전극의 기생저항을 감소시켜, 전류의 구동능력을 향상시킨다.
이상의 설명은 단지 본 발명의 구체적 실시 방법일 뿐, 본 발명의 보호 범위는 여기에 국한되지 않고, 당업자가 본 발명이 개시하는 기술범위 내에 있어서 용이하게 유추할 수 있는 변화 또는 치환까지 모두 본 발명의 보호 범위 내로 포함해야 한다. 따라서, 본 발명의 보호범위는 상기 특허청구범위를 기준으로 삼는다.

Claims (18)

  1. 비정질 산화물 박막 트랜지스터로서,
    게이트 전극, 게이트 절연층, 반도체활성층, 소스 전극 및 드레인 전극을 포함하고,
    상기 반도체활성층은 채널층 및 오믹컨택층을 더 포함하며, 상기 채널층은 상기 오믹컨택층보다 산소 함유량이 높고,
    상기 채널층은 상기 게이트 절연층과 서로 접촉하며, 상기 오믹컨택층은 두 개의 독립적인 오믹컨택 영역으로 나뉘고, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 상기 소스 전극과, 다른 하나는 상기 드레인 전극과 서로 접촉하며,
    상기 채널층은 산소를 포함한 분위기 하에서 스퍼터링한 비정질 산화물 재료를 포함하고, 상기 오믹컨택층은 산소를 불포함한 분위기 하에서 스퍼터링한 비정질 산화물 재료를 포함하며, 상기 산소를 포함한 분위기는 분압비 범위가 O2/Ar=0% 초과 내지 30% 이하인 산소와 아르곤이 혼합된 분위기이고, 상기 산소를 불포함한 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 오믹컨택층의 표면을 아르곤으로 플라즈마처리를 진행하며,
    상기 반도체활성층은 비정질 산화물 재료로 형성되고, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화알루미늄아연주석(AZTO) 중 적어도 하나인 비정질 산화물 박막 트랜지스터.
  2. 삭제
  3. 제1항에 있어서,
    상기 두 개의 독립적인 오믹컨택 영역 사이에는 에치스탑층이 형성되어 있는 비정질 산화물 박막 트랜지스터.
  4. 액정 디스플레이 패널로서,
    어레이 기판을 포함하고,
    상기 어레이 기판은 기저기판 상에 형성되고 서로 교차하여 픽셀 유닛을 정의하는 게이트 라인 및 데이터 라인을 포함하고, 각 픽셀 유닛은 비정질 산화물 박막 트랜지스터를 포함하고,
    상기 비정질 산화물 박막 트랜지스터는 게이트 전극, 게이트 절연층, 반도체활성층, 소스 전극 및 드레인 전극을 포함하고,
    상기 반도체활성층은 채널층과 오믹컨택층을 포함하며, 상기 채널층은 상기 오믹컨택층보다 산소 함유량이 높고, 상기 채널층은 상기 게이트 절연층과 서로 접촉하며, 상기 오믹컨택층은 두 개의 독립적인 오믹컨택 영역으로 나뉘고, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 상기 소스 전극과, 다른 하나는 상기 드레인 전극과 서로 접촉하며,
    상기 채널층은 산소를 포함한 분위기 하에서 스퍼터링한 비정질 산화물 재료를 포함하고, 상기 오믹컨택층은 산소를 불포함한 분위기 하에서 스퍼터링한 비정질 산화물 재료를 포함하며, 상기 산소를 포함한 분위기는 분압비 범위가 O2/Ar=0% 초과 내지 30% 이하인 산소와 아르곤이 혼합된 분위기이고, 상기 산소를 불포함한 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 오믹컨택층의 표면을 아르곤으로 플라즈마처리를 진행하며,
    상기 반도체활성층은 비정질 산화물 재료로 형성되고, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화알루미늄아연주석(AZTO) 중 적어도 하나인 액정 디스플레이 패널.
  5. 삭제
  6. 제4항에 있어서,
    상기 두 개의 독립적인 오믹컨택 영역 사이에는 에치스탑층이 형성되어 있는 액정 디스플레이 패널.
  7. 게이트 전극, 게이트 절연층, 반도체활성층, 소스 전극 및 드레인 전극을 포함하는 비정질 산화물 박막 트랜지스터의 형성방법으로서,
    채널층 및 오믹컨택층을 각각 형성하여 상기 반도체활성층을 형성하는 단계 a를 포함하고,
    상기 채널층은 상기 오믹컨택층 보다 산소 함유량이 높고, 상기 채널층은 상기 게이트 절연층과 서로 접촉하며, 상기 오믹컨택층은 두 개의 독립적인 오믹컨택 영역으로 나뉘고, 상기 두 개의 독립적인 오믹컨택 영역 중 하나는 상기 소스 전극과, 다른 하나는 상기 드레인 전극과 서로 접촉하며,
    상기 반도체활성층은 비정질 산화물 재료로 형성되고, 상기 비정질 산화물 재료는 산화아연주석(ZTO), 산화인듐주석(ITO), 산화아연인듐(ZIO), 산화인듐갈륨(IGO), 산화알루미늄아연주석(AZTO) 중 적어도 하나이며,
    상기 채널층은 산소를 포함한 분위기 하에서 스퍼터링한 비정질 산화물 재료를 포함하고, 상기 오믹컨택층은 산소를 불포함한 분위기 하에서 스퍼터링한 비정질 산화물 재료를 포함하며, 상기 산소를 포함한 분위기는 분압비 범위가 O2/Ar=0% 초과 내지 30% 이하인 산소와 아르곤이 혼합된 분위기이고, 상기 산소를 불포함한 분위기는 순수하게 아르곤만으로 이루어진 분위기이며, 상기 오믹컨택층의 표면을 아르곤으로 플라즈마처리를 진행하는 비정질 산화물 박막 트랜지스터의 형성방법.
  8. 제7항에 있어서,
    상기 채널층 및 상기 오믹컨택층을 각각 형성하여 상기 반도체활성층을 형성하는 단계 a는,
    상기 산소를 포함한 분위기 하에서 기저기판 상에 비정질 산화물 재료를 스퍼터링하여 제1 반도체활성층 박막을 형성하고, 상기 산소를 불포함한 분위기 하에서 비정질 산화물 재료를 스퍼터링하여 제2 반도체활성층 박막을 형성하는 단계 a11과,
    상기 단계 a11이 완료된 기저기판 상에, 상기 제1 반도체활성층 박막 및 제2 반도체활성층 박막을 패터닝하고, 채널층을 형성하는 단계 a12와,
    상기 단계 a12가 완료된 기저기판상에, 상기 제2 반도체활성층 박막을 패터닝하여, 상기 오믹컨택층을 형성하고, 상기 오믹컨택층을 두 개의 독립적인 오믹컨택 영역으로 나누는 단계 a13을 포함하는 비정질 산화물 박막 트랜지스터의 형성방법.
  9. 제7항에 있어서,
    상기 채널층 및 상기 오믹컨택층을 각각 형성하여 상기 반도체활성층을 형성하는 단계 a는,
    기저기판 상에 포토레지스트를 코팅하고, 상기 채널층 영역의 포토레지스트를 제거하는 단계 a20과,
    상기 단계 a20이 완료된 기저기판 상에, 상기 산소를 포함한 분위기 하에서 비정질 산화물 재료를 스퍼터링하여, 제1 반도체활성층 박막을 형성하고, 상기 산소를 불포함한 분위기 하에서 비정질 산화물 재료를 스퍼터링하여, 제2 반도체활성층 박막을 형성하는 단계 a21과,
    상기 단계 a21이 완료된 기저기판 상에, 리프트-오프 공정을 통하여 남아있는 포토레지스트 및 상기 남아있는 포토레지스트에 대응하는 상기 제1 반도체활성층 박막의 부분과 상기 제2 반도체활성층 박막의 부분을 제거하여, 상기 채널층을 형성하는 단계 a22와,
    상기 단계 a22가 완료된 기저기판 상에, 상기 제2 반도체활성층 박막을 패터닝하여, 상기 오믹컨택층을 형성하고, 상기 오믹컨택층을 두 개의 독립적인 오믹컨택 영역으로 나누는 비정질 산화물 박막 트랜지스터의 형성방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 단계 a가 완료된 기저기판 상에 에치스탑 박막을 형성하고, 패터닝하여 에치스탑층을 형성하는 단계 b11 과,
    소스 및 드레인 금속 박막을 형성하고, 패터닝하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계 b12를 포함하는 단계 b를
    더 포함하고,
    상기 에치스탑층의 재료는 절연재료인 비정질 산화물 박막 트랜지스터의 형성방법.
  14. 삭제
  15. 제7항 내지 제9항 중 어느 한 항에 있어서,
    단계 b를 더 포함하며,
    상기 단계 b가
    상기 단계 a가 완료된 기저기판 상에 포토레지스트를 코팅하고, 노광, 현상 공정을 통하여 상기 두 개의 독립적인 오믹컨택 영역 사이에 포토레지스트를 남겨두는 단계 b21과,
    소스 및 드레인 금속박막을 형성하고, 리프트-오프 공정을 통하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 단계 b22를
    포함하는 비정질 산화물 박막 트랜지스터의 형성방법.
  16. 제15항에 있어서,
    상기 단계 b는 상기 단계 b22 전에, 아르곤 플라즈마를 이용하여 상기 오믹컨택 영역의 표면을 처리하는 단계 b23을 더 포함하는 비정질 산화물 박막 트랜지스터의 형성방법.
  17. 제7항에 있어서,
    상기 단계 a 전에,
    기저기판상에 게이트 금속박막을 형성하고 패터닝하여 게이트 전극을 형성하는 단계 u와,
    상기 단계 u가 완료된 기저기판상에, 상기 게이트 절연층을 형성하고, 상기 게이트 절연층을 패터닝하는 단계 v를
    더 포함하는 비정질 산화물 박막 트랜지스터의 형성방법.
  18. 제17항에 있어서,
    상기 단계 a 전에,
    아르곤, 산소 또는 진공 중 어느 하나의 조건 하에서, 상기 단계 v를 완료한 기저기판에 온도 범위 350℃ ∼ 400℃내에서 어닐링 공정을 진행하는 단계 w를
    더 포함하는 비정질 산화물 박막 트랜지스터의 형성방법.
KR1020120030488A 2011-03-28 2012-03-26 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널 KR101424861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110076083.9A CN102655165B (zh) 2011-03-28 2011-03-28 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
CN201110076083.9 2011-03-28

Publications (2)

Publication Number Publication Date
KR20120110040A KR20120110040A (ko) 2012-10-09
KR101424861B1 true KR101424861B1 (ko) 2014-08-13

Family

ID=45936907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120030488A KR101424861B1 (ko) 2011-03-28 2012-03-26 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널

Country Status (5)

Country Link
US (2) US9112040B2 (ko)
EP (1) EP2506308B1 (ko)
JP (1) JP6099314B2 (ko)
KR (1) KR101424861B1 (ko)
CN (1) CN102655165B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151387A (zh) * 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR101042957B1 (ko) * 2010-03-19 2011-06-20 삼성모바일디스플레이주식회사 트랜지스터 기판, 및 이의 제조 방법
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
WO2013038997A1 (ja) 2011-09-14 2013-03-21 医療法人再生未来 医薬組成物およびその製造方法
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN103022077B (zh) * 2012-11-30 2015-09-16 昆山维信诺显示技术有限公司 一种含氧化物薄膜晶体管的oled装置
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
WO2015083034A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103700705B (zh) * 2013-12-09 2017-07-28 深圳市华星光电技术有限公司 一种igzo电晶体制造方法
CN103676376B (zh) * 2013-12-10 2016-01-06 深圳市华星光电技术有限公司 阵列基板及其制作方法及应用该阵列基板的液晶显示面板
CN103715268B (zh) * 2013-12-27 2016-04-06 合肥京东方光电科技有限公司 氧化物薄膜晶体管及显示装置
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN104022159B (zh) * 2014-06-17 2017-03-08 浙江大学 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
CN104183605A (zh) * 2014-08-06 2014-12-03 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN105280717B (zh) 2015-09-23 2018-04-20 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置
CN105572990B (zh) * 2015-12-21 2019-07-12 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
US20170282410A1 (en) 2016-03-31 2017-10-05 Fina Technology, Inc. Production processing aid
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
CN107195638A (zh) * 2017-05-19 2017-09-22 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
KR101982828B1 (ko) * 2017-07-27 2019-05-27 중앙대학교 산학협력단 아르곤 플라즈마 처리를 이용한 p형 산화물 박막 트랜지스터 제조 방법
CN108281489A (zh) * 2018-01-30 2018-07-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
WO2019212707A1 (en) 2018-04-30 2019-11-07 Entegris, Inc. Polyamide coated filter membrane, filters, and methods
CN109065551B (zh) * 2018-07-30 2020-01-14 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
US20200166791A1 (en) * 2018-11-23 2020-05-28 Innolux Corporation Panel and method for manufacturing the same
CN109873027A (zh) * 2019-02-28 2019-06-11 昆山国显光电有限公司 金属氧化物半导体薄膜晶体管及其制作方法及显示装置
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN112420747B (zh) * 2020-11-12 2022-12-06 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113314424B (zh) * 2021-05-27 2022-09-02 惠科股份有限公司 薄膜晶体管及其制备方法和阵列基板、显示器件
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10240150A (ja) * 1997-02-26 1998-09-11 Samsung Electron Co Ltd 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
KR20000003173A (ko) * 1998-06-26 2000-01-15 김영환 박막 트랜지스터 액정표시소자의 제조방법
KR20070121594A (ko) * 2006-06-22 2007-12-27 미쓰비시덴키 가부시키가이샤 Ｔｆｔ 어레이 기판 및 그 제조 방법
KR20100051544A (ko) * 2008-11-07 2010-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237161A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JPH042135A (ja) * 1990-04-18 1992-01-07 Fujitsu Ltd 自己整合型薄膜トランジスタマトリクスの製造方法
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
KR100320007B1 (ko) * 1998-03-13 2002-01-10 니시무로 타이죠 표시장치용 어레이기판의 제조방법
JP2004144826A (ja) 2002-10-22 2004-05-20 Nec Corp 液晶表示装置とその製造方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN100449715C (zh) * 2006-01-23 2009-01-07 友达光电股份有限公司 薄膜晶体管及其制造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010205932A (ja) * 2009-03-03 2010-09-16 Fujifilm Corp 電界効果型トランジスタ
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10240150A (ja) * 1997-02-26 1998-09-11 Samsung Electron Co Ltd 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
KR20000003173A (ko) * 1998-06-26 2000-01-15 김영환 박막 트랜지스터 액정표시소자의 제조방법
KR20070121594A (ko) * 2006-06-22 2007-12-27 미쓰비시덴키 가부시키가이샤 Ｔｆｔ 어레이 기판 및 그 제조 방법
KR20100051544A (ko) * 2008-11-07 2010-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
EP2506308B1 (en) 2017-09-13
EP2506308A1 (en) 2012-10-03
KR20120110040A (ko) 2012-10-09
JP2012209557A (ja) 2012-10-25
US20150318383A1 (en) 2015-11-05
US9112040B2 (en) 2015-08-18
JP6099314B2 (ja) 2017-03-22
CN102655165A (zh) 2012-09-05
CN102655165B (zh) 2015-04-29
US9608127B2 (en) 2017-03-28
US20120248446A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
KR101424861B1 (ko) 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
KR101774520B1 (ko) 고성능 금속 산화물 및 금속 산질화물 박막 트랜지스터들을 제조하기 위한 게이트 유전체의 처리
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US11404579B2 (en) Array substrate and manufacturing method thereof, and display panel
US8058096B2 (en) Microelectronic device
US20140110702A1 (en) Oxide Thin Film Transistor And Method For Manufacturing The Same, Array Substrate, And Display Apparatus
JP2014225624A (ja) 薄膜トランジスタおよび表示装置
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
WO2017018271A1 (ja) 半導体装置およびその製造方法
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
KR20150050058A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US20240047465A1 (en) Array base plate, method for manufacturing same, and display panel
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
US20130087802A1 (en) Thin film transistor, fabrication method therefor, and display device
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
KR20150045761A (ko) 박막 트랜지스터 및 그 제조 방법
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
US9798208B2 (en) TFT substrate, TFT switch and manufacturing method for the same
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
KR20150138881A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
TW201631779A (zh) 半導體裝置及其製造方法
US20190207031A1 (en) Thin-film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 5