CN108281489A - 一种薄膜晶体管及其制备方法、阵列基板、显示面板 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板、显示面板 Download PDFInfo
- Publication number
- CN108281489A CN108281489A CN201810089602.7A CN201810089602A CN108281489A CN 108281489 A CN108281489 A CN 108281489A CN 201810089602 A CN201810089602 A CN 201810089602A CN 108281489 A CN108281489 A CN 108281489A
- Authority
- CN
- China
- Prior art keywords
- pattern
- etch
- layer
- active layer
- protecting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 123
- 239000011368 organic material Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 13
- 230000001771 impaired effect Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Abstract
本申请公开了一种薄膜晶体管及其制备方法、阵列基板、显示面板，用以在源极和漏极刻蚀过程中避免有源层受损，提升薄膜晶体管的可靠性，提高薄膜晶体管的工作稳定性。本申请实施例提供的一种薄膜晶体管制备方法，包括在衬底上依次形成栅极的图案、栅绝缘层、有源层的图案的步骤，形成所述有源层的图案之后，该方法还包括：在所述有源层的图案之上形成刻蚀保护层的图案，在垂直于所述衬底方向上，所述刻蚀保护层的图案正投影覆盖部分所述有源层的图案的正投影；在所述刻蚀保护层的图案之上形成金属层，采用图形化工艺处理所述金属层形成源极、漏极的图案；去除所述刻蚀保护层的图案。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示面板。
背景技术
背沟道刻蚀型(Back channel etching，BCE)结构的薄膜晶体管(Thin FilmTransistor，TFT)，其沟道尺寸定义精度高，容易实现器件尺寸的“小型化”，并且，BCE结构的TFT的制备工艺简单、采用的Mask数量少，其制作成本较低。但由于BCE结构的TFT的有源层(Active)和源极、漏极金属直接接触，而形成源极、漏极通常采用湿法刻蚀工艺，现有技术采用湿法刻蚀工艺形成源极、漏极的过程中容易使得Active受损，影响TFT的可靠性。
发明内容
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示面板，用以在源极和漏极刻蚀过程中避免有源层受损，提升薄膜晶体管的可靠性，提高薄膜晶体管的工作稳定性。
本申请实施例提供的一种薄膜晶体管制备方法，包括在衬底上依次形成栅极的图案、栅绝缘层、有源层的图案的步骤，形成所述有源层的图案之后，该方法还包括：
在所述有源层的图案之上形成刻蚀保护层的图案，在垂直于所述衬底方向上，所述刻蚀保护层的图案正投影覆盖部分所述有源层的图案的正投影；
在所述刻蚀保护层的图案之上形成金属层，采用图形化工艺处理所述金属层形成源极、漏极的图案；
去除所述刻蚀保护层的图案。
本申请实施例提供的薄膜晶体管制备方法，在形成有源层的图案之后，在有源层之上形成覆盖部分有源层的刻蚀保护层，之后再形成源极和漏极的图案，从而可以在形成源极和漏极的图案的过程中避免有源层受损，避免有源层特性受到影响，可以提高薄膜晶体管的可靠性。
可选地，所述刻蚀保护层为有机膜，在所述有源层的图案之上形成刻蚀保护层的图案具体包括：
在所述有源层之上涂布有机材料形成有机膜，对有机膜进行曝光显影，形成所述刻蚀保护层的图案。
本申请实施例提供的薄膜晶体管制备方法，由于刻蚀保护层的材料选择有机材料，从而在涂布有机材料之后，仅通过曝光显影工艺即可形成刻蚀保护层图案，即无需刻蚀即可形成刻蚀保护层图案，工艺简单易于实现。
可选地，去除所述刻蚀保护层的图案具体包括：采用干法刻蚀工艺去除所述有机膜。
可选地，所述源极的图案和所述漏极的图案在所述衬底上的正投影，与所述刻蚀保护层的图案在所述衬底上的正投影之间没有交叠且没有缝隙。
源极的图案和漏极的图案在衬底上的正投影，与刻蚀保护层的图案在衬底上的正投影之间没有缝隙，可以保证形成源极、漏极图案的过程中不会对有源层造成损坏，而源极的图案和漏极的图案在所述衬底上的正投影，与刻蚀保护层的图案在衬底上的正投影之间没有交叠，从而可以在不会对源极、漏极图案造成影响的情况下，较容易的去除刻蚀保护层。
可选地，所述刻蚀保护层完全覆盖所述有源层需要形成沟道的区域。
可选地，所述刻蚀保护层的厚度小于1微米。
可选地，所述有源层的材料包括铟镓锌氧化物IGZO。
本申请实施例提供的一种薄膜晶体管，采用本申请实施例提供的上述方法制得。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例提供的一种显示面板，包括本申请实施例提供的阵列基板。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种薄膜晶体管制备方法流程示意图；
图2为本申请实施例提供的另一种薄膜晶体管制备方法流程示意图；
图3为本申请实施例提供的一种薄膜晶体管结构意图；
图4为本申请实施例提供的一种阵列基板结构意图。
具体实施方式
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板、显示面板，用以在源极和漏极刻蚀过程中避免有源层受损，提升薄膜晶体管的可靠性，提高薄膜晶体管的工作稳定性。
本申请实施例提供的一种薄膜晶体管制备方法，包括在衬底上依次形成栅极的图案、栅绝缘层、有源层的图案的步骤，形成所述有源层的图案之后，如图1所示，该方法还包括：
S101、在所述有源层的图案之上形成刻蚀保护层的图案，在垂直于所述衬底方向上，所述刻蚀保护层的图案正投影覆盖部分所述有源层的图案的正投影；
S102、在所述刻蚀保护层的图案之上形成金属层，采用图形化工艺处理所述金属层形成源极、漏极的图案；
S103、去除所述刻蚀保护层的图案。
需要说明的是，本申请实施例提供的薄膜晶体管制备方法，去除所述刻蚀保护层的图案之后得到BCE结构的TFT。本申请实施例提供的BCE结构的TFT制备方法，在形成有源层的图案之后，在有源层之上形成覆盖部分有源层的刻蚀保护层，之后再形成源极和漏极的图案，从而可以在形成源极和漏极的图案的过程中避免有源层受损，避免有源层特性受到影响，可以提升薄膜晶体管的可靠性，提高薄膜晶体管的工作稳定性。
可选地，所述刻蚀保护层为有机膜，在有源层图案之上形成刻蚀保护层的图案具体包括：
在所述有源层之上涂布有机材料，对有机材料进行曝光显影，形成刻蚀保护层的图案。
本申请实施例提供的薄膜晶体管制备方法，由于刻蚀保护层的材料选择有机材料，从而在涂布有机材料之后，仅通过曝光显影工艺即可形成刻蚀保护层图案，即无需刻蚀即可形成刻蚀保护层图案，工艺简单易于实现。有机材料例如可以是现有技术中的光刻胶(Photoresist，PR)材料。
可选地，去除所述刻蚀保护层的图案具体包括：采用干法刻蚀工艺去除所述有机膜。例如可以采用等离子刻蚀工艺去除有机膜，当然也可以采用现有技术中的其他干法刻蚀工艺去除有机膜。
可选地，所述源极的图案和所述漏极的图案在所述衬底上的正投影，与所述刻蚀保护层的图案在所述衬底上的正投影之间没有交叠且没有缝隙。源极的图案和漏极的图案在衬底上的正投影，与刻蚀保护层的图案在衬底上的正投影之间没有缝隙，可以保证形成源极、漏极图案的过程中不会对有源层造成损坏，而源极的图案和漏极的图案在所述衬底上的正投影，与刻蚀保护层的图案在衬底上的正投影之间没有交叠，从而可以在不会对源极、漏极图案造成影响的情况下，较容易的去除刻蚀保护层。
可选地，所述刻蚀保护层完全覆盖所述有源层需要形成沟道的区域。即刻蚀保护层的图案与需要形成沟道区的图案一致。
本申请实施例提供的薄膜晶体管制备方法，需要在有机膜上进行金属材料沉积，如果有机膜较厚，金属材料在有机膜处爬坡较难，金属层容易出现断裂，后续采用湿法刻蚀工艺刻蚀金属层形成源极、漏极图形的过程中，可能导致刻蚀液腐蚀有源层。可选地，所述刻蚀保护层的厚度小于1微米。当然，刻蚀保护层的厚度还可根据去除刻蚀保护层的具体工艺要求进行设计。
可选地，所述有源层的材料包括铟镓锌氧化物IGZO。
以刻蚀保护层为有机膜为例，如图2所示，本申请实施例提供的薄膜晶体管制备方法具体包括：
S201、在衬底1上形成栅极2的图形；
S202、在栅极2的图形之上形成栅绝缘层3；
S203、在栅绝缘层3之上形成有源层4的图形；
S204、在有源层4之上涂不有机材料形成有机膜5；
S205、对所述有机膜5进行曝光、显影，形成刻蚀保护层的图案；
S206、在有机膜5之上沉积金属层6；
S207、对金属层6进行曝光、显影以及湿法刻蚀工艺，形成源极7、漏极8的图案；
S208、采用干法刻蚀工艺将有机膜去除，形成BCE结构的TFT。
在上述步骤S208之后，还可包括沉积钝化保护层(Passivation，PVX)9步骤，得到如图3所示的薄膜晶体管。
本申请实施例提供的一种薄膜晶体管，采用本申请实施例提供的上述薄膜晶体管制备方法制得。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例提供的一种显示面板，包括本申请实施例提供的阵列基板。
如图4所示，本申请实施例提供的阵列基板例如可以包括：在形成如图3所示的薄膜晶体管之后形成的平坦化层10，以及贯穿PVX9和平坦化层10的过孔11，后续还可以在平坦化层之上形成金属电极，金属电极通过过孔与漏极连接。
本申请实施例提供的显示面板，例如可以是液晶显示面板，也可以是有机发光二极管(OLED)显示面板。
综上所述，本申请实施例提供的薄膜晶体管制备方法、薄膜晶体管、阵列基板及显示面板，在形成有源层的图案之后，在有源层之上形成覆盖部分有源层的刻蚀保护层，之后再形成源极和漏极的图案，从而可以在形成源极和漏极的图案的过程中避免有源层受损，避免有源层特性受到影响，可以提高薄膜晶体管的可靠性。本申请实施例提供的薄膜晶体管制备方法，由于刻蚀保护层的材料选择有机材料，从而在涂布有机材料之后，仅通过曝光显影工艺即可形成刻蚀保护层图案，即无需刻蚀即可形成刻蚀保护层图案，工艺简单易于实现。本申请实施例提供的薄膜晶体管制备方法，源极的图案和漏极的图案在衬底上的正投影，与刻蚀保护层的图案在衬底上的正投影之间没有缝隙，可以保证形成源极、漏极图案的过程中不会对有源层造成损坏，而源极的图案和漏极的图案在所述衬底上的正投影，与刻蚀保护层的图案在衬底上的正投影之间没有交叠，从而可以在不会对源极、漏极图案造成影响的情况下，较容易的去除刻蚀保护层。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种薄膜晶体管制备方法，包括在衬底上依次形成栅极的图案、栅绝缘层、有源层的图案的步骤，其特征在于，形成所述有源层的图案之后，该方法还包括：
在所述有源层的图案之上形成刻蚀保护层的图案，在垂直于所述衬底方向上，所述刻蚀保护层的图案正投影覆盖部分所述有源层的图案的正投影；
在所述刻蚀保护层的图案之上形成金属层，采用图形化工艺处理所述金属层形成源极、漏极的图案；
去除所述刻蚀保护层的图案。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀保护层为有机膜，在所述有源层的图案之上形成刻蚀保护层的图案具体包括：
在所述有源层之上涂布有机材料形成有机膜，对有机膜进行曝光、显影工艺，形成所述刻蚀保护层的图案。
3.根据权利要求2所述的方法，其特征在于，去除所述刻蚀保护层的图案具体包括：采用干法刻蚀工艺去除所述有机膜。
4.根据权利要求1所述的方法，其特征在于，所述源极的图案和所述漏极的图案在所述衬底上的正投影，与所述刻蚀保护层的图案在所述衬底上的正投影之间没有交叠且没有缝隙。
5.根据权利要求4所述的方法，其特征在于，所述刻蚀保护层完全覆盖所述有源层需要形成沟道的区域。
6.根据权利要求1所述的方法，其特征在于，所述刻蚀保护层的厚度小于1微米。
7.根据权利要求1所述的方法，其特征在于，所述有源层的材料包括铟镓锌氧化物IGZO。
8.一种薄膜晶体管，其特征在于，采用权利要求1～7任一项所述的方法制得。
9.一种阵列基板，其特征在于，包括权利要求8所述的薄膜晶体管。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810089602.7A CN108281489A (zh) | 2018-01-30 | 2018-01-30 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810089602.7A CN108281489A (zh) | 2018-01-30 | 2018-01-30 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108281489A true CN108281489A (zh) | 2018-07-13 |
Family
ID=62805706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810089602.7A Pending CN108281489A (zh) | 2018-01-30 | 2018-01-30 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281489A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102655165A (zh) * | 2011-03-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
| US20140231800A1 (en) * | 2008-08-08 | 2014-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN105047723A (zh) * | 2015-09-18 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| US20170110592A1 (en) * | 2012-04-23 | 2017-04-20 | Lg Display Co., Ltd. | Array substrate and method of fabricating the same |
| CN106910777A (zh) * | 2017-03-02 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法 |
-
2018
- 2018-01-30 CN CN201810089602.7A patent/CN108281489A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140231800A1 (en) * | 2008-08-08 | 2014-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102655165A (zh) * | 2011-03-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
| US20170110592A1 (en) * | 2012-04-23 | 2017-04-20 | Lg Display Co., Ltd. | Array substrate and method of fabricating the same |
| CN105047723A (zh) * | 2015-09-18 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| CN106910777A (zh) * | 2017-03-02 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6092260B2 (ja) | アレイ基板の製造方法及びアレイ基板、ディスプレー | |
| CN102881571B (zh) | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 | |
| CN103295970B (zh) | 阵列基板、其制造方法及显示装置 | |
| WO2015096416A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| WO2016206236A1 (zh) | 低温多晶硅背板及其制造方法和发光器件 | |
| US20180182787A1 (en) | Tft substrate manufacturing method | |
| US10483129B2 (en) | Method for roughening the surface of a metal layer, thin film transistor, and method for fabricating the same | |
| WO2014131236A1 (zh) | 氧化物薄膜晶体管阵列基板及制作方法、显示面板 | |
| WO2015143839A1 (zh) | 氧化物薄膜晶体管阵列基板的制造方法 | |
| US9721978B2 (en) | Thin film transistor device, manufacturing method thereof, and display apparatus | |
| EP2709159A1 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2020024345A1 (zh) | Tft 阵列基板的制造方法及 tft 阵列基板 | |
| CN108470718A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| JP6440228B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| WO2016065780A1 (zh) | 显示基板及其制作方法、显示装置 | |
| WO2016011755A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示设备 | |
| TW201523738A (zh) | 薄膜電晶體基板及其製造方法 | |
| CN107438903A (zh) | 薄膜晶体管制造方法 | |
| CN107611084B (zh) | 一种阵列基板接触孔制备方法、阵列基板及显示器件 | |
| CN106098704B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| US20190006490A1 (en) | Thin film transistor and method for fabricating the same, display device, exposure device | |
| CN108281489A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| CN107221503A (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 | |
| US9893097B2 (en) | LTPS array substrate and method for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180713 |
|
| RJ01 | Rejection of invention patent application after publication |