CN109873027A - 金属氧化物半导体薄膜晶体管及其制作方法及显示装置 - Google Patents
金属氧化物半导体薄膜晶体管及其制作方法及显示装置 Download PDFInfo
- Publication number
- CN109873027A CN109873027A CN201910151857.6A CN201910151857A CN109873027A CN 109873027 A CN109873027 A CN 109873027A CN 201910151857 A CN201910151857 A CN 201910151857A CN 109873027 A CN109873027 A CN 109873027A
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- layer
- channel
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种金属氧化物半导体薄膜晶体管及其制作方法及显示装置,该金属氧化物半导体薄膜晶体管包括:衬底;栅极金属层,形成在所述衬底上;栅极绝缘层,形成在所述栅极金属层上;沟道,形成在所述栅极绝缘层上;源漏电极,形成在所述沟道上,所述沟道氧含量高于所述源漏电极氧含量,所述沟道与所述源漏电极材料为含同种金属元素的金属氧化物半导体材料。在制作过程中沟道和源漏电极连续沉积,工艺相对简单,可以在制造过程中节省成本。在刻蚀过程中,可以省去刻蚀阻挡层,结构更加简单。
Description
技术领域
本发明涉及薄膜晶体管的技术领域,尤其涉及一种金属氧化物半导体薄膜晶体管及其制作方法及显示装置。
背景技术
金属氧化物半导体薄膜晶体管具有低的工艺温度,低的工艺成本,高的载流子迁移率以及均匀且稳定的器件特性,非常有希望应用在显示面板技术中。
在显示驱动面板中,除了薄膜晶体管(Thin Film Transistor,TFT)的阵列,像素电极也是必不可少的部分。现阶段,透明氧化铟锡(Indium Tin Oxide,ITO)因具有良好的导电性和透过率,是唯一用作像素电极的材料。因此ITO在平板显示中占有重要的作用。
ITO本身就是金属氧化物半导体。除了用作电极材料,ITO近年来被证明也可以用作TFT的沟道而获取高迁移率的TFT。除了追求高迁移率,用ITO作为TFT沟道材料还可以去掉面板制备过程中其它可选的沟道材料,如非晶硅、多晶硅以及非晶体铟镓锌氧(Amorphous Indium-Gallium Zinc Oxide,a-IGZO)等,从而可以减少面板制造过程中使用的材料的数目和种类。另一方面,比起其他氧化物TFT技术(如IGZOTFT),ITOTFT可以与现有的TFT生产线更加兼容,甚至可以直接使用TFT的生产线。因此,ITOTFT技术可以比a-IGZOTFT更进一步降低TFT面板的制备成本。
然而,现有ITOTFT制作过程需要沟道和源漏电极分开沉积,较为复杂。因此,如何改善现有ITOTFT制作过程较为复杂的问题,是本领域技术人员亟需解决的技术问题。
发明内容
本发明提供了一种金属氧化物半导体薄膜晶体管及其制作方法及显示装置,用以改善现有技术存在的制作过程较为复杂的问题。
本发明采用以下技术方案:
本发明的金属氧化物半导体薄膜晶体管,包括:
衬底;
栅极金属层,形成在所述衬底上;
栅极绝缘层,形成在所述栅极金属层上;
沟道,形成在所述栅极绝缘层上;
源漏电极,形成在所述沟道上;
其中,所述沟道与所述源漏电极材料为含同种金属元素的金属氧化物半导体材料,且所述沟道氧含量高于所述源漏电极氧含量。
可选的,所述源漏电极包括源电极和漏电极,所述源电极和漏电极对应的设置在所述栅极金属层的两侧;所述金属氧化物半导体薄膜晶体管还包括设置于所述源漏电极上的保护层,所述保护层通过所述源电极和漏电极的中间区域与所述沟道直接接触。
可选的,基于相同的湿法刻蚀液,所述沟道的刻蚀速率小于所述源漏电极的刻蚀速率。
可选的,所述金属氧化物半导体材料为氧化铟锡或氧化铟锌。
本发明的金属氧化物半导体薄膜晶体管的制作方法,包括:
在衬底上,形成栅极金属层;
在所述栅极金属层上,形成栅极绝缘层;
在所述栅极绝缘层上,分别在第一气氛和第二气氛下沉积沟道层和源漏电极层,所述第一气氛中氧气的体积占比大于所述第二气氛中氧气的体积占比;处理所述沟道层形成沟道,处理所述源漏电极层形成源漏电极;所述沟道与所述源漏电极材料为含同种金属元素的金属氧化物半导体材料。
可选的,沉积形成所述沟道层后,将沉积气氛调整至所述第二气氛,连续沉积所述源漏电极层。
可选的,所述第一气氛中氧气的体积占比大于或等于40%,所述第二气氛中氧气的体积占比小于或等于5%。
可选的,所述处理源漏电极层形成源漏电极的步骤中包括:以所述沟道层作为刻蚀阻挡层对所述源漏电极层进行刻蚀的步骤,优选地,以所述沟道层作为刻蚀阻挡层对所述源漏电极层进行刻蚀的步骤中,采用湿法刻蚀工艺。
可选的,在所述源漏电极及通过所述源电极和所述漏电极的中间区域外露的所述沟道上沉积保护层,得到金属氧化物半导体薄膜晶体管。
可选的,所述金属氧化物半导体材料为氧化铟锡或氧化铟锌。
本发明的显示装置,包括前述任意一种金属氧化物半导体薄膜晶体管。
本发明有益效果如下:
根据本发明的技术方案,通过以氧含量不同的气氛沉积沟道和源漏电极,使得两者为同种金属元素的金属氧化物半导体材料而氧含量不同,这样的制备方法,能够使得沟道的多数载流子浓度低于源漏电极的多数载流子浓度,从而满足金属氧化物半导体薄膜晶体管中沟道和源漏电极的使用要求。而且,通过使得沟道和源漏电极的氧含量发生变化,也能够使得两者具有化学稳定性的差异,进而即使不在沟道和源漏电极间设置刻蚀阻挡层也能够在刻蚀源漏电极的过程中极少地损失沟道,进而可以简化工艺,节省制造成本。
对于本发明所保护的金属氧化物半导体薄膜晶体管,通过使得述沟道与所述源漏电极材料为含同种金属元素的金属氧化物半导体材料,且所述沟道氧含量高于所述源漏电极氧含量,能够使得沟道的多数载流子浓度低于源漏电极的多数载流子浓度,省去刻蚀阻挡层的设置,结构相对简单。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1A~图1D是根据本发明实施例的金属氧化物半导体薄膜晶体管的示意图;
图2是根据本发明实施例的金属氧化物半导体薄膜晶体管的流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
现有技术中的薄膜晶体管,在沟道与源漏电极之间设置有刻蚀阻挡层,在刻蚀形成源漏电极时,通过刻蚀阻挡层对沟道区进行保护,不至于造成沟道的损失,但在沉积各个膜层时,一般按照沟道、刻蚀阻挡层、源漏电极的顺序进行沉积,由于刻蚀阻挡层材料与沟道材料及源漏电极材料均不同,因此在沉积刻蚀阻挡层时,必须更换材料,无法进行连续沉积,工艺步骤繁琐。而本发明的技术方案,在第一气氛下沉积沟道,在第二气氛下沉积源漏极层,形成的沟道的多数载流子浓度低于源漏电极的多数载流子浓度,形成的沟道化学稳定性高于源漏电极,因此可以省去刻蚀阻挡层,在沉积沟道和源漏电极时可以不用更换材料,从而,在制作过程中沟道和源漏电极可以连续沉积,工艺相对简单,得到的薄膜晶体管结构较为简单,可以在制造过程中节省成本。
以下结合附图,详细说明本申请各实施例提供的技术方案。
图1A~图1D是根据本发明实施例的金属氧化物半导体薄膜晶体管的示意图。请合并参考图1A~图1D,金属氧化物半导体薄膜晶体管100包括衬底110、栅极金属层120、栅极绝缘层130、沟道190和源漏电极180。
衬底110可以是透明衬底,例如为玻璃等。栅极金属层120形成在衬底110上,例如使用物理气相沉积(Physical Vapor Deposition,PVD)在衬底110上形成栅极金属层120。
栅极绝缘层130形成在栅极金属层120上,例如使用物理气相沉积和电浆增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,PECVD)在栅极金属层120形成栅极绝缘层130。
沟道层140和源漏电极层150的材料为含有同种金属元素的金属半导体材料,两者材料的元素组成基本相同,同理,沟道190和源漏电极180的材料元素组成基本相同;在一种实施方案中,可以通过在第一气氛下(氧气在总气体中的体积占比较高)沉积形成氧含量较高的沟道层140,接着,调整沉积气氛为第二气氛(氧气在总气体中的体积占比较低),在沟道层140上连续沉积形成氧含量较低的源漏电极层150,进一步来说,沟道层140和源漏电极层150是在第一气氛和第二气氛的气体环境下连续沉积而成,工艺简单。对得到的沟道层140和源漏电极层150处理分别形成沟道190和源漏电极180,源漏电极180材料与沟道190材料为含有同种金属元素的金属半导体材料,可以减少薄膜晶体管制造过程中的材料数目和种类。
在本申请中,通过控制沟道层140和源漏电极层150的沉积条件,可以改变所制备沟道190和源漏电极180中氧含量,使得沟道190氧含量高于所述源漏电极180氧含量,而这就使得沟道190的多数载流子浓度低于源漏电极180的多数载流子浓度,以满足沟道190和源漏电极180的使用需求。需要说明的是,多数载流子是半导体物理的概念。半导体材料中有电子和空穴两种载流子。如果半导体中电子浓度大时,电子就是多数载流电子,空穴就是少数载流电子。相反,如果该半导体中空穴浓度大时,空穴就是多数载流电子,电子就是少数载流电子。在N型半导体中,电子是多数载流子,空穴是少数载流子。在P型半导体中,空穴是多数载流子,电子是少数载流子。在本申请中,沟道190的多数载流子和源漏电极180的多数载流子可以均为电子,也可以均为空穴。
在本申请所保护的金属氧化物半导体薄膜晶体管中,对于沟道190和源漏电极180中的氧含量实际可以没有特定要求,只要能够满足沟道190和源漏电极180的使用需求,并满足两者刻蚀速率差异即可。
在一个实施例中,所述源漏电极180包括源电极和漏电极,所述源电极和漏电极对应的设置在所述栅极金属层120的两侧;所述金属氧化物半导体薄膜晶体管还包括设置于所述源漏电极180上的保护层160,所述保护层160通过所述源电极和漏电极的中间区域与所述沟道190直接接触。
如图1D所示,保护层160通过所述源电极和漏电极的中间区域与所述沟道190直接接触省去了传统薄膜晶体管中的刻蚀阻挡层结构,且可避免刻蚀阻挡层残留对金属氧化物半导体薄膜晶体管的负面影响,以优化金属氧化物半导体薄膜晶体管的产品性能。
在一个实施例中,基于相同的湿法刻蚀液,所述沟道层的刻蚀速率小于所述源漏电极层的刻蚀速率。
具体地,连续沉积得到沟道层140和源漏电极层150后,以刻蚀液对源漏电极层150进行刻蚀形成源漏电极180。其中,同一浓度的同种刻蚀液对以第一气氛沉积形成的沟道190的刻蚀速率小于对以第二气氛沉积形成的源漏电极180的刻蚀速率,以保证两者化学稳定性的差异,进而可以实现在不增加额外刻蚀阻挡层的情况下,以沟道层140作为刻蚀阻挡层,完成对源漏电极层150的刻蚀处理步骤,进而简化工艺流程。在一个例子中,使用37wt%的盐酸进行刻蚀时,刻蚀液对沟道140的刻蚀速率小于或等于1nm/min,刻蚀液对源漏电极150的刻蚀速率大于或等于10nm/min,以有效保证化学稳定性的差异,降低刻蚀难度,可以看出,以第一气氛(氧气体积占比较高)沉积形成的沟道190具有较高的化学稳定性,不易被刻蚀,由此,可达到刻蚀源漏电极层150而极少损失沟道层140,从而省去传统结构中的刻蚀阻挡层,结构相对简单。
在一个实施例中,所述金属氧化物半导体可以为氧化铟锡(IndiumTinOxide,ITO)或氧化铟锌(Indium Zinc Oxide,IZO)。
具体地,本实施例中的沟道190和源漏电极180的材料可以均为ITO或者均为IZO,以此获得高迁移率。
本方案还提供了一种金属氧化物半导体薄膜晶体管的制作方法。
图2是根据本发明实施例的金属氧化物半导体薄膜晶体管的制作方法的流程图,其包括如下步骤:
步骤S21,在衬底上,形成栅极金属层;
步骤S22,在栅极金属层上,形成栅极绝缘层;
步骤S23,在栅极绝缘层上,分别以第一气氛和第二气氛沉积沟道层和源漏电极层,第一气氛中氧气的体积占比大于第二气氛中氧气的体积占比;处理沟道层形成沟道,处理源漏电极层形成源漏电极;沟道层与源漏电极层材料为含同种金属元素的金属氧化物半导体材料。
在一个实施例中,在所述源漏电极及通过所述源电极和所述漏电极的中间区域外露的所述沟道层上沉积保护层,得到金属氧化物半导体薄膜晶体管。
保护层160通过所述源电极和漏电极的中间区域与所述沟道190直接接触省去了传统薄膜晶体管中的刻蚀阻挡层结构,且可避免刻蚀阻挡层残留对金属氧化物半导体薄膜晶体管的负面影响,以优化金属氧化物半导体薄膜晶体管的产品性能,如图1D所示。
在一个实施例中,沉积沟道层140和源漏电极层150的气体环境为氧气和氮气混合的气体环境,或者为氧气和氩气混合的气体环境,优选为氧气和氩气混合的气体环境。
在一个实施例中,所述第一气氛中氧气的体积占比大于或等于40%,所述第二气氛中氧气的体积占比小于或等于5%。
具体地,在制备沟道层140和源漏电极层150的过程中,沟道层140在氧气的体积占比大于或等于40%的第一气氛下沉积形成,而源漏电极层150在氧气的体积占比小于或等于5%的第一气氛下沉积形成,处理沟道层140形成沟道190,处理源漏电极层150形成源漏电极180。第一气氛中氧气的体积占比大于或等于40%,指的是氧气的体积占氧气和氩气总体积的比值大于或等于40%,或氧气的体积占氧气和氮气总体积的比值大于或等于40%。第二气氛中氧气的体积占比小于或等于5%,同理,也就是氧气体积在氧气和氩气总体积的比值小于或等于5%,或氧气的体积占氧气和氮气总体积的比值小于或等于5%。具体地,第一气氛中氧气体积占比可以为40%~70%,优选为40%~50%或50%~60%,第二气氛中氧气体积占比可以为1%-5%,优选为3%~5%,前述范围均包含端点值。其中,体积占比可以通过流量控制。通过在第一气氛下溅射沉积的沟道层140具有高阻、低载流子浓度和高化学稳定性等的特性,而通过在第二气氛下溅射沉积的源漏电极层150具有低阻、高载流子浓度和低化学稳定性等的特性,进一步地,处理该沟道层140所得到的沟道190具有高阻、低载流子浓度和高化学稳定性等的特性,而处理该源漏电极层150得到的源漏电极180具有低阻、高载流子浓度和低化学稳定性等的特性。
在一个实施例中,以所述沟道层作为刻蚀阻挡层对所述源漏电极层进行刻蚀的步骤,优选地,以所述沟道层作为刻蚀阻挡层对所述源漏电极层进行刻蚀的步骤中,采用湿法刻蚀工艺。
由于沟道层140具有高阻、高化学稳定性,因此盐酸、硝酸、硫酸或醋酸等的刻蚀液不会刻蚀沟道层140。另外,由于源漏电极层150具有低阻、低化学稳定性,因此盐酸、硝酸、硫酸或醋酸等的刻蚀液会刻蚀源漏电极层150。从而,使用盐酸、硝酸、硫酸或醋酸等的刻蚀液对待刻蚀区域进行刻蚀,可以在对源漏电极层150进行刻蚀的同时,极少地损失沟道层140,以有效地形成源漏电极180和沟道190,而使金属氧化物薄膜晶体管100不受损伤。因此,刻蚀源漏电极层150时,沟道层140可以作为刻蚀阻挡层,与现有制备ITOTFT的流程相比,可以减少至少一道光罩(Mask)工艺,而达到工艺过程简单、成本低的效果。
进一步地,以沟道层作为刻蚀阻挡层对所述源漏电极层进行刻蚀的步骤还可包括如下步骤:在沉积保护层160前,先形成源漏电极和沟道的合集区域170、再形成源漏电极180和沟道190;通常沟道190较薄,厚度在20nm以下,而源漏电极180较厚,厚度在50nm以上。其中,源漏电极和沟道的合集区域170通过对沟道层140和源漏电极层150进行涂胶、曝光和刻蚀而形成。其中,刻蚀可以为干法刻蚀或湿法刻蚀。也就是说,在沟道层140和源漏电极150上旋涂光刻胶,并结合掩膜板对光刻胶进行曝光和显影,得到第一待刻蚀区域171,如图1B所示。接着,使用刻蚀能力较强的化学液体(湿法刻蚀)或化学气体(干法刻蚀)对待刻蚀区域171进行刻蚀,以得到源漏电极和沟道的合集区域170,再对源漏电极层150进行旋涂光刻胶,并结合掩膜板对光刻胶进行曝光和显影,得到待刻蚀区域。接着,使用刻蚀能力较弱的化学液体对待刻蚀区域进行刻蚀(湿法刻蚀),如此,形成源漏电极180和沟道190。上述刻蚀能力较弱的化学液体可为盐酸、硝酸、硫酸或醋酸等。
当然,也可以先对源漏电极层150进行刻蚀,再对合集区域170进行刻蚀,或者同时对源漏电极层150和合集区域170同时进行刻蚀,形成源漏电极180和沟道190,如图1C所示。也就是说,本方案对刻蚀步骤的先后顺序不做具体限定,本方案可以选择使用湿法刻蚀工艺对源漏电极层150进行刻蚀,使用干法刻蚀工艺对合集区域170进行刻蚀,但对源漏电极层150和合集区域170的刻蚀工艺也可均选择湿法刻蚀,若同时选择湿法刻蚀工艺,则需要注意的是,在刻蚀源漏电极层150时使用的刻蚀液的刻蚀能力需低于刻蚀沟道层140也就是合集区域170所使用的刻蚀液的刻蚀能力。
在上述实施例中,沟道层140和源漏电极层150的材料可均为氧化铟锡或均为氧化铟锌,因此,沟道190和源漏电极180的材料可均为氧化铟锡或均为氧化铟锌,由此获得更高的载流子迁移率。
综上所述,根据本发明的技术方案,通过在衬底和栅极金属层上的栅极绝缘层上,分别以第一气氛和第二气氛,连续沉积材料成分相同的沟道层和源漏电极层,沟道层的多数载流子浓度低于源漏电极层的多数载流子浓度,处理沟道层形成沟道,处理源漏电极层形成源漏电极,因此,所得到的沟道的多数载流子浓度低于源漏电极的多数载流子浓度。在沉积沟道层和源漏电极层时可以不用更换材料,从而,在制作过程中只需调整沉积气氛中的氧气的体积占比,对沟道层和源漏电极层连续沉积,工艺相对简单,可以在制造过程中节省成本。由于高氧含量的第一气氛下沉积得到的沟道具有较高的化学稳定性,而低氧含量的第二气氛下沉积得到的源漏电极具有较低的化学稳定性,在刻蚀过程中,可以保证形成源漏电极而极少损失沟道,因此相对于传统TFT结构制作,可以省去刻蚀阻挡层,操作更加简单。
本发明的显示装置包括上述所述的金属氧化物半导体薄膜晶体管。显示装置可以为面板,也可以为电子产品(例如手机)。在该显示装置中,沟道和源漏电极为同种金属元素的金属氧化物半导体材料而氧含量不同,这样在沉积时,可以分别以高氧含量的第一气氛沉积沟道层,然后调整为低氧含量的第二气氛,连续沉积源漏电极层。处理沟道层得到沟道,处理源漏电极层得到源漏电极,由此,得到的沟道的多数载流子浓度低于源漏电极的多数载流子浓度,使沟道和源漏电极可以满足薄膜晶体管的使用需求。在沉积沟道和源漏电极时可以不用更换材料,从而,在制作过程中沟道层和源漏电极层时可以连续沉积,工艺相对简单,可以在制造过程中节省成本。而且,由于第一气氛下沉积得到的沟道层具有较高的化学稳定性,而第二气氛下沉积得到的源漏电极层具有较低的化学稳定性,因此处理沟道层得到的沟道具有较高的化学稳定性,处理源漏电极层得到的源漏电极具有较低的化学稳定性。由此,在刻蚀源漏电极层形成源漏电极的过程中,可以保证形成源漏电极而极少损失沟道,因此相对于传统TFT结构,可以省去刻蚀阻挡层,结构更加简单。
以上所述仅为本发明的实施例,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (11)
1.一种金属氧化物半导体薄膜晶体管,其特征在于,包括:
衬底;
栅极金属层,形成在所述衬底上;
栅极绝缘层,形成在所述栅极金属层上;
沟道,形成在所述栅极绝缘层上;
源漏电极,形成在所述沟道上;
其中,所述沟道与所述源漏电极材料为含同种金属元素的金属氧化物半导体材料,且所述沟道氧含量高于所述源漏电极氧含量。
2.根据权利要求1所述的金属氧化物半导体薄膜晶体管,其特征在于,所述源漏电极包括源电极和漏电极,所述源电极和漏电极对应的设置在所述栅极金属层的两侧;所述金属氧化物半导体薄膜晶体管还包括设置于所述源漏电极上的保护层,所述保护层通过所述源电极和漏电极的中间区域与所述沟道直接接触。
3.根据权利要求1所述的金属氧化物半导体薄膜晶体管,其特征在于,基于相同的湿法刻蚀液,所述沟道的刻蚀速率小于所述源漏电极的刻蚀速率。
4.根据权利要求1所述的金属氧化物半导体薄膜晶体管,其特征在于,所述金属氧化物半导体材料为氧化铟锡或氧化铟锌。
5.一种金属氧化物半导体薄膜晶体管的制作方法,其特征在于,包括:
在衬底上,形成栅极金属层;
在所述栅极金属层上,形成栅极绝缘层;
在所述栅极绝缘层上,分别在第一气氛和第二气氛下沉积沟道层和源漏电极层,所述第一气氛中氧气的体积占比大于所述第二气氛中氧气的体积占比;处理所述沟道层形成沟道,处理所述源漏电极层形成源漏电极;所述沟道与所述源漏电极材料为含同种金属元素的金属氧化物半导体材料。
6.根据权利要求5所述的金属氧化物半导体薄膜晶体管的制作方法,其特征在于,沉积形成所述沟道层后,将沉积气氛调整至所述第二气氛,连续沉积所述源漏电极层。
7.根据权利要求5所述的金属氧化物半导体薄膜晶体管的制作方法,其特征在于,所述第一气氛中氧气的体积占比大于或等于40%,所述第二气氛中氧气的体积占比小于或等于5%。
8.根据权利要求5所述的金属氧化物半导体薄膜晶体管的制作方法,其特征在于,所述处理源漏电极层形成源漏电极的步骤中包括:以所述沟道层作为刻蚀阻挡层对所述源漏电极层进行刻蚀的步骤,优选地,以所述沟道层作为刻蚀阻挡层对所述源漏电极层进行刻蚀的步骤中,采用湿法刻蚀工艺。
9.根据权利要求5所述的金属氧化物半导体薄膜晶体管的制作方法,其特征在于,
在所述源漏电极及通过所述源电极和所述漏电极的中间区域外露的所述沟道上沉积保护层,得到金属氧化物半导体薄膜晶体管。
10.根据权利要求5所述的金属氧化物半导体薄膜晶体管的制作方法,其特征在于,所述金属氧化物半导体材料为氧化铟锡或氧化铟锌。
11.一种显示装置,其特征在于,包括权利要求1-4中任一项所述的金属氧化物半导体薄膜晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910151857.6A CN109873027A (zh) | 2019-02-28 | 2019-02-28 | 金属氧化物半导体薄膜晶体管及其制作方法及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910151857.6A CN109873027A (zh) | 2019-02-28 | 2019-02-28 | 金属氧化物半导体薄膜晶体管及其制作方法及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109873027A true CN109873027A (zh) | 2019-06-11 |
Family
ID=66919490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910151857.6A Pending CN109873027A (zh) | 2019-02-28 | 2019-02-28 | 金属氧化物半导体薄膜晶体管及其制作方法及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109873027A (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102655165A (zh) * | 2011-03-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
CN108766972A (zh) * | 2018-05-11 | 2018-11-06 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板 |
-
2019
- 2019-02-28 CN CN201910151857.6A patent/CN109873027A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102655165A (zh) * | 2011-03-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
CN108766972A (zh) * | 2018-05-11 | 2018-11-06 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Son et al. | 42.4 L: Late‐News Paper: 4 inch QVGA AMOLED Driven by the Threshold Voltage Controlled Amorphous GIZO (Ga2O3‐In2O3‐ZnO) TFT | |
CN107946189B (zh) | 一种薄膜晶体管及其制备方法 | |
KR101758538B1 (ko) | 박막 트랜지스터 및 표시 장치 | |
CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
Cai et al. | High-performance transparent AZO TFTs fabricated on glass substrate | |
Bae et al. | The effect of annealing on amorphous indium gallium zinc oxide thin film transistors | |
TWI405335B (zh) | 半導體結構及其製造方法 | |
CN106128963A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
TW201017755A (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
US20120132914A1 (en) | Oxide semiconductor thin film transistor structure and method of making the same | |
US20130122649A1 (en) | Method for manufacturing thin film transistor | |
CN102157564A (zh) | 顶栅金属氧化物薄膜晶体管的制备方法 | |
CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
CN102723359B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
Deng et al. | A back-channel-etched amorphous InGaZnO thin-film transistor technology with Al-doped ZnO as source/drain and pixel electrodes | |
CN105321827A (zh) | 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管 | |
CN110061064B (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
TWI501404B (zh) | 製造igzo層和tft的方法 | |
JP2014502038A (ja) | 薄膜電極および薄膜スタックを堆積させる方法 | |
CN104766891B (zh) | 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法 | |
Ji et al. | P‐2: Novel High Mobility Oxide TFT with Self‐Aligned S/D Regions Formed by Wet‐etch process | |
CN106972063B (zh) | 金属氧化物薄膜晶体管的制作方法 | |
Le et al. | Indium–tin–oxide thin-film transistors with in situ anodized Ta 2 O 5 passivation layer | |
CN104409516A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |