CN102403360A - 一种氧化锌基薄膜晶体管及其制备方法 - Google Patents
一种氧化锌基薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN102403360A CN102403360A CN2010102757183A CN201010275718A CN102403360A CN 102403360 A CN102403360 A CN 102403360A CN 2010102757183 A CN2010102757183 A CN 2010102757183A CN 201010275718 A CN201010275718 A CN 201010275718A CN 102403360 A CN102403360 A CN 102403360A
- Authority
- CN
- China
- Prior art keywords
- zinc oxide
- zinc
- film transistor
- electrode
- deck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种氧化锌基薄膜晶体管及其制备方法,属于半导体技术领域。该氧化锌基薄膜晶体管包括衬底、栅电极、栅介质层、沟道层和源漏电极,衬底是玻璃或者塑料;在衬底上由氧化锌或掺杂Al或者Ga氧化锌导电材料形成栅电极;半导体沟道是由氧化锌及其掺杂半导体材料形成;栅绝缘介质层是由氧化锌绝缘材料形成,设置于栅极和半导体沟道之间;源端和漏端电极是由氧化锌或掺杂Al或者Ga氧化锌导电材料形成。本发明为全氧化锌基薄膜晶体管,可提高器件各层薄膜之间的匹配度,降低了栅绝缘介质层和半导体沟道层之间的失配率,减少界面电荷密度,从而大大提高半导体沟道层的载流子迁移率,使氧化锌薄膜晶体管的性能得到了有效改善。
Description
技术领域
本发明涉及一种氧化锌基薄膜晶体管结构及其制造方法,属于半导体技术领域。
背景技术
薄膜晶体管(Thin-film transistor,简称TFT)是一种重要的场效应晶体管,其主要的制作方式是在基板上沉积各种不同的薄膜,如半导体沟道层、栅介质层和金属电极层。薄膜晶体管是在衬底上沉积一层半导体薄膜作为导电沟道层。目前使用的TFT大部份是氢化非晶硅(a-Si:H)薄膜晶体管,因为它的能带小于单晶硅(Eg=1.12eV),故基于氢化非晶硅材料的TFT大多是不透明的。非晶硅薄膜晶体管的特点是均匀性好,适用于大面积显示设备,但是其迁移率很低,一般小于1cm2/V.S,严重阻碍了薄膜晶体管性能的进一步提高。经过多年的研究和努力,多晶硅薄膜晶体管的迁移率有很大提高,但是多晶硅薄膜晶体管的制备温度高,大面积制备的均匀性差。此外,非晶硅薄膜晶体管和多晶硅薄膜晶体管都对光敏感,光照条件下器件性能会发生很大变化,因此,在平板显示中需要引入黑矩阵,这降低了显示器件的开口率、增加了制备工艺的复杂度和成本。
为了进一步提高薄膜晶体管的性能,解决黑矩阵、开口率、亮度等问题,近年来国际半导体技术领域掀起了透明电子学的研究热潮。透明电子学是利用透明电子材料,研制电子器件、相关电路及其机理的一种半导体技术和科学。透明电子学最早是Thomas在1997年提出来的。透明电子材料一般是宽禁带材料,禁带宽度Eg大于3.1eV,在可见光范围内是透明的半导体材料。2003年Nomura等采用单晶InGaO3(ZnO)5作为导电沟道层、用高介电常数HfO2作为栅介质绝缘层制作出了特性良好的薄膜晶体管,开关比大于105、迁移率达到80cm2/V.S,当宽长比为200μm/50μm时,开态电流可高达毫安数量级,并且对光不敏感,但是加工温度很高,退火晶化温度达到1400℃。俄勒冈州立大学的John Wager等一批研究人员也对透明电子学进行了深入的研究,并取得了一些进展。目前对透明半导体材料研究较多的是氧化锌材料。氧化锌材料具有很多优点:易于制备,利用磁控溅射法、分子束外延(MBE)法、溶胶-凝胶(Sol-Gel)法、MOCVD法等方法都可以制备出性能良好的氧化锌材料;制备温度低,一般制备的温度可以控制在500℃以内,以便用于玻璃衬底上;透明度高,氧化锌是宽禁带材料,禁带宽度约为3.37eV,因此在可见光范围内是透明的;电学性能好,氧化锌材料的电学性能良好,载流子迁移率远高于非晶硅;无毒、环保材料,氧化锌材料是一种无毒无害的环保材料;而且锌材料在地球上资源丰富,材料价格低廉,可以有效地降低产品的制造成本。科学家们认为,透明电子学将发展成为一个效率更高、价格更便宜的新兴电子行业,它的应 用范围相当广泛,包括从平板显示器到太阳能电池、手机、柔性电子纸、有机发光显示等多方面领域,然而氧化锌基薄膜晶体管的稳定性以及性能尚需进一步提高。
发明内容
本发明的目的在于提供一种全氧化锌基的薄膜晶体管的结构和制造方法,有效地提高了器件各层薄膜之间的匹配度,从而大大提高器件的载流子迁移率,使氧化锌薄膜晶体管的性能得到了很大改善。
本发明的技术方案如下:
本发明提供了一种新的氧化锌基薄膜晶体管,如图1所示,包括衬底、栅电极、栅介质层、沟道层和源漏电极,衬底是玻璃或者塑料;在衬底上由氧化锌或掺杂Al或者Ga的氧化锌导电材料形成栅电极,该氧化锌导电材料的锌含量应大于氧含量(ZnxO1-x,0.95>x>0.75);半导体沟道是由氧化锌及其掺杂半导体材料形成,所述氧化锌半导体材料的锌含量应大于氧含量(ZnxO1-x,0.75>x>0.55);栅绝缘介质层是由氧化锌绝缘材料形成,该氧化锌绝缘材料的锌含量和氧含量相当(ZnxO1-x,0.55>x>0.45),栅绝缘介质层设置于栅极和半导体沟道之间;源端和漏端电极是由氧化锌掺杂Al或者Ga的导电材料形成,通常氧化锌导电材料的锌含量应大于氧含量(ZnxO1-x,0.95>x>0.75)。
上述氧化锌薄膜晶体管的制备方法,包括以下步骤:
(1)首先在玻璃或者塑料衬底上生长一层氧化锌掺杂Al或者Ga的导电薄膜材料,然后光刻和刻蚀形成栅电极。
(2)生长一层氧化锌绝缘材料作为栅电极的绝缘介质层。
(3)生长一层氧化锌及其掺杂半导体材料作为半导体导电沟道层。
(4)生长一层氧化锌掺杂Al或者Ga的导电薄膜材料,然后光刻和刻蚀形成源端和漏端电极。
(5)生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔。
(6)生长一层氧化锌掺杂Al或者Ga的导电薄膜材料,光刻和刻蚀形成电极和互连。
本发明薄膜晶体管的栅电极、栅介质层、沟道层、源漏电极均为ZnO以及ZnO的掺杂材料组成,构成全氧化锌基薄膜晶体管,可提高器件各层薄膜之间的匹配度,降低栅绝缘介质层和半导体沟道层之间的失配率,减少界面电荷密度,从而大大提高半导体沟道层的载流子迁移率,使氧化锌薄膜晶体管的性能得到了有效改善。制作过程中的工作温度可控制在300℃以下的低温工艺,该温度适用于器件在玻璃或者塑料衬底上制备。
附图说明
图1为本发明具体实施例所描述的全氧化锌薄膜晶体管的剖面结构示意图;
图2为本发明具体实施例所描述的全氧化锌薄膜晶体管的俯视结构示;
图3(a)~(e)依次示出了本发明的薄膜晶体管一个制作方法的主要工艺步骤,其中:
图3(b)示意了栅电极形成的工艺步骤;
图3(c)示意了栅绝缘介质层生长的工艺步骤;
图3(d)示意了半导体导电沟道层生长的工艺步骤;
图3(e)示意了源、漏电极层淀积和图形化的工艺步骤。
具体实施方式
下面通过实例对本发明做进一步说明。需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。
本发明薄膜晶体管形成于玻璃衬底1上,如图1和图2所示。该薄膜晶体管包括一栅电极2,一栅绝缘介质层3,一半导体导电沟道层4,一源端电极(S)5和一漏端电极(D)5。所述栅电极2位于玻璃衬底1之上,所述栅绝缘介质层3位于玻璃1和栅电极2之上,所述半导体导电沟道层4位于栅介质3之上,所述源端电极(S)5和漏端电极(D)5位于栅介质3之上和半导体导电沟道层4的两端。
所述薄膜晶体管的制作方法的一具体实例由图3(a)至图3(e)所示,包括以下步骤:
如图3(a)所示,衬底选用透明玻璃基板1。
如图3(b)所示,在玻璃基板1上磁控溅射生长一层50~100纳米厚的金属锌膜或者在锌靶中加入5%以内Al或Ga,然后光刻和刻蚀形成栅电极2,然后在氧气氛中200~300℃退火形成导电的氧化锌薄膜。
如图3(c)所示,采用射频磁控溅射技术生长50~200纳米厚的绝缘体氧化锌薄膜。使用的靶由纯锌制成靶材。溅射过程中通入氧气和氩气,氧气和氩气的流量比大于20%,小于90%,形成的栅绝缘介质层3。
如图3(d)所示,用射频磁控溅射淀积一层50~500纳米厚的半导体氧化锌薄膜材料4。靶材为锌靶,溅射过程中通入氧气和氩气,氧气和氩气的流量比大于3%,小于20%,形成半导体导电材料层4。
如图3(e)所示,磁控溅射生长一层100~200纳米厚的金属锌膜或者在锌靶中加入5%以内Al或Ga,然后光刻和刻蚀形成源端电极(S)5和漏端电极D(5),然后在氧气氛中200~300℃ 退火形成导电的氧化锌薄膜电极。
随后按照标准工艺生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔,再生长一层氧化锌掺杂Al或者Ga的导电薄膜材料,光刻和刻蚀形成电极和互连。
Claims (10)
1.一种氧化锌基薄膜晶体管,包括衬底、栅电极、栅介质层、沟道层和源、漏电极,其中,衬底是玻璃或者塑料,其特征在于,在衬底上为一氧化锌或掺杂Al或者Ga的氧化锌导电材料层,刻蚀形成栅电极;在栅电极之上为一氧化锌绝缘材料层,刻蚀形成栅绝缘介质层;在栅绝缘介质层之上为一氧化锌及其掺杂半导体材料层,刻蚀形成半导体沟道;再生长一氧化锌或掺杂Al或者Ga的氧化锌导电材料,刻蚀形成源端和漏端电极。
2.如权利要求1所述的全氧化锌基薄膜晶体管,其特征在于,所述栅电极材料层的厚度范围为50~100纳米,该氧化锌材料层ZnxO1-x,0.95>x>0.75。
3.如权利要求1所述的全氧化锌基薄膜晶体管,其特征在于,所述栅绝缘介质层的厚度范围为50~200纳米,该氧化锌材料层ZnxO1-x,0.55>x>0.45。
4.如权利要求1所述的全氧化锌基薄膜晶体管,其特征在于,所述半导体沟道材料层的厚度范围为50~500纳米,该氧化锌材料层ZnxO1-x,0.75>x>0.55。
5.如权利要求1所述的全氧化锌基薄膜晶体管,其特征在于,所述源端、漏端电极材料层的厚度范围为100~200纳米,该氧化锌材料层ZnxO1-x,0.95>x>0.75。
6.一种氧化锌基薄膜晶体管的制备方法,包括以下步骤:
1)在玻璃或者塑料衬底上生长一层氧化锌或掺杂Al或者Ga的氧化锌导电薄膜材料,然后光刻和刻蚀形成栅电极;
2)生长一层氧化锌绝缘材料作为栅电极的绝缘介质层;
3)生长一层氧化锌及其掺杂半导体材料作为半导体导电沟道层;
4)生长一层氧化锌掺杂Al或者Ga的导电薄膜材料,然后光刻和刻蚀形成源端和漏端电极;
5)生长一层钝化介质层,光刻和刻蚀形成栅、源和漏的引出孔;
6)生长一层氧化锌或掺杂Al或者Ga的氧化锌导电薄膜材料,光刻和刻蚀形成电极和互连。
7.如权利要求6所述的方法,其特征在于,步骤1)具体为,磁控溅射生长一层50~100纳米厚的金属锌膜或者在锌靶中加入5%以内Al或Ga,然后光刻和刻蚀形成栅电极,然后在氧气氛中200~300℃退火形成导电的氧化锌薄膜。
8.如权利要求6所述的方法,其特征在于,步骤2)具体为,射频磁控溅射技术生长50~200纳米厚的绝缘体氧化锌薄膜,使用纯锌靶材,溅射过程中通入氧气和氩气,氧气和氩气的流量比大于20%,小于90%。
9.如权利要求6所述的方法,其特征在于,步骤3)具体为,用射频磁控溅射淀积一层50~500纳米厚的半导体氧化锌薄膜材料,靶材为锌靶,溅射过程中通入氧气和氩气,氧气和氩气的流量比大于3%,小于20%。
10.如权利要求6所述的方法,其特征在于,步骤4)具体为,磁控溅射生长一层100~200纳米厚的金属锌膜或者在锌靶中加入5%以内Al或Ga,然后光刻和刻蚀形成源端电极和漏端电极,然后在氧气氛中200~300℃退火形成导电的氧化锌薄膜电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102757183A CN102403360A (zh) | 2010-09-08 | 2010-09-08 | 一种氧化锌基薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102757183A CN102403360A (zh) | 2010-09-08 | 2010-09-08 | 一种氧化锌基薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102403360A true CN102403360A (zh) | 2012-04-04 |
Family
ID=45885377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102757183A Pending CN102403360A (zh) | 2010-09-08 | 2010-09-08 | 一种氧化锌基薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102403360A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050544A (zh) * | 2013-01-17 | 2013-04-17 | 北京大学 | 一种底栅薄膜晶体管及其制备方法 |
CN104681622A (zh) * | 2013-11-27 | 2015-06-03 | 北京大学 | 一种非晶氧化锌基薄膜晶体管及其制备方法 |
CN111381077A (zh) * | 2020-03-02 | 2020-07-07 | 五邑大学 | 一种薄膜体电极的制作方法及薄膜 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101009330A (zh) * | 2007-01-29 | 2007-08-01 | 浙江大学 | 一种ZnO基透明场效应晶体管 |
CN101183667A (zh) * | 2007-12-11 | 2008-05-21 | 西安交通大学 | 一种ZnO基透明薄膜晶体管阵列的制备方法 |
CN101478005A (zh) * | 2009-02-13 | 2009-07-08 | 北京大学深圳研究生院 | 一种金属氧化物薄膜晶体管及其制作方法 |
KR20100057243A (ko) * | 2008-11-21 | 2010-05-31 | 한국전자통신연구원 | 박막 트랜지스터 및 그의 제조 방법 |
-
2010
- 2010-09-08 CN CN2010102757183A patent/CN102403360A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101009330A (zh) * | 2007-01-29 | 2007-08-01 | 浙江大学 | 一种ZnO基透明场效应晶体管 |
CN101183667A (zh) * | 2007-12-11 | 2008-05-21 | 西安交通大学 | 一种ZnO基透明薄膜晶体管阵列的制备方法 |
KR20100057243A (ko) * | 2008-11-21 | 2010-05-31 | 한국전자통신연구원 | 박막 트랜지스터 및 그의 제조 방법 |
CN101478005A (zh) * | 2009-02-13 | 2009-07-08 | 北京大学深圳研究生院 | 一种金属氧化物薄膜晶体管及其制作方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050544A (zh) * | 2013-01-17 | 2013-04-17 | 北京大学 | 一种底栅薄膜晶体管及其制备方法 |
CN104681622A (zh) * | 2013-11-27 | 2015-06-03 | 北京大学 | 一种非晶氧化锌基薄膜晶体管及其制备方法 |
CN111381077A (zh) * | 2020-03-02 | 2020-07-07 | 五邑大学 | 一种薄膜体电极的制作方法及薄膜 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Abliz et al. | Effects of yttrium doping on the electrical performances and stability of ZnO thin-film transistors | |
Park et al. | 42.3: Transparent ZnO thin film transistor for the application of high aperture ratio bottom emission AM‐OLED display | |
US20110141076A1 (en) | Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device | |
KR20130018300A (ko) | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터 | |
CN102623459B (zh) | 一种薄膜晶体管存储器及其制备方法 | |
CN102522429A (zh) | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 | |
CN101872787A (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
Hernandez-Como et al. | Al-doped ZnO thin films deposited by confocal sputtering as electrodes in ZnO-based thin-film transistors | |
Zhao et al. | Electroluminescence of the p-ZnO: As/n-ZnO LEDs grown on ITO glass coated with GaAs interlayer | |
CN104362179A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
KR20140036991A (ko) | 투명 전도성막 및 이의 제조방법 | |
Hsu et al. | Low power deposition of the polycrystalline CuxO film with a high mobility and a low hole concentration by radio-frequency magnetron sputtering of a Cu2O target | |
Glushkova et al. | Systematic study on the amorphous, C-axis-aligned crystalline, and protocrystalline phases in In–Ga–Zn oxide thin-film transistors | |
Zhang et al. | Semiconducting metal oxide thin film transistors | |
KR20120074276A (ko) | 투명 도전막 및 이것을 구비한 장치 | |
CN102709316B (zh) | 一种3d氧化物半导体薄膜晶体管及其制备方法 | |
CN102403360A (zh) | 一种氧化锌基薄膜晶体管及其制备方法 | |
CN107104151A (zh) | 一种双栅电极金属氧化物薄膜晶体管及其制备方法 | |
CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
CN101984506B (zh) | 二次光刻制备薄膜晶体管的方法 | |
CN102522337B (zh) | 一种顶栅氧化锌薄膜晶体管的制备方法 | |
CN102468338A (zh) | 一种氧化锌基肖特基薄膜晶体管 | |
CN104900707A (zh) | 双有源层结构氧化锌基薄膜晶体管及其制备方法 | |
Chen et al. | ZnO: H indium-free transparent conductive electrodes for active-matrix display applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120404 |