CN107104153A - 非线性元件、阵列基板以及阵列基板的制造方法 - Google Patents

非线性元件、阵列基板以及阵列基板的制造方法 Download PDF

Info

Publication number
CN107104153A
CN107104153A CN201710086113.1A CN201710086113A CN107104153A CN 107104153 A CN107104153 A CN 107104153A CN 201710086113 A CN201710086113 A CN 201710086113A CN 107104153 A CN107104153 A CN 107104153A
Authority
CN
China
Prior art keywords
oxide semiconductor
electrode
film
semiconductor film
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710086113.1A
Other languages
English (en)
Other versions
CN107104153B (zh
Inventor
小田耕治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107104153A publication Critical patent/CN107104153A/zh
Application granted granted Critical
Publication of CN107104153B publication Critical patent/CN107104153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)

Abstract

本发明的目的是提供能够提高二极管电阻且实现窄边框化的非线性元件及阵列基板。本发明所涉及的非线性元件的特征是，具有：第1绝缘膜(5)，其形成为将遮光体(30)覆盖；氧化物半导体膜(31)，其形成于第1绝缘膜之上，俯视观察时与遮光体重叠；源极电极(7)及漏极电极(10)，它们形成为在氧化物半导体膜之上具有彼此分离的分离部分；第2绝缘膜(11)，其形成为将氧化物半导体膜、源极电极以及漏极电极覆盖；以及第1背电极(24)，其形成于第3绝缘膜(12)之上，经由第1接触孔(13)与源极配线(9)连接，第1背电极(24)形成为，俯视观察时与源极电极(7)和氧化物半导体膜(31)之上的分离部分的一部分重叠。

Description

非线性元件、阵列基板以及阵列基板的制造方法
技术领域
本发明涉及非线性元件、具有该非线性元件的阵列基板以及阵列基板的制造方法。
背景技术
通常，作为液晶的显示模式，存在TN(Twisted Nematic)方式、以大视场角及高对比度为目的的平面转换(In-Plane Switching)方式、FFS(Fringe Field Switching)方式这些横向电场方式等。IPS方式的液晶显示装置通过对在相对的基板间夹持的液晶施加横向电场而进行显示，但是由于施加横向电场的像素电极和共通电极设置于同一层，因此位于像素电极的上侧的液晶分子未被充分地驱动，透过率低。另一方面，由于FFS方式的液晶显示装置能够通过边缘电场而使位于像素电极的上侧的液晶分子得到驱动，因此透过率比IPS方式高。
上述的矩阵型的液晶显示装置通常构成为，在2片相对的基板间夹持液晶等显示材料，对该显示材料选择性地施加电压。2片基板中的至少一方称为矩阵型阵列基板(以下简称为阵列基板)，薄膜晶体管等开关元件和将信号赋予给该开关元件的源极配线及栅极配线以阵列状形成在阵列基板之上。
由于阵列基板大多是玻璃等绝缘性基板，因此由于在制造工序中产生的静电，例如在源极配线和栅极配线之间容易发生绝缘破坏短路等。通常，作为解决上述问题的手段，通过在阵列基板之上的周边部配置称为短路环配线的低电阻的配线，将短路环配线和源极配线经由双向的二极管(保护电路)连接，并且将短路环配线和栅极配线经由双向的二极管连接，从而将源极配线及栅极配线设为相同电位(例如参照专利文献1、2)。
构成保护电路的二极管需要一定程度的高电阻值。在现有的使用了非晶硅形成的二极管的情况下，由于非晶硅膜本身是高电阻，因此通过将二极管的沟道长度及沟道宽度各自设为5μm～10μm左右，从而得到并不特别存在问题的二极管电阻。
但是，近年来，为了实现高精细化或者驱动电路内置化，取代现有的使用了非晶硅形成的TFT，使用了氧化物半导体形成的TFT的开发变得盛行。就氧化物半导体而言，由于与非晶硅膜相比迁移率高2个数量级且载流子浓度也高，因此与非晶硅膜相比，二极管的电阻低2～3个数量级。为了提高二极管的电阻，需要增长沟道长度，但有时沟道长度为几十μm，变得非常长。沟道长度的增大导致二极管元件的巨大化，阵列基板的边框区域的面积与之相应地增大，因此阵列基板的窄边框化变得困难。针对上述问题，公开了将源极电极和漏极电极分别配置于氧化物半导体层的上下，将栅极电极配置为覆盖氧化物半导体层的侧壁这样的构造，栅极电极与源极电极或者漏极电极连接，氧化物半导体的侧壁部分作为沟道起作用(例如，参照专利文献3)。
专利文献1：日本专利第5080172号公报
专利文献2：日本特开2010－92036号公报
专利文献3：日本特开2015－92601号公报
在专利文献3的构造中，由于在氧化物半导体层的加工时容易带入由蚀刻所导致的损伤，因此容易在氧化物半导体层的侧壁表面生成缺陷而产生泄漏电流。另外，由于沟道长度变短，因此更容易发生泄漏电流，电阻的控制变得困难。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于提供一种能够提高二极管的电阻且实现窄边框化的非线性元件、具有该非线性元件的阵列基板、以及阵列基板的制造方法。
为了解决上述课题，本发明所涉及的非线性元件的特征在于，具有：遮光体，其形成于基板之上；第1绝缘膜，其形成为将遮光体覆盖；第1氧化物半导体膜，其形成于第1绝缘膜之上，且在俯视观察时与遮光体重叠；第1源极电极及第1漏极电极，它们形成为在第1氧化物半导体膜之上具有彼此分离的分离部分；第2绝缘膜，其形成为将第1氧化物半导体膜、第1源极电极以及第1漏极电极覆盖；以及第1背电极，其形成于第2绝缘膜之上，经由接触孔与源极配线连接，第1背电极形成为，在俯视观察时与第1源极电极和第1氧化物半导体膜之上的分离部分的一部分重叠。
另外，本发明所涉及的非线性元件的特征在于，具有：栅极配线及遮光体，它们是在基板之上以彼此分离的方式形成的；第1绝缘膜，其形成为将栅极配线及遮光体覆盖；第1氧化物半导体膜，其形成于第1绝缘膜之上，且在俯视观察时与遮光体重叠；第1源极电极及第1漏极电极，它们形成为在第1氧化物半导体膜之上具有彼此分离的分离部分；第2绝缘膜，其形成为将第1氧化物半导体膜、第1源极电极以及第1漏极电极覆盖；以及第1背电极，其形成于第2绝缘膜之上，经由接触孔与栅极配线及第1源极电极连接，第1背电极形成为，在俯视观察时与第1源极电极和第1氧化物半导体膜之上的分离部分的一部分重叠。
发明的效果
根据本发明，由于非线性元件具有：遮光体，其形成于基板之上；第1绝缘膜，其形成为将遮光体覆盖；第1氧化物半导体膜，其形成于第1绝缘膜之上，且在俯视观察时与遮光体重叠；第1源极电极及第1漏极电极，它们形成为在第1氧化物半导体膜之上具有彼此分离的分离部分；第2绝缘膜，其形成为将第1氧化物半导体膜、第1源极电极以及第1漏极电极覆盖；以及第1背电极，其形成于第2绝缘膜之上，经由接触孔与源极配线连接，第1背电极形成为，在俯视观察时与第1源极电极和第1氧化物半导体膜之上的分离部分的一部分重叠，因此能够提高二极管的电阻且实现窄边框化。
另外，由于非线性元件具有：栅极配线及遮光体，它们是在基板之上以彼此分离的方式形成的；第1绝缘膜，其形成为将栅极配线及遮光体覆盖；第1氧化物半导体膜，其形成于第1绝缘膜之上，且在俯视观察时与遮光体重叠；第1源极电极及第1漏极电极，它们形成为在第1氧化物半导体膜之上具有彼此分离的分离部分；第2绝缘膜，其形成为将第1氧化物半导体膜、第1源极电极以及第1漏极电极覆盖；以及第1背电极，其形成于第2绝缘膜之上，经由接触孔与栅极配线及第1源极电极连接，第1背电极形成为，在俯视观察时与第1源极电极和第1氧化物半导体膜之上的分离部分的一部分重叠，因此能够提高二极管的电阻且实现窄边框化。
附图说明
图1是表示本发明的实施方式1所涉及的源极配线处的非线性元件的结构的一个例子的俯视图。
图2是图1的X－X2的剖视图。
图3是表示本发明的实施方式1所涉及的栅极配线处的非线性元件的结构的一个例子的俯视图。
图4是图3的Y－Y2的剖视图。
图5是表示本发明的实施方式2所涉及的源极配线处的非线性元件的结构的一个例子的俯视图。
图6是图5的A－A2的剖视图。
图7是表示本发明的实施方式2所涉及的栅极配线处的非线性元件的结构的一个例子的俯视图。
图8是图7的B－B2的剖视图。
图9是表示本发明的实施方式3所涉及的FFS用阵列基板的结构的一个例子的俯视图。
图10是图9的E－E2的剖视图。
图11是图9的D－D2的剖视图。
图12是图9的C－C2的剖视图。
图13是本发明的实施方式4所涉及的图9的C－C2的剖视图。
图14是本发明的实施方式4所涉及的图5的A－A2的剖视图。
图15是本发明的实施方式4所涉及的图7的B－B2的剖视图。
图16是表示前提技术所涉及的阵列基板的结构的一个例子的俯视图。
图17是用于对前提技术所涉及的双向二极管进行说明的图。
图18是用于对前提技术所涉及的双向二极管进行说明的图。
标号的说明
1基板，2栅极电极，3栅极电极端子，4栅极配线，5第1绝缘膜，6氧化物半导体膜，7源极电极，8源极电极端子，9源极配线，10漏极电极，11第2绝缘膜，12第3绝缘膜，13第1接触孔，14第2接触孔，15第3接触孔，16第4接触孔，17第5接触孔，18第6接触孔，20第4绝缘膜，21梳齿电极，22、23短路环配线，24第1背电极，25第2背电极，26第3背电极，28连接配线，29共通共用配线，30遮光体，31氧化物半导体膜，32第2氧化物半导体膜，40第1二极管，41第2二极管，42第3二极管，43第4二极管，44第5二极管，45第6二极管，46第7二极管，47第8二极管，50第7接触孔，51第8接触孔，52第9接触孔，53第10接触孔，54第11接触孔，55第12接触孔，56连接配线，60第13接触孔，61第14接触孔，62第15接触孔，63栅极端子焊盘，64源极端子焊盘，80阵列基板，81栅极配线，82源极配线，83像素部，84边框区域，85像素，86像素晶体管，87保持电容部，88像素电极，89积蓄电容配线，90双向二极管，91短路环配线，92、93二极管。
具体实施方式
下面，基于附图，对本发明的实施方式进行说明。
＜前提技术＞
首先，对作为本发明的前提的技术(前提技术)进行说明。
图16是表示前提技术所涉及的阵列基板80的结构的一个例子的俯视图。
如图16所示，在阵列基板80，多个栅极配线81(扫描配线)和多个源极配线82(信号配线)设置为彼此相交叉。在栅极配线81和源极配线82的交叉部设置有像素85，多个像素85矩阵状地排列而构成像素部83。另外，阵列基板80的将像素部83包围的区域是边框区域84。
像素85包含下述部件而构成：像素晶体管86，其与栅极配线81及源极配线82各自连接；保持电容部87；以及像素电极88。在图16的例子中示出下述情况，即，保持电容部87的一侧与像素晶体管86连接，另一侧与积蓄电容配线89连接。像素电极88是对显示元件(液晶元件)进行驱动的2个电极之中的一个。
在阵列基板80的各栅极配线81及各源极配线82，为了防止制造时的静电破坏(上述绝缘破坏短路等)，经由构成保护电路的双向二极管90而连接有短路环配线91。双向二极管90形成于边框区域84。
构成双向二极管90的各二极管能够通过下述方式构成，即，例如就使用了非晶硅形成的阵列基板而言，如图17所示将TFT的栅极电极和源极电极(或者漏极电极)连接。实际的双向二极管是如图18所示的结构。具体地说，二极管92的栅极及漏极与栅极配线81连接，源极与短路环配线91连接。另外，二极管93的栅极及漏极与短路环配线91连接，源极与栅极配线81连接。如上所述，在图18所示的由二极管92及二极管93构成的保护电路中，2个晶体管各自以整流方向彼此相反的方式与栅极配线81及短路环配线91连接。
在图18中，在栅极配线81由于静电等而相对于短路环配线91带正电或者带负电的情况下，在将所带的电荷抵消的方向流过电流。例如，在栅极配线81带正电的情况下，在将该正电荷释放至短路环配线91的方向流过电流。通过进行上述动作，从而能够防止与带电的栅极配线81连接的像素晶体管86的静电破坏或者阈值电压的偏移。另外，能够防止在带电的栅极配线81和隔着绝缘层与该栅极配线81相交叉的其他配线之间发生绝缘层的绝缘破坏。
如上所述，构成保护电路的二极管需要一定程度的高电阻值。为了驱动显示设备，通常需要20V～30V的电压。如果在上述的通常的电压下电流流过二极管，则设定电压没有被正确地施加于像素而发生显示异常。为了消除上述问题，需要增长沟道长度、或者缩短沟道宽度等而提高二极管的电阻。在现有的使用了非晶硅形成的二极管的情况下，由于非晶硅膜本身是高电阻，因此通过将二极管的沟道长度及沟道宽度分别设为5μm～10μm左右，从而得到并不特别存在问题的二极管的电阻。
但是，近年来，取代使用了非晶硅形成的TFT，使用了氧化物半导体形成的TFT的开发变得盛行。氧化物半导体作为下一代材料而受到期待，存在氧化锌(ZnO)类材料、或者向氧化锌添加了氧化镓(Ga2O3)及氧化铟(In2O3)后的非晶质的InGaZnO类材料等。由于氧化物半导体与非晶硅膜相比迁移率高2个数量级且载流子浓度也高，因此与非晶硅相比二极管的电阻低2～3个数量级。为了提高二极管的电阻，需要增长沟道长度，但有时沟道长度为几十μm，变得非常长。由于沟道长度的增大导致二极管元件的巨大化，阵列基板的边框区域的面积与之相应地变大，因此阵列基板的窄边框化变得困难。作为上述问题的对策，例如已由专利文献3公开，但存在上述的问题。本发明就是为了解决上述问题而提出的，在下面详细进行说明。
＜实施方式1＞
首先，对与源极配线连接的非线性元件(双向二极管)的结构进行说明。
图1是表示本发明的实施方式1所涉及的源极配线处的双向二极管的结构的一个例子的俯视图。图2是图1的X－X2的剖视图。
如图1、2所示，例如在作为玻璃等透明性绝缘基板的基板1之上，对由金属等构成的第1导电膜进行加工而形成有遮光体30及短路环配线22。此外，在这里，由第1导电膜形成作为短路环配线22的低电阻配线，但也可以由后述的第2导电膜形成。
第1绝缘膜5(第1绝缘膜)形成为将遮光体30及短路环配线22覆盖。氧化物半导体膜31(第1氧化物半导体膜)形成于第1绝缘膜5之上，且位于俯视观察时与遮光体30重叠的位置。此时，氧化物半导体膜31在俯视观察时配置于遮光体30的内侧。
由第2导电膜构成的源极电极7(第1源极电极)及漏极电极10(第1漏极电极)形成为，在氧化物半导体膜31之上具有彼此分离的分离部分。在这里，在源极电极7和漏极电极10之间形成的各氧化物半导体膜31作为第1二极管40及第2二极管41的沟道起作用。第2导电膜形成源极电极端子(未图示)，并且形成源极配线9而延伸至显示区域。
第2绝缘膜11形成为将第1绝缘膜5、源极电极7、源极配线9、漏极电极10以及氧化物半导体膜31覆盖。第3绝缘膜12形成为将第2绝缘膜11覆盖。在这里，第2绝缘膜11也可以是无机绝缘膜，第3绝缘膜12也可以是具有平坦性的有机绝缘膜。
在第3绝缘膜12之上形成有由第3导电膜构成的第1背电极24(第1背电极)。第1二极管40处的第1背电极24经由第1接触孔13与源极配线9电连接。另外，第2二极管41处的第1背电极24经由第2接触孔14与短路环配线22电连接，经由第3接触孔15与第2二极管41处的源极电极7电连接。此时，第1二极管40处的漏极电极10和第2二极管41处的源极电极7成为同一电极(共通的电极)。
第1背电极24形成为，在俯视观察时与第1二极管40及第2二极管41各自的源极电极7重叠，且在俯视观察时与氧化物半导体膜31的一部分重叠。此外，在图1、2的例子中示出下述情况，即，第1背电极24形成为在俯视观察时与源极电极7重叠，但不限于此。例如，第1背电极24也可以形成为在俯视观察时与漏极电极10重叠。
由此，整流方向彼此相反的第1二极管40及第2二极管41构成双向二极管。源极配线9和短路环配线22经由双向二极管而连接。
下面，对与栅极配线连接的非线性元件(双向二极管)的结构进行说明。
图3是表示本实施方式1所涉及的栅极配线处的双向二极管的结构的一个例子的俯视图。图4是图3的Y－Y2的剖视图。
如图3、4所示，在基板1之上形成有由第1导电膜构成的遮光体30及栅极配线4，栅极配线4延伸至显示区域。另外，还形成由第1导电膜构成的栅极电极端子(未图示)。
第1绝缘膜5形成为将遮光体30、栅极配线4以及栅极电极端子覆盖。氧化物半导体膜31形成于第1绝缘膜5之上，且位于俯视观察时与遮光体30重叠的位置。此时，氧化物半导体膜31在俯视观察时配置于遮光体30的内侧。
由第2导电膜构成的源极电极7及漏极电极10是以在氧化物半导体膜31之上彼此分离的方式形成的。在这里，在源极电极7和漏极电极10之间形成的各氧化物半导体膜31作为第3二极管42及第4二极管43的沟道起作用。另外，还形成短路环配线23。
第2绝缘膜11形成为将第1绝缘膜5、源极电极7、漏极电极10以及氧化物半导体膜31覆盖。第3绝缘膜12形成为将第2绝缘膜11覆盖。在这里，第2绝缘膜11也可以是无机绝缘膜，第3绝缘膜12也可以是具有平坦性的有机绝缘膜。
在第3绝缘膜12之上形成有由第3导电膜构成的第1背电极24及连接配线28。第3二极管42处的第1背电极24经由第4接触孔16与栅极配线4及第3二极管42的源极电极7电连接。第4二极管43处的第1背电极24经由第5接触孔17与短路环配线23电连接。连接配线28经由第6接触孔18与第4二极管43处的漏极电极10及栅极配线4电连接。此时，第3二极管42处的漏极电极10和第4二极管43处的源极电极7成为同一电极(在短路环配线23处是共通的)。
第1背电极24形成为，在俯视观察时与第3二极管42及第4二极管43各自的源极电极7重叠，且在俯视观察时与氧化物半导体膜31的一部分重叠。此外，在图3、4的例子中示出下述情况，即，第1背电极24形成为在俯视观察时与源极电极7重叠，但不限于此。例如，第1背电极24也可以形成为在俯视观察时与漏极电极10重叠。
由此，整流方向彼此相反的第3二极管42及第4二极管43构成双向二极管。栅极配线4和短路环配线23经由双向二极管而连接。
基于以上内容，根据本实施方式1，通过将上述所说明的短路环配线22和短路环配线23电连接，从而能够防止晶体管的静电破坏或者阈值电压的偏移。如上所述，就非线性元件而言，由第1背电极24、源极电极7及漏极电极10形成二极管。因此，栅极电容依赖于第2绝缘膜11及第3绝缘膜12的膜厚及膜质。在这里，由于第3绝缘膜12设为低介电常数的有机绝缘膜，使膜厚厚达大于或等于1μm，因此栅极电容变小，其结果，能够提高二极管的电阻。另外，由于第1背电极24未将源极电极7和漏极电极10之间的氧化物半导体膜31完全覆盖，因此氧化物半导体膜31的未被第1背电极24覆盖的区域作为电阻体、而非二极管起作用。其结果，非线性元件是二极管及电阻体串联连接的元件，能够进一步提高正向的电阻。因此，非线性元件的尺寸变小，能够减小在显示区域外由非线性元件所占据的面积，所以能够实现窄边框化。另外，通过由有机绝缘膜所实现的平坦化效果，源极电极7及漏极电极10与第1背电极24之间的绝缘耐压提高，制造成品率也得到改善。
例如，在将非晶硅用于半导体层而制造了本实施方式1所涉及的非线性元件的情况下，由于非晶硅的迁移率过低、以及栅极绝缘膜的介电常数低，因此二极管电阻异常地变大。如果施加了浪涌电场，则电流经由二极管向短路环释放，发生栅极－源极间的绝缘破坏。因此，对于非晶硅而言，本实施方式1所涉及的非线性元件的构造难以成立。为了避免上述情况，考虑到减小L等，但容易发生照相制版工序中的抗蚀剂图案化缺陷，导致成品率的下降。或者，考虑到增大沟道宽度等，但会导致二极管的巨大化。
此外，短路环配线22和短路环配线23的连接例如也可以是经由在上层的绝缘膜(未图示)形成的接触孔(未图示)而由第3导电膜进行桥接，也可以经由双向二极管进行连接。
在本实施方式1中，作为氧化物半导体膜31，例如能够使用氧化锌(ZnO)类氧化物半导体、向氧化锌(ZnO)添加了氧化铟(In2O3)及氧化锡(SnO2)后的InZnSnO类氧化物、或者向氧化锌(ZnO)添加了氧化镓(Ga2O3)及氧化铟(In2O3)后的InGaZnO类氧化物半导体等。作为氧化物半导体膜31的载流子浓度，优选调整为小于或等于1E+12/cm3。
在二极管元件部(第1二极管40、第2二极管41、第3二极管42、第4二极管43)，栅极配线4及遮光体30不具有作为实际的栅极电极的功能。也可以没有遮光体30。但是，对于氧化物半导体膜31，由于载流子浓度随着光而上升，因此从二极管的电阻的控制性的角度出发，优选设置有遮光体30。
＜实施方式2＞
首先，对与源极配线连接的非线性元件(双向二极管)的结构进行说明。
图5是表示本发明的实施方式2所涉及的源极配线处的双向二极管的结构的一个例子的俯视图。图6是图5的A－A2的剖视图。
如图5、6所示，例如在作为玻璃等透明性绝缘基板的基板1之上，对由金属等构成的第1导电膜进行加工而形成有遮光体30及短路环配线22。此外，在这里，由第1导电膜形成作为短路环配线22的低电阻配线，但也可以由后述的第2导电膜形成。
第1绝缘膜5形成为将遮光体30及短路环配线22覆盖。氧化物半导体膜31形成于第1绝缘膜5之上，且位于俯视观察时与遮光体30重叠的位置。此时，氧化物半导体膜31在俯视观察时配置于遮光体30的内侧。
由第2导电膜构成的源极电极7及漏极电极10是以在氧化物半导体膜31之上彼此分离的方式形成的。在这里，在源极电极7和漏极电极10之间形成的各氧化物半导体膜31作为第5二极管44及第6二极管45的沟道起作用。第2导电膜形成源极电极端子(未图示)，并且形成源极配线9而延伸至显示区域。
第2绝缘膜11形成为将第1绝缘膜5、源极电极7、源极配线9、漏极电极10以及氧化物半导体膜31覆盖。第3绝缘膜12形成为将第2绝缘膜11覆盖。在这里，第2绝缘膜11也可以是无机绝缘膜，第3绝缘膜12也可以是具有平坦性的有机绝缘膜。
在第3绝缘膜12之上形成有由第3导电膜构成的共通共用配线29(共通电位配线)。共通共用配线29在第5二极管44及第6二极管45的沟道方向延伸，形成了第2背电极25(第2背电极)。即，对第2背电极25施加共用电位。第2背电极25形成为，在俯视观察时与第5二极管44及第6二极管45各自的漏极电极10重叠，且在俯视观察时与氧化物半导体膜31的一部分重叠。
第4绝缘膜20(第3绝缘膜)形成为将第2背电极25及第3绝缘膜12覆盖。在第4绝缘膜20之上形成有由第4导电膜构成的第3背电极26。第5二极管44处的第3背电极26经由第7接触孔50与源极配线9电连接。另外，第6二极管45处的第3背电极26经由第8接触孔51与短路环配线22电连接，经由第9接触孔52与第6二极管45处的源极电极7电连接。此时，第5二极管44处的漏极电极10和第6二极管45处的源极电极7成为同一电极(共通的电极)。第3背电极26形成为，在俯视观察时与第5二极管44及第6二极管45各自的源极电极7重叠，且在俯视观察时与氧化物半导体膜31的一部分重叠。
下面，对与栅极配线连接的非线性元件(双向二极管)的结构进行说明。
图7是表示本实施方式2所涉及的栅极配线处的双向二极管的结构的一个例子的俯视图。图8是图7的B－B2的剖视图。
如图7、8所示，在基板1之上形成有由第1导电膜构成的遮光体30及栅极配线4，栅极配线4延伸至显示区域。另外，还形成由第1导电膜构成的栅极电极端子(未图示)。
第1绝缘膜5形成为将遮光体30、栅极配线4以及栅极电极端子覆盖。氧化物半导体膜31形成于第1绝缘膜5之上，且位于俯视观察时与遮光体30重叠的位置。此时，氧化物半导体膜31在俯视观察时配置于遮光体30的内侧。
由第2导电膜构成的源极电极7及漏极电极10是以在氧化物半导体膜31之上彼此分离的方式形成的。在这里，在源极电极7和漏极电极10之间形成的各氧化物半导体膜31作为第7二极管46及第8二极管47的沟道起作用。另外，还形成短路环配线23。
第2绝缘膜11形成为将第1绝缘膜5、源极电极7、漏极电极10以及氧化物半导体膜31覆盖。第3绝缘膜12形成为将第2绝缘膜11覆盖。在这里，第2绝缘膜11也可以是无机绝缘膜，第3绝缘膜12也可以是具有平坦性的有机绝缘膜。
在第3绝缘膜12之上形成有由第3导电膜构成的共通共用配线29。共通共用配线29在第7二极管46及第8二极管47的沟道方向延伸，形成了第2背电极25。第2背电极25形成为，在俯视观察时与第7二极管46及第8二极管47各自的漏极电极10重叠，且在俯视观察时与氧化物半导体膜31的一部分重叠。
第4绝缘膜20形成为将第2背电极25及第3绝缘膜12覆盖。在第4绝缘膜20之上形成有由第4导电膜构成的第3背电极26及连接配线56。第7二极管46处的第3背电极26经由第10接触孔53与栅极配线4及第7二极管46处的源极电极7电连接。另外，第8二极管47处的第3背电极26经由第11接触孔54与短路环配线23电连接。另外，连接配线56经由第12接触孔55与第8二极管47处的漏极电极10及栅极配线4电连接。此时，第7二极管46处的漏极电极10和第8二极管47处的源极电极7成为同一电极(在短路环配线23处是共通的)。第3背电极26形成为，在俯视观察时与第7二极管46及第8二极管47各自的源极电极7重叠，且在俯视观察时与氧化物半导体膜31的一部分重叠。
基于以上内容，根据本实施方式2，通过将上述所说明的短路环配线22和短路环配线23电连接，从而能够防止晶体管的静电破坏或者阈值电压的偏移。
另外，通过由与共通共用配线29连接的第2背电极25将氧化物半导体膜31的一部分覆盖，从而能够进一步减小TFT尺寸。对共通共用配线29施加比源极配线9的最大动作电压低的电压(大约4V～6V左右)。如果在第3背电极26之下存在第2背电极25(存在俯视观察时第3背电极26及第2背电极25重叠的部分)，则即使在对第3背电极26施加了最大动作电压的情况下，也不会对在俯视观察时与第2背电极25重叠的部分的背沟道施加最大动作电压。因此，即使进一步缩短沟道长度，也能够将二极管的电阻抑制得低。
就氧化物半导体膜31而言，由于制造过程中的等离子损伤或者氢的混入导致载流子浓度变动，因此氧化物半导体膜31的电阻值容易变化。与如实施方式1那样将非线性元件设为二极管部和电阻体的串联构造相比，如本实施方式2那样将非线性元件整体设为二极管构造更容易对电阻进行控制。因此，非线性元件的特性稳定，能够实现成品率的提高。
＜实施方式3＞
在本发明所涉及的实施方式3中对下述情况进行说明，即，将实施方式2中的非线性元件(双向二极管)应用于采用了FFS方式的阵列基板(以下称为FFS用阵列基板)。实施方式2中的双向二极管与FFS用阵列基板的匹配性优良，能够在与FFS用阵列基板的液晶驱动电极(像素电极或者共用电极)相同的层以与其相同的材料形成第2背电极25及第3背电极26。因此，对于在有机绝缘膜之上配置有液晶驱动电极的能够高开口率化的FFS用阵列基板，无需增加工序数量即可形成使用了背电极的保护电路。
图9是表示本实施方式3所涉及的FFS用阵列基板的结构的一个例子的俯视图。图10是图9的E－E2的剖视图。图11是图9的D－D2的剖视图。图12是图9的C－C2的剖视图。
具体地说，图9示出FFS阵列基板的显示区域内的像素部(形成了像素的区域)和设置于显示区域外的栅极端子部及源极端子部。图9的沿C－C2的部分对应于像素部。图9的沿D－D2的部分对应于为了经由图7、8所示的非线性元件将栅极信号供给至栅极配线4(在图9中未图示)而形成的栅极电极端子3及栅极端子焊盘63的区域(栅极端子部)。图9的沿E－E2的部分对应于为了经由图5、6所示的非线性元件将显示信号施加于源极配线9(在图9中未图示)而形成的源极电极端子8及源极端子焊盘64的区域(源极端子部)。
如图9～12所示，例如在作为玻璃等透明性绝缘基板的基板1之上，对由金属等构成的第1导电膜进行加工而形成有栅极配线4、短路环配线22、遮光体30、栅极电极2以及栅极电极端子3。
第1绝缘膜5形成为将栅极配线4、短路环配线22、遮光体30、栅极电极2以及栅极电极端子3覆盖。如图9、12所示，TFT的栅极电极2是栅极配线4的一部分，宽度比栅极配线4的其他部分宽。
氧化物半导体膜6形成于第1绝缘膜5之上，且位于俯视观察时与栅极电极2重叠的位置。此时，氧化物半导体膜6在俯视观察时配置于栅极电极2的内侧。另外，氧化物半导体膜31形成于第1绝缘膜5之上，且位于俯视观察时与遮光体30重叠的位置。此时，氧化物半导体膜31在俯视观察时配置于遮光体30的内侧。
由第2导电膜构成的源极电极7及漏极电极10是以在氧化物半导体膜6、31之上彼此分离的方式形成的。在这里，在源极电极7和漏极电极10之间形成的氧化物半导体膜6作为TFT的沟道起作用。另外，在源极电极7和漏极电极10之间形成的氧化物半导体膜31作为各二极管的沟道起作用。第2导电膜形成了源极电极端子8及源极配线9。
第2绝缘膜11形成为将整体覆盖。第3绝缘膜12形成为将第2绝缘膜11覆盖。在这里，第2绝缘膜11也可以是无机绝缘膜，第3绝缘膜12也可以是具有平坦性的有机绝缘膜。
在第3绝缘膜12之上形成有由第3导电膜构成的共通共用配线29。共通共用配线29在各二极管的沟道方向延伸，形成了第2背电极25。第2背电极25形成为，在俯视观察时与各二极管处的漏极电极10重叠，且在俯视观察时与氧化物半导体膜31的一部分重叠。另外，共通共用配线29还延伸至像素部，将像素部的大致整个面覆盖。此外，在图9的例子中，在TFT部及第13接触孔60的周边未设置共通共用配线29。
第4绝缘膜20形成为将整体覆盖。在第4绝缘膜20之上形成有由第4导电膜构成的第3背电极26、梳齿电极21、连接配线56、栅极端子焊盘63以及源极端子焊盘64。梳齿电极21是在像素部形成的像素电极，经由第15接触孔62与漏极电极10电连接。栅极端子焊盘63经由第14接触孔61与栅极电极端子3电连接。源极端子焊盘64经由第13接触孔60与源极电极端子8电连接。
下面，对本实施方式3所涉及的FFS用阵列基板的制造方法进行说明。
首先，在由玻璃构成的透明绝缘性的基板1之上对第1导电膜进行成膜。在这里，作为第1导电膜，使用DC磁控溅射法对膜厚为200nm～300nm的Al合金(例如Al－Ni－Nd)膜进行成膜。然后，在Al合金膜之上涂敷抗蚀材料，通过第1道照相制版工序而形成光致抗蚀图案，将该光致抗蚀图案作为掩模对Al合金膜进行蚀刻，从而进行图案化。其结果，在基板1之上形成栅极配线4、短路环配线22、遮光体30、栅极电极2以及栅极电极端子3。
此外，在这里使用了Al－Ni－Nd合金，但是只要配线电阻充分低，则也可以使用其他材料。对于在本实施方式3中使用的Al－Ni－Nd合金而言，由于主要成分是Al，因此导电率高，是通过所添加的Ni而能够实现与ITO(Indium Tin Oxide)等透明导电膜的电接合的材料。在Al合金的蚀刻中使用了公知的PAN类蚀刻剂(磷酸、硝酸以及醋酸的混合酸)。
然后，在基板1的上表面整体对第1绝缘膜5进行成膜。在本实施方式3中，使用化学气相成膜(Chemical Vapor Deposition：CVD)法，依次形成膜厚为400nm的氮化硅(SiN)膜和膜厚为50nm的氧化硅(SiO)膜而作为第1绝缘膜5。此外，氧化硅膜针对诸如水分(H2O)、氢(H2)、钠(Na)或者钾(K)这些影响TFT特性的杂质元素的阻挡性弱。因此，第1绝缘膜5设为在SiO膜的下层设置了阻挡性优异的SiN膜的层叠构造。第1绝缘膜5还作为栅极绝缘膜起作用。
然后，在第1绝缘膜5之上对氧化物半导体膜6、31进行成膜。在本实施方式3中，使用In：Zn：Sn：O的原子组分比为2：6：2：13的In－Zn－Sn－O靶材[In2O3·(ZnO)6·(SnO2)2]，通过DC磁控溅射法而成膜为膜厚50nm。此时，在使用公知的Ar气进行了溅射的情况下，通常，氧的原子组分比少于化学计量组分，成为处于缺乏氧离子的状态(在上述例子中，O的组分比小于13)的氧化膜。因此，优选使氧气混合于Ar气而进行溅射。在这里，使用混合气体进行了溅射，该混合气体是对Ar气添加了分压比为5～10％的O2气后的混合气体。刚刚成膜后的In－Zn－Sn－O膜呈非晶构造，对含有草酸的药液显示出可溶性。另一方面，对于PAN类药液，在液体温度为20℃～40℃的范围即使浸渍5分钟后也几乎确认不到膜减少，不能进行蚀刻加工。
然后，通过第2道照相制版工序而形成光致抗蚀图案，将该光致抗蚀图案作为掩模对氧化物半导体膜6、31进行蚀刻。作为蚀刻，能够使用通过含有草酸的药液而实现的湿式蚀刻。作为药液，优选是含有1～10wt％范围的草酸的药液。在本实施方式3中，使用由草酸5wt％+水构成的草酸类药液对氧化物半导体膜6、31进行了蚀刻。然后，去除光致抗蚀图案，为了使氧化物半导体的载流子浓度变得小于或等于1E+12/cm3，以350℃在大气气氛中对基板1整体进行了60分钟退火。
通过进行含氧的退火，从而能够进一步向氧化物半导体膜供给氧，能够对载流子浓度进行调整。另外，由于同时还发生结构弛豫，因此构造缺陷减少，成为品质优良的半导体膜。此外，在这里对大气气氛的情况进行了说明，但是也可以是水蒸气气氛，也可以是将从储气瓶以一定的比例对氧气及氮气进行混合后的气体作为气氛。也可以在退火中一边在照射UV(Ultraviolet)光的同时产生氧化能力高的臭氧，一边进行退火。
然后，使用DC磁控溅射法对Mo合金、铬、Al合金(例如Al－Ni－Nd)等进行成膜而作为第2导电膜。在本实施方式3中，设为依次对膜厚为100nm的MoNb合金和膜厚为100nm的Al－Ni－Nd合金进行了成膜的层叠构造。然后，通过第3道照相制版工序而形成光致抗蚀图案，将该光致抗蚀图案作为掩模对Al合金及Mo合金的层叠膜进行蚀刻。通过该蚀刻，形成源极电极7及漏极电极10。另外，还同时形成源极电极端子8及源极配线9。作为蚀刻，能够使用通过含有磷酸、醋酸以及硝酸的溶液(PAN药液)而实现的湿式蚀刻法。在这里，使用由磷酸70wt％+醋酸7wt％+硝酸5wt％+水构成的PAN药液进行了蚀刻。
然后，去除光致抗蚀图案，以300℃在大气气氛中进行60分钟退火。通常，氧化物半导体膜不仅对于草酸、即使是对于在TFT的源极电极及漏极电极所使用的通常的金属膜(Cr、Ti、Mo、Ta、Al、Cu或者它们的合金)的蚀刻加工中使用的酸类溶液，也会受到蚀刻损伤而使特性劣化。此时，由于载流子浓度也与缺氧的增加相伴而上升，因此需要再次氧化。在本实施方式3中，作为氧化处理而对在大气气氛中进行退火的情况进行了说明，但也可以使用上述退火方法。
然后，以将整体覆盖的方式对第2绝缘膜11进行成膜。在本实施方式3中，使用化学气相生长膜(CVD)法，对膜厚为200nm的氧化硅(SiO)膜进行了成膜而作为第2绝缘膜。然后，形成具有平坦性的有机绝缘膜而作为第3绝缘膜12。在本实施方式3中，使用旋涂法，以使膜厚为2.0μm～3.0μm的方式对具有感光性的丙烯酸类有机树脂材料进行了涂敷。此外，在本实施方式3中，对使用丙烯酸类有机树脂材料的情况进行了说明，但也可以使用烯烃类材料、酚醛类材料、聚酰亚胺类材料、硅氧烷类材料。
然后，通过第4道照相制版工序和显影工序，对具有感光性的有机树脂材料进行图案化，去除与第7接触孔50、第8接触孔51、第9接触孔52、第10接触孔53、第11接触孔54、第12接触孔55、第13接触孔60、第14接触孔61以及第15接触孔62的位置相对应的有机材料。然后，在200℃～230℃的大气气氛中进行60分钟焙烤处理，将有机树脂材料烧制固化。通过进行上述焙烤处理，从而增大作为绝缘膜的耐压及强度，然后能够将第3绝缘膜12作为掩模进行干式蚀刻。
然后，将第3绝缘膜12作为掩模，使用干式蚀刻法对第1绝缘膜5及第2绝缘膜11进行蚀刻，形成第7接触孔50、第8接触孔51、第9接触孔52、第10接触孔53、第11接触孔54、第12接触孔55、第13接触孔60、第14接触孔61以及第15接触孔62。在本实施方式3中，使用对六氟化硫(SF6)添加了氧(O2)后的气体进行了干式蚀刻。
然后，使用DC磁控溅射法，将作为透明导电膜的ITO膜以膜厚成为50nm～80nm的方式进行成膜而作为第3导电膜。使用将水蒸气与Ar混合后的气体作为溅射气体。然后，通过第5道照相制版工序及湿式蚀刻，对透明导电膜进行图案化而形成共通共用配线29。共通共用配线29在各二极管的沟道方向延伸，具有第2背电极25。另外，共通共用配线29还延伸至像素部，将像素部的大致整个面覆盖。在图9的例子中，在TFT部及第13接触孔60的周边未设置共通共用配线29，但也可以在TFT的上层设置共通共用配线。从外部(未图示)对共通共用配线29施加共用电位。
然后，以将整体覆盖的方式对第4绝缘膜20进行成膜。在本实施方式3中，使用化学气相生长膜(CVD)法对膜厚为300nm～400nm的氮化硅(SiN)进行了成膜。然后，通过第6道照相制版工序，以与第7接触孔50、第8接触孔51、第9接触孔52、第10接触孔53、第11接触孔54、第12接触孔55、第13接触孔60、第14接触孔61以及第15接触孔62的位置对齐的方式形成光致抗蚀层的接触孔。然后，将该光致抗蚀层的图案作为掩模，通过蚀刻而去除各接触孔内的第4绝缘膜20。此外，减小通过第6道照相制版工序而形成的光致抗蚀层的接触孔的直径，使其位于已开设的接触孔的内侧。
然后，对第4导电膜进行成膜。在本实施方式3中通过与第3导电膜相同的方法对非晶质的ITO膜进行了成膜。然后，通过第7道照相制版工序而形成光致抗蚀图案，将该光致抗蚀图案作为掩模对非晶质的ITO膜进行蚀刻。蚀刻是通过使用了由草酸5wt％+水构成的草酸类药液的湿式蚀刻法进行的。然后，去除光致抗蚀图案。其结果，形成第3背电极26、梳齿电极21、连接配线56、栅极端子焊盘63以及源极端子焊盘64。
梳齿电极21经由第15接触孔62与漏极电极10电连接。栅极端子焊盘63经由第14接触孔61与栅极电极端子3电连接。源极端子焊盘64经由第13接触孔60与源极电极端子8电连接。第6二极管45处的第3背电极26经由第8接触孔51与短路环配线22电连接，经由第9接触孔52与第6二极管45处的源极电极7电连接。第5二极管44处的第3背电极26经由第7接触孔50与源极配线9电连接。第7二极管46处的第3背电极26经由第10接触孔53与栅极配线4及第7二极管46处的源极电极7电连接。第8二极管47处的第3背电极26经由第11接触孔54与短路环配线23电连接。连接配线56经由第12接触孔55与栅极配线4及第8二极管47处的漏极电极10电连接。
然后，为了消除在制造过程中在阵列基板产生的等离子损伤等，在230℃的大气气氛中进行60分钟热处理。
在液晶显示面板的组装中，在经过上述工序而完成的TFT基板(阵列基板)的表面形成取向膜或者衬垫。取向膜是用于使液晶进行排列的膜，由聚酰亚胺等构成。另外，将另行制作的具有滤色片或者取向膜的对置基板与阵列基板贴合。此时，通过衬垫，在TFT基板和对置基板之间形成间隙，在该间隙形成液晶层而进行封装，从而形成FFS方式的液晶显示面板。最后，通过在液晶面板的外侧配置偏光板、相位差板以及背光单元等，从而完成液晶显示装置。
基于以上内容，根据本实施方式3，能够在与FFS的液晶驱动电极(像素电极或者共用电极)相同的层以与其相同的材料形成第2背电极25及第3背电极26。另外，通过由共通的材料即第1导电膜形成遮光体30、栅极电极2及栅极配线4，由共通的材料即第1绝缘膜5形成在遮光体30之上形成的绝缘膜和构成像素晶体管的栅极绝缘膜，从而能够形成保护电路(双向二极管)，而不会增加工序数量，其中，栅极电极2及栅极配线4构成阵列基板处的像素部的像素晶体管。
另外，关于其他实施方式，在将保护电路配置于具有阵列状地配置的像素部的阵列元件基板之上的情况下，与本实施方式3同样地，通过由与栅极电极2或者栅极配线4共通的材料即第1导电膜构成遮光体30，由共通的第1绝缘膜5构成像素晶体管的栅极绝缘膜和以将遮光体30之上覆盖的方式设置的绝缘膜，从而能够形成该保护电路，而不会导致工序数量的增加，其中，栅极电极2、栅极配线4构成在阵列元件基板的像素部配置的像素晶体管。
此外，在上述中，对将实施方式2中的双向二极管应用于FFS用阵列基板的情况进行了说明，但即使在将实施方式1中的双向二极管应用于FFS用阵列基板的情况下，也能够形成保护电路(双向二极管)，而不会增加工序数量。
＜实施方式4＞
如上所述，氧化物半导体膜会由于在TFT的源极电极及漏极电极所使用的通常的金属膜(Cr、Ti、Mo、Ta、Al、Cu或者它们的合金)的蚀刻加工中使用的酸类溶液而受到蚀刻损伤。因此，在通过蚀刻而在氧化物半导体膜6、31之上形成了源极电极7及漏极电极10的情况下，在源极电极7和漏极电极10之间的氧化物半导体膜6、31(沟道)的表面，缺氧增加，其结果，载流子浓度急剧上升。因此，为了抑制载流子浓度的增加，在含氧的气氛中进行退火。但是，载流子浓度的增加容易根据与氧化物半导体膜6、31接触的金属的种类或者蚀刻时的溶液的温度而变化，如果氧化处理不足，则TFT的断开动作故障、以及由于非线性元件的电阻减少而导致的泄漏成为问题。另外，如果过度氧化，则在TFT处，载流子浓度下降而使接通电流及迁移率下降。本发明的实施方式4解决了上述问题，在下面进行说明。
图13是本实施方式4所涉及的FFS用阵列基板的显示区域内的像素部的剖视图，示出图9的C－C2的剖面。图14是表示源极配线处的双向二极管的结构的一个例子的剖视图，俯视图与图5相同。图15是表示栅极配线处的双向二极管的结构的一个例子的剖视图，俯视图与图7相同。
此外，图9的沿D－D2的部分对应于为了经由图15所示的非线性元件将栅极信号供给至栅极配线4而形成的栅极电极端子3及栅极端子焊盘63的区域(栅极端子部)。图9的沿图9的E－E2的部分对应于为了经由图14所示的非线性元件将显示信号施加于源极配线9而形成的源极电极端子8及源极端子焊盘64的区域(源极端子部)。
下面，以本实施方式4所涉及的FFS用阵列基板的结构和实施方式3所涉及的FFS用阵列基板的结构之间的不同为重点进行说明。
如图13所示，在像素部，从源极电极7的一部分起经由氧化物半导体膜6抵达至漏极电极10的一部分而形成有第2氧化物半导体膜32。就第2氧化物半导体膜32而言，与氧化物半导体膜6相比，膜中的氧浓度高，且载流子浓度低。另一方面，如图14、15所示，在像素部以外的非线性元件的区域，从源极电极7的一部分起经由第1绝缘膜5抵达至漏极电极10的一部分而形成有第2氧化物半导体膜32。
下面，对本实施方式4所涉及的FFS用阵列基板的制造方法进行说明。此外，由于直至形成第1绝缘膜5为止的工序与实施方式3相同，因此在这里省略说明。
在第1绝缘膜5之上，对氧化物半导体膜6(第2氧化物半导体膜)进行成膜。在本实施方式4中，使用In：Zn：Sn：O的原子组分比为2：6：2：13的In－Zn－Sn－O靶材[In2O3·(ZnO)6·(SnO2)2]，通过DC磁控溅射法而成膜为膜厚50nm。在这里，使用对Ar气添加了分压比为5～10％的O2气后的混合气体进行了溅射。
然后，通过照相制版工序而形成光致抗蚀图案，将该光致抗蚀图案作为掩模对氧化物半导体膜进行蚀刻。能够使用通过含有草酸的药液而实现的湿式蚀刻作为蚀刻。然后，去除光致抗蚀图案，为了使氧化物半导体的载流子浓度变得小于或等于1E+12/cm3而在350℃的大气气氛中进行60分钟退火。
然后，使用DC磁控溅射法对Mo合金、铬、Al合金(例如Al－Ni－Nd)等进行成膜而作为第2导电膜。在本实施方式4中，设为依次对膜厚为100nm的MoNb合金和膜厚为100nm的Al－Ni－Nd合金进行了成膜的层叠构造。然后，通过照相制版工序而形成光致抗蚀图案，将该光致抗蚀图案作为掩模对Al合金及Mo合金的层叠膜进行蚀刻。通过该蚀刻，形成源极电极7(第2源极电极)及漏极电极10(第2漏极电极)。另外，同时还形成源极电极端子8及源极配线9。作为蚀刻，能够使用通过含有磷酸、醋酸及硝酸的溶液(PAN药液)而实现的湿式蚀刻法。在这里，使用由磷酸70wt％+醋酸7wt％+硝酸5wt％+水构成的PAN药液进行了蚀刻。
然后，在源极电极7及漏极电极10之上对第2氧化物半导体膜32(第3氧化物半导体膜)进行成膜。在本实施方式4中，使用In：Zn：Sn：O的原子组分比为2：6：2：13的In－Zn－Sn－O靶材[In2O3·(ZnO)6·(SnO2)2]，通过DC磁控溅射法而成膜为膜厚50nm。在这里，使用对Ar气添加了分压比为20％的O2气后的混合气体进行了溅射。通过提高O2的分压比，从而与氧化物半导体膜6相比，能够提高膜中的氧浓度。
然后，通过照相制版工序，以使第2氧化物半导体膜32形成得比氧化物半导体膜6大的方式形成光致抗蚀图案，将该光致抗蚀图案作为掩模，通过草酸对第2氧化物半导体膜32进行蚀刻。由此，第2氧化物半导体膜32覆盖在氧化物半导体膜6的未被源极电极7及漏极电极10覆盖的面之上。
然后，去除光致抗蚀图案，为了使第2氧化物半导体膜32的载流子浓度变得小于或等于1E+10/cm3而以350℃在大气气氛中对基板1整体进行60分钟退火。由于通过该退火，使氧从第2氧化物半导体膜32供给至氧化物半导体膜6，使先前的蚀刻损伤恢复，因此能够得到稳定的特性，而不会降低迁移率。另外，由于构成非线性元件的第2氧化物半导体膜32未受到蚀刻损伤，并且能够降低载流子浓度，因此能够减小非线性元件的尺寸。
然后，以将整体覆盖的方式对第2绝缘膜11进行成膜。由于后续的工序与实施方式3相同，因此在这里省略说明。
基于以上所述，根据本实施方式4，能够提高TFT的特性的稳定性及可靠性。另外，能够减小作为非线性元件的双向二极管的尺寸。
此外，在实施方式1～4中说明了下述结构，即，将由第2绝缘膜11及第3绝缘膜12构成的层叠膜，作为将第1绝缘膜5、源极电极7、漏极电极10以及氧化物半导体膜31覆盖的绝缘膜(第2绝缘膜)，在该层叠膜之上形成有第1背电极24，但是也可以使用单层的绝缘膜。例如，通过使用低介电常数、膜厚大于或等于1μm的绝缘膜而降低栅极电容，从而能够与实施方式1～4同样地提高二极管的电阻。
此外，本发明能够在其发明的范围内对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。

Claims (20)

1.一种非线性元件，其特征在于，具有：
遮光体，其形成于基板之上；
第1绝缘膜，其形成为将所述遮光体覆盖；
第1氧化物半导体膜，其形成于所述第1绝缘膜之上，且在俯视观察时与所述遮光体重叠；
第1源极电极及第1漏极电极，它们形成为在所述第1氧化物半导体膜之上具有彼此分离的分离部分；
第2绝缘膜，其形成为将所述第1氧化物半导体膜、所述第1源极电极以及所述第1漏极电极覆盖；以及
第1背电极，其形成于所述第2绝缘膜之上，经由接触孔与源极配线连接，
所述第1背电极形成为，在俯视观察时与所述第1源极电极和所述第1氧化物半导体膜之上的所述分离部分的一部分重叠。
2.根据权利要求1所述的非线性元件，其特征在于，还具有：
第2背电极，其形成于所述第2绝缘膜之上；以及
第3绝缘膜，其形成为将所述第2背电极及所述第2绝缘膜的表面覆盖，
所述第1背电极形成于所述第3绝缘膜之上，
所述第2背电极形成为，与共通电位配线连接，并且在俯视观察时与所述第1漏极电极和所述第1氧化物半导体膜之上的所述分离部分的一部分重叠。
3.根据权利要求1或2所述的非线性元件，其特征在于，
所述第1背电极及所述第2背电极形成为，在所述第1氧化物半导体膜之上隔着所述第3绝缘膜而在俯视观察时重叠。
4.根据权利要求1至3中任一项所述的非线性元件，其特征在于，
所述第2绝缘膜是无机绝缘膜和在该无机绝缘膜之上形成的有机绝缘膜的层叠膜。
5.根据权利要求1至4中任一项所述的非线性元件，其特征在于，
所述第1氧化物半导体膜构成为，所述分离部分的至少一部分在俯视观察时未被所述第1背电极覆盖。
6.一种阵列基板，其是采用了FFS方式的阵列基板，该FFS的含义是边缘场切换，
该阵列基板的特征在于，
具有权利要求1至5中任一项所述的非线性元件。
7.一种阵列基板，其是采用了FFS方式的阵列基板，该FFS的含义是边缘场切换，
该阵列基板具有权利要求2所述的非线性元件，
该阵列基板具有：
梳齿电极，其由与所述第1背电极相同的材料形成；以及
共用电极，其由与所述第2背电极相同的材料形成。
8.一种阵列基板的制造方法，其是权利要求7所述的阵列基板的制造方法，
该阵列基板的制造方法的特征在于，
所述第1背电极及所述梳齿电极是同时形成的，所述第2背电极及所述共用电极是同时形成的。
9.根据权利要求7所述的阵列基板，其特征在于，
还具有TFT，该TFT的含义是薄膜晶体管，
所述TFT具有：
第2氧化物半导体膜，其形成于所述第1绝缘膜之上；
第2源极电极及第2漏极电极，它们形成为在所述第2氧化物半导体膜之上彼此分离；以及
第3氧化物半导体膜，其形成于所述第2源极电极、所述第2氧化物半导体膜以及所述第2漏极电极这三者，
所述非线性元件具有形成于所述第1源极电极、所述第1氧化物半导体膜以及所述第1漏极电极这三者的所述第3氧化物半导体膜来取代所述第1氧化物半导体膜。
10.根据权利要求9所述的阵列基板，其特征在于，
所述第2氧化物半导体膜与所述第3氧化物半导体膜相比氧浓度低。
11.一种非线性元件，其特征在于，具有：
栅极配线及遮光体，它们是在基板之上以彼此分离的方式形成的；
第1绝缘膜，其形成为将所述栅极配线及所述遮光体覆盖；
第1氧化物半导体膜，其形成于所述第1绝缘膜之上，且在俯视观察时与所述遮光体重叠；
第1源极电极及第1漏极电极，它们形成为在所述第1氧化物半导体膜之上具有彼此分离的分离部分；
第2绝缘膜，其形成为将所述第1氧化物半导体膜、所述第1源极电极以及所述第1漏极电极覆盖；以及
第1背电极，其形成于所述第2绝缘膜之上，经由接触孔与所述栅极配线及所述第1源极电极连接，
所述第1背电极形成为，在俯视观察时与所述第1源极电极和所述第1氧化物半导体膜之上的所述分离部分的一部分重叠。
12.根据权利要求11所述的非线性元件，其特征在于，还具有：
第2背电极，其形成于所述第2绝缘膜之上；以及
第3绝缘膜，其形成为将所述第2背电极及所述第2绝缘膜的表面覆盖，
所述第1背电极形成于所述第3绝缘膜之上，
所述第2背电极形成为，与共通电位配线连接，并且在俯视观察时与所述第1漏极电极和所述第1氧化物半导体膜之上的所述分离部分的一部分重叠。
13.根据权利要求11或12所述的非线性元件，其特征在于，
所述第1背电极及所述第2背电极形成为，在所述第1氧化物半导体膜之上隔着所述第3绝缘膜而在俯视观察时重叠。
14.根据权利要求11至13中任一项所述的非线性元件，其特征在于，
所述第2绝缘膜是无机绝缘膜和在该无机绝缘膜之上形成的有机绝缘膜的层叠膜。
15.根据权利要求11至14中任一项所述的非线性元件，其特征在于，
所述第1氧化物半导体膜构成为，所述分离部分的至少一部分在俯视观察时未被所述第1背电极覆盖。
16.一种阵列基板，其是采用了FFS方式的阵列基板，该FFS的含义是边缘场切换，
该阵列基板的特征在于，
具有权利要求11至15中任一项所述的非线性元件。
17.一种阵列基板，其是采用了FFS方式的阵列基板，该FFS的含义是边缘场切换，
该阵列基板具有权利要求12所述的非线性元件，
该阵列基板具有：
梳齿电极，其由与所述第1背电极相同的材料形成；以及
共用电极，其由与所述第2背电极相同的材料形成。
18.一种阵列基板的制造方法，其是权利要求17所述的阵列基板的制造方法，
该阵列基板的制造方法的特征在于，
所述第1背电极及所述梳齿电极是同时形成的，所述第2背电极及所述共用电极是同时形成的。
19.根据权利要求17所述的阵列基板，其特征在于，
还具有TFT，该TFT的含义是薄膜晶体管，
所述TFT具有：
第2氧化物半导体膜，其形成于所述第1绝缘膜之上；
第2源极电极及第2漏极电极，它们形成为在所述第2氧化物半导体膜之上彼此分离；以及
第3氧化物半导体膜，其形成于所述第2源极电极、所述第2氧化物半导体膜以及所述第2漏极电极这三者，
所述非线性元件具有形成于所述第1源极电极、所述第1氧化物半导体膜以及所述第1漏极电极这三者的所述第3氧化物半导体膜来取代所述第1氧化物半导体膜。
20.根据权利要求19所述的阵列基板，其特征在于，
所述第2氧化物半导体膜与所述第3氧化物半导体膜相比氧浓度低。
CN201710086113.1A 2016-02-19 2017-02-17 非线性元件、阵列基板以及阵列基板的制造方法 Active CN107104153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-029561 2016-02-19
JP2016029561A JP6785563B2 (ja) 2016-02-19 2016-02-19 非線形素子、アレイ基板、およびアレイ基板の製造方法

Publications (2)

Publication Number Publication Date
CN107104153A true CN107104153A (zh) 2017-08-29
CN107104153B CN107104153B (zh) 2020-12-08

Family

ID=59631069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710086113.1A Active CN107104153B (zh) 2016-02-19 2017-02-17 非线性元件、阵列基板以及阵列基板的制造方法

Country Status (3)

Country Link
US (1) US10353256B2 (zh)
JP (1) JP6785563B2 (zh)
CN (1) CN107104153B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931503A (zh) * 2018-08-31 2020-03-27 夏普株式会社 元件基板、显示面板以及它们的制造方法
CN111211178A (zh) * 2018-11-16 2020-05-29 夏普株式会社 有源矩阵基板以及具备其的x射线拍摄面板
WO2020232920A1 (zh) * 2019-05-22 2020-11-26 武汉华星光电技术有限公司 阵列基板及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102503164B1 (ko) * 2016-04-05 2023-02-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
US9953973B1 (en) * 2017-03-15 2018-04-24 International Business Machines Corporation Diode connected vertical transistor
CN109585491B (zh) * 2017-09-29 2020-11-03 曜凌光电股份有限公司 窄边框的有机发光二极管显示器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290227A1 (en) * 2006-06-15 2007-12-20 Au Optronics Corp. Dual-gate transistor and pixel structure using the same
US20100276604A1 (en) * 2007-08-23 2010-11-04 Fujifilm Corporation Image detecting device
US20130062607A1 (en) * 2011-09-14 2013-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103713432A (zh) * 2012-09-28 2014-04-09 株式会社日本显示器 显示装置及电子设备
US20150001532A1 (en) * 2013-06-27 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104538399A (zh) * 2014-10-31 2015-04-22 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177417A (ja) * 1992-12-04 1994-06-24 Hitachi Ltd ホトトランジスタ及びラインイメージセンサ
JP3019650B2 (ja) * 1993-02-08 2000-03-13 カシオ計算機株式会社 フォトセンサ
JP2000019556A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
EP2327069A4 (en) 2008-09-12 2013-03-20 Semiconductor Energy Lab DISPLAY DEVICE
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2012121255A1 (ja) * 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2014067867A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタ及びディスプレイパネル
KR20140055848A (ko) * 2012-11-01 2014-05-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290227A1 (en) * 2006-06-15 2007-12-20 Au Optronics Corp. Dual-gate transistor and pixel structure using the same
US20100276604A1 (en) * 2007-08-23 2010-11-04 Fujifilm Corporation Image detecting device
US20130062607A1 (en) * 2011-09-14 2013-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103713432A (zh) * 2012-09-28 2014-04-09 株式会社日本显示器 显示装置及电子设备
US20150001532A1 (en) * 2013-06-27 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104538399A (zh) * 2014-10-31 2015-04-22 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931503A (zh) * 2018-08-31 2020-03-27 夏普株式会社 元件基板、显示面板以及它们的制造方法
CN111211178A (zh) * 2018-11-16 2020-05-29 夏普株式会社 有源矩阵基板以及具备其的x射线拍摄面板
CN111211178B (zh) * 2018-11-16 2023-02-28 夏普株式会社 有源矩阵基板以及具备其的x射线拍摄面板
WO2020232920A1 (zh) * 2019-05-22 2020-11-26 武汉华星光电技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
US10353256B2 (en) 2019-07-16
JP6785563B2 (ja) 2020-11-18
US20170242283A1 (en) 2017-08-24
JP2017147385A (ja) 2017-08-24
CN107104153B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN107104153A (zh) 非线性元件、阵列基板以及阵列基板的制造方法
KR101919212B1 (ko) 박막 트랜지스터
TWI511301B (zh) Thin film transistor and its manufacturing method, and display device
TWI455320B (zh) 薄膜電晶體及其製造方法，及顯示裝置
US9236496B2 (en) Thin film transistor and display device
CN103988288B (zh) 半导体装置
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN104603919B (zh) 薄膜晶体管及显示装置
US9209282B2 (en) Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method
CN103348484B (zh) 有源矩阵基板、显示面板和显示装置
WO2014020892A1 (ja) 薄膜トランジスタ及びその製造方法
CN104102059A (zh) Tft阵列基板及其制造方法
KR101322267B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101364361B1 (ko) 표시 장치 및 표시 장치의 제조 방법
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
US9142682B2 (en) Thin film transistor and manufacturing method thereof
US20130095606A1 (en) Fabrication Method for ZnO Thin Film Transistors Using Etch-stop Layer
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
TW201626580A (zh) 半導體裝置及其製造方法
US20180286985A1 (en) Semiconductor device and production method for same
CN107112364A (zh) 半导体装置、其制造方法、及具备半导体装置的显示装置
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN107851668A (zh) 半导体装置及其制造方法
CN106233196B (zh) 液晶显示面板及其制造方法
CN103869561A (zh) 具有双连接结构的液晶显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant