CN104538399A - 一种ltps阵列基板及其制造方法 - Google Patents

一种ltps阵列基板及其制造方法 Download PDF

Info

Publication number
CN104538399A
CN104538399A CN201410604206.5A CN201410604206A CN104538399A CN 104538399 A CN104538399 A CN 104538399A CN 201410604206 A CN201410604206 A CN 201410604206A CN 104538399 A CN104538399 A CN 104538399A
Authority
CN
China
Prior art keywords
conductive layer
layer
insulating film
interlayer insulating
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410604206.5A
Other languages
English (en)
Other versions
CN104538399B (zh
Inventor
刘博智
朱在稳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410604206.5A priority Critical patent/CN104538399B/zh
Publication of CN104538399A publication Critical patent/CN104538399A/zh
Priority to US14/733,797 priority patent/US9640559B2/en
Priority to DE102015116281.4A priority patent/DE102015116281B4/de
Application granted granted Critical
Publication of CN104538399B publication Critical patent/CN104538399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种LTPS阵列基板，包括：第一基板；在所述第一基板上相互绝缘并层叠放置的第一导电层和第二导电层；位于所述第一导电层和所述第二导电层上层叠设置的多晶硅层和层间绝缘层；位于所述层间绝缘层上的源漏金属层，包括源极和漏极，所述源极或所述漏极分别通过层间过孔与所述多晶硅层电连接，且所述源极或所述漏极还通过第一通孔与所述第一导电层电连接。根据本发明制作的LTPS阵列基板可以在不影响开口率的前提下，尽最大可能的增加了存储电容的大小，并且由于本LTPS阵列基板结构的特殊性，可以屏蔽外来电位的影响，进而防止背沟道开启所造成的漏流减小。

Description

一种LTPS阵列基板及其制造方法
技术领域
本发明涉及平板显示技术，特别涉及一种LTPS阵列基板及其制造方法。
背景技术
低温多晶硅(low temperature poly-silicon，简称为LTPS)薄膜晶体管液晶显示器有别于传统的非晶硅薄膜晶体管液晶显示器，其电子迁移率可以达到200cm2/V-sec以上，可有效减小薄膜晶体管器件的面积，从而达到提高开口率，并且在增进显示器亮度的同时还可以降低整体的功耗。另外，较高的电子迁移率可以将部分驱动电路集成在玻璃基板上，减少了驱动IC，还可以大幅提升液晶显示面板的可靠度，从而使得面板的制造成本大幅降低。因此，LTPS薄膜晶体管液晶显示器逐步成为研究的热点。LTPS薄膜晶体管液晶显示器主要包括阵列基板和与其相对设置的彩膜基板。
现有技术可以通过增加存储电容的金属层面积或像素电极大小以提高像素电容，然而这一做法会降低像素开口率，而且在现有像素结构中由沟道层、栅绝缘层及第一金属层构成的像素电容一般只能占到总像素电容的10％，增加金属层的面积对总像素电容大小的贡献不大。
发明内容
鉴于现有技术存在的不足，本发明提供了一种LTPS阵列基板和制造方法。
为了实现上述目的，本发明的实施例提出如下技术方案：
提出一种LTPS阵列基板，包括：第一基板；在所述第一基板上相互绝缘并层叠放置的第一导电层和第二导电层；位于所述第一导电层和所述第二导电层上层叠设置的多晶硅层和层间绝缘层；位于所述层间绝缘层上的源漏金属层，包括源极和漏极，所述源极或所述漏极分别通过层间过孔与所述多晶硅层电连接，且所述源极或所述漏极还通过第一通孔与所述第一导电层电连接。
本发明的实施例还提出一种LTPS阵列基板的制造方法，包括：提供第一基板；在所述第一基板上形成相互绝缘并层叠放置的第一导电层和第二导电层；在所述第一导电层和所述第二导电层上形成多晶硅层；在所述多晶硅层上形成层间绝缘层，刻蚀形成层间过孔和第一通孔，所述层间过孔暴露部分所述多晶硅层，所述第一通孔暴露部分所述第一导电层；在所述层间绝缘层上形成源漏金属层，图案化所述源漏金属层，形成源极和漏极，所述源极和所述漏极通过所述层间过孔与所述多晶硅层电连接，且所述源极或所述漏极通过所述第一通孔与所述第一导电层电连接。
相较于传统LTPS阵列基板，本发明提出的LTPS阵列基板在不影响开口率的前提下，增加了存储电容的大小，并且由于本LTPS阵列基板结构的特殊性，可以屏蔽外来电位的影响，进而防止背沟道开启所造成的漏流减小。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种LTPS阵列基板结构剖视图；
图2是与图1相对应的LTPS阵列基板结构俯视图；
图3是本发明实施例提供的一种LTPS阵列基板结构剖视图；
图4是与图3相对应的LTPS阵列基板结构俯视图；
图5是本发明实施例提供的一种LTPS阵列基板结构剖视图；
图6是与图5相对应的LTPS阵列基板结构俯视图；
图7A至图7N是本发明实施例提供的一种LTPS阵列基板的制造方法流程图；
图8A至图8N是本发明实施例提供的一种LTPS阵列基板的制造方法流程图；
图9A至图9N是本发明实施例提供的一种LTPS阵列基板的制造方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，为本发明实施例提供的一种LTPS阵列基板100结构剖视图，图2所示为与图1相对应的LTPS阵列基板100俯视图。在第一基板101上设置有相互绝缘并层叠放置的第一导电层104和第二导电层102，第二导电层102位于第一导电层104下方，第二导电层102与第一导电层104之间设置有第一绝缘层103，第一绝缘层103覆盖第二导电层102和第一基板101，因此，在第一导电层104和第二导电层102以及夹在此二者之间的第一绝缘层103共同构成存储电容Cs。其中，第二导电层102为长条状结构，与Vcom电极(图中未给出)的电位相等，第一导电层104为岛状结构，具体形状可参见图2。第一导电层104和第二导电层102至少有一层为遮光材料，例如钼铝合金、铬金属、钼金属或者其它既具有遮光功能又具有导电性能的材料，其作用是为了防止背光单元发射出的光照射到沟道层上，因此而产生额外的电流。
在第一导电层104上设置有缓冲层105，缓冲层105覆盖第一导电层104和第一绝缘层103，为了防止第一导电层104和第一绝缘层103中有害物质，如碱金属离子对多晶硅层106性能的影响。
在缓冲层105上设置有多晶硅层106，在多晶硅层106上通过曝光的方法形成不同的离子注入区域，并对所述多晶硅层106进行离子注入，分别形成沟道区和源漏极区域，多晶硅层106与第一导电层104和第二导电层102垂直方向上的投影有重叠，优选的，第一导电层104和第二导电层102在垂直方向上的投影完全覆盖多晶硅层106，这样可以更好的阻挡来自背光单元照射的光，避免产生额外的电流。
在多晶硅层106上设置有栅极绝缘层107，栅极绝缘层的107的材料例如氮硅化物、氧硅化物等介电材料。
在栅极绝缘107上设置有栅极108，所述栅极108的材料例如钼铝合金、铬金属、钼金属或者其它低电阻的导电材料，栅极108与多晶硅层106、第一导电层104和第二导电层102在垂直方向上的投影有重叠。
在栅极108上设置有介质层109，介质层109覆盖栅极108和栅极绝缘层107，介质层109的材料例如氮硅化物、氧硅化物等介电材料。在介质层109和栅极绝缘层107上设置有层间过孔1a，层间过孔1a贯穿整个介质层109和栅极绝缘层107，并暴露部分多晶硅层106；同时在介质层109、栅极绝缘层107和缓冲层105上设置有第一通孔1b，第一通孔1b贯穿整个介质层109、栅极绝缘层107和缓冲层105，并暴露部分第一导电层104。
在介质层109上设置有源漏金属层110，源漏金属层110包括源极110a和漏极110b。值得注意的是，源极110a和漏极110b可以互换，并不仅仅局限于本实施例中所示意的这种情况，在此处仅采用110a作为源极、110b作为漏极这一种情况进行说明。源极110a和漏极110b通过层间过孔1a与多晶硅层106电连接，同时，漏极110b还通过第一通孔1b与第一导电层104电连接。
在源漏金属层110上设置有平坦化层111，平坦化层111覆盖源极110a、漏极110b和介质层109，平坦化层111的材料例如为有机膜。在平坦化层111上设置有第二透明电极112，其材料可以为透明导电材料ITO等。在第二透明电极112上设置有第二绝缘层113，在第二绝缘层113上设置有第一透明电极114。在平坦化层111和第二绝缘层113上设置有第二通孔1e，第二通孔1e贯穿整个平坦化层111和第二绝缘层113，并暴露部分漏极110b，第一透明电极114通过第二通孔1e与漏极110b电连接。值得注意的是，在本实施例中，第一透明电极114为像素电极，第二透明电极112为公共电极，在二者的共同作用下驱动液晶(图中未给出)的翻转进而显示不同的亮度，根据图1所示的实施例，第二透明电极112(公共电极)位于第一透明电极114(像素电极)下方，且第二透明电极112(公共电极)在整个液晶显示面板中为整面结构，即边缘场转换(Fringe-Field-Switching)显示模式，但本实施例并不仅仅局限于边缘场转换(Fringe-Field-Switching)显示模式，还可以为平面转换(In-Plane-Switching)显示模式，此种显示模式下，第二透明电极112(公共电极)将与第一透明电极114(像素电极)同层间隔设置；同样的，还可以为扭转向列(Twisted-Nematic)显示模式，在此种显示模式下，第二透明电极112(公共电极)将位于与LTPS阵列基板100相对的彩膜基板(图中未给出)上，并与位于LTPS阵列基板100上的第一透明电极114(像素电极)共同驱动液晶的翻转。因此，本实施例仅以边缘场转换(Fringe-Field-Switching)显示模式为例，说明第二透明电极112(公共电极)的位置，而实际上第二透明电极112(公共电极)并不仅仅局限于图1所示的实施例中的那样。
在图1所示的实施例中，在第一基板101上设置了相互绝缘并层叠设置的第一导电层104和第二导电层102，此二者与位于其中间的第一绝缘层103共同形成了存储电容Cs，并且该存储电容Cs位于黑矩阵BM下方，其有效面积足够大，该存储电容Cs有可能达到总像素电容的50％，即在不改变开口率的前提下，尽最大可能的增加了存储电容Cs的大小。此外，在本实施例中，在导电沟道下设计了Vcom电极(第二导电层102)，可以屏蔽外来电位影响，有可能防止背沟道开启从而减小了漏流。
图3所示为本发明实施例提供的一种LTPS阵列基板200结构剖视图，图4所示为与图3相对应的LTPS阵列基板200的俯视图，其结构与图1所示的LTPS阵列基板100结构的区别点在于，在图3所示的LTPS阵列基板200中，第二导电层202为整面形状，并且为透明的导电材料，如ITO等。在此种情况下，第一导电层204为岛状形状，并且为遮光材料，例如钼铝合金、铬金属、钼金属或者其它既具有遮光功能又具有导电性能的材料，其作用是为了防止背光单元发射出的光照射到沟道层上，因此而产生额外的电流。除以上区别点之外，图3所示的LTPS阵列基板200结构与图1所示的LTPS阵列基板结构完全相同，具体内容可以参考前述内容，在此处不再赘述。图3所示的LTPS阵列基板200结构相较于图1所示的LTPS阵列基板100结构的优点在于，第二导电层202为整面形状，因此，在制作时无需在沉积第二导电层202后对其进行额外的刻蚀，节省工艺步骤，降低成本。
如图5所示为本发明实施例提供的一种LTPS阵列基板300结构剖视图，图6所示为与图5相对应的LTPS阵列基板300的俯视图。在第一基板301上设置有相互绝缘并层叠放置的第一导电层302和第二导电层304，第二导电层304位于第一导电层302上方，第二导电层304与第一导电层302之间设置一层第一绝缘层303，第一绝缘层303覆盖第二导电层304和第一基板301，因此，在第一导电层302和第二导电层304以及夹在此二者之间的第一绝缘层303共同构成存储电容Cs。其中，第二导电层304为长条状结构，与Vcom电极(图中未给出)等电位，第一导电层302为岛状结构，具体形状可参见图6。第一导电层302和第二导电层304至少有一层为遮光材料，例如钼铝合金、铬金属、钼金属或者其它既具有遮光功能又具有导电性能的材料，其作用是为了防止背光单元发射出的光照射到沟道层上，因此而产生额外的电流。
在第二导电层302上设置有缓冲层305，缓冲层305覆盖第二导电层302和第一绝缘层303，为了防止第二导电层302和第一绝缘层303中有害物质，如碱金属离子对多晶硅层306性能的影响。
在缓冲层305上设置有多晶硅层306，在多晶硅层306上通过曝光的方法形成不同的离子注入区域，并对所述多晶硅层306进行离子注入，分别形成沟道区和源漏极区域，多晶硅层306与第一导电层302和第二导电层304垂直方向上的投影有重叠，优选的，第一导电层302和第二导电层304在垂直方向上的投影完全覆盖多晶硅层306，这样可以更好的阻挡来自背光单元照射的光，避免产生额外的电流。
在多晶硅层306上设置有栅极绝缘层307，栅极绝缘层的307的材料例如氮硅化物、氧硅化物等介电材料。
在栅极绝缘307上设置有栅极308，所述栅极308的材料例如钼铝合金、铬金属、钼金属或者其它低电阻的导电材料，栅极308与多晶硅层306、第一导电层302和第二导电层304在垂直方向上的投影有重叠。
在栅极308上设置有介质层309，介质层309覆盖栅极308和栅极绝缘层307，介质层309的材料例如氮硅化物、氧硅化物等介电材料。在介质层309和栅极绝缘层307上设置有层间过孔3a，层间过孔3a贯穿整个介质层309和栅极绝缘层307，并暴露部分多晶硅层306；同时在介质层309、栅极绝缘层307、缓冲层305和第一绝缘层303上设置有第一通孔3b，第一通孔3b贯穿整个介质层309、栅极绝缘层307、缓冲层305和第一绝缘层303，并暴露部分第一导电层302。
在介质层309上设置有源漏金属层310，源漏金属层310包括源极310a和漏极310b。值得注意的是，源极310a和漏极310b可以互换，并不仅仅局限于本实施例中所示意的这种情况，在此处仅采用310a作为源极、310b作为漏极这一种情况进行说明。源极310a和漏极310b通过层间过孔3a与多晶硅层306电连接，同时，漏极310b还通过第一通孔3b与第一导电层302电连接。
在源漏金属层310上设置有平坦化层311，平坦化层311覆盖源极310a、漏极310b和介质层309，平坦化层311的材料例如为有机膜。在平坦化层311上设置有第二透明电极312，其材料可以为透明导电材料ITO等。在第二透明电极312上设置有第二绝缘层313，在第二绝缘层313上设置有第一透明电极314。在平坦化层311和第二绝缘层313上设置有第二通孔3e，第二通孔3e贯穿整个平坦化层311和第二绝缘层313，并暴露部分漏极310b，第一透明电极314通过第二通孔3e与漏极310b电连接。值得注意的是，在本实施例中，第一透明电极314为像素电极，第二透明电极312为公共电极，在二者的共同作用下驱动液晶(图中未给出)的翻转进而显示不同的亮度，根据图5所示的实施例，第二透明电极312(公共电极)位于第一透明电极314(像素电极)下方，且第二透明电极312(公共电极)在整个液晶显示面板(图中未给出)中为整面结构，即边缘场转换(Fringe-Field-Switching)显示模式，但本实施例并不仅仅局限于边缘场转换(Fringe-Field-Switching)显示模式，还可以为平面转换(In-Plane-Switching)显示模式，此种显示模式下，第二透明电极312(公共电极)将与第一透明电极314(像素电极)同层间隔设置；同样的，还可以为扭转向列(Twisted-Nematic)显示模式，在此种显示模式下，第二透明电极312(公共电极)将位于与LTPS基板相对的彩膜基板(图中未给出)上，并与位于LTPS基板300上的第一透明电极314(像素电极)共同驱动液晶的翻转。因此，本实施例仅以边缘场转换(Fringe-Field-Switching)显示模式为例，说明第二透明电极312(公共电极)的位置，而实际上第二透明电极312(公共电极)并不仅仅局限于图3所示的实施例中的那样。
在图5所示的实施例中，在第一基板301上设置了相互绝缘并层叠设置的第一导电层302和第二导电层304，此二者与位于其中间的第一绝缘层303共同形成了存储电容Cs，并且该存储电容Cs位于黑矩阵BM下方，其有效面积足够大，该存储电容Cs有可能达到总像素电容的50％，即在不改变开口率的前提下，尽最大可能的增加了存储电容Cs的大小。此外，在本实施例中，在导电沟道下设计了Vcom电极(第二导电层304)，可以屏蔽外来电位影响，有可能防止背沟道开启从而减小了漏流。
图7A至图7N为本发明实施例提供的一种LTPS阵列基板100的制造方法流程图。
如图7A所示，提供第一基板101，基板101通常选用透明玻璃基板。如图7B所示，在第一基板101上形成第二导电层102，对第二导电层102进行图形化处理。如图7C所示，在第二导电层102和第一基板101上形成第一绝缘层103。如图7D所示，在第一绝缘层103上形成第一导电层104，对第一导电层104进行图形化处理。其中，第一导电层104为岛状形状，第二导电层102为长条状形状，并与Vcom电极等电位，第一导电层104和第二导电层102至少有一层为遮光材料，例如钼铝合金、铬金属、钼金属或者其它既具有遮光功能又具有导电性能的材料，其作用是为了防止背光单元发射出的光照射到沟道层上，因此而产生额外的电流。第二导电层102与第一导电层104在垂直方向上的投影有重叠，因此，在第一导电层104和第二导电层102以及夹在此二者之间的第一绝缘层103共同构成存储电容Cs。
如图7E所示，在第一导电层104上形成缓冲层105，以覆盖图形化的第一导电层104和第一绝缘层103，在沉积缓冲层105之前要进行预清洗，然后采用PECVD法在第一基板101上沉积形成缓冲层105。
如图7F所示，在缓冲层105上采用PECVD法沉积一层非晶硅，采用高温烤箱对所述非晶硅层进行脱氢工艺处理，以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部缺陷态密度作用。脱氢工艺完成后，进行LTPS工艺过程，采用激光煺火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理，在缓冲层105上形成多晶硅层。接着，在多晶硅层上，通过曝光的方法形成不同的离子注入区域，并对所述多晶硅层进行离子注入，分别形成沟道区和源漏极区域。接着，对所述多晶硅层进行光刻，在所述缓冲层105上形成图形化的多晶硅层106，多晶硅层106与第一导电层104和第二导电层102在垂直方向上的投影有重叠，优选的，第一导电104或第二导电层102中至少一层(不透光的层)在垂直方向上完全覆盖多晶硅层106。
如图7G所示，采用PECVD法在所述图形化的多晶硅层106和缓冲层105上形成栅极绝缘层107，栅极绝缘层107的材质例如为氮硅化物、氧硅化物等介电材质。如图7H所示，采用溅射工艺在所述栅极绝缘层107上形成栅极金属层，然后通过光刻工艺处理，在栅极绝缘层107上形成栅极108，栅极108的材料例如钼铝合金、铬金属、钼金属或者其它低电阻的导电材料，栅极108与多晶硅层106、第一导电层104和第二导电层102在垂直方向上的投影有重叠。
如图7I所示，采用PECVD法在栅极108和栅极绝缘层107上形成介质层109，介质层109的材质例如为氮硅化物、氧硅化物等介电材质。通过干法刻蚀形成贯穿介质层109和栅极绝缘层107的层间过孔1a，层间过孔1a暴露出部分图形化的多晶硅层106，同时还形成贯穿介质层109、栅极绝缘层107和缓冲层105的第一通孔1b，第一通孔1b暴露出部分图形化的第一导电层104。
如图7J所示，采用溅射法在第一基板101上形成源漏金属层110，然后通过光刻工艺处理，在所述层间过孔1a中形成源极110a和漏极110b，源漏金属层110的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质，源极110a和漏极110b通过层间过孔1a与多晶硅层106电连接，同时，漏极110b还通过第一通孔1b与第一导电层104电连接。值得注意的是，源极110a和漏极110b可以互换，并不仅仅局限于本实施例中所示意的这种情况，在此处仅采用110a作为源极、110b作为漏极这一种情况进行说明。
如图7K所示，在第一基板101上形成平化坦层111，平坦化层111的材质例如为有机膜，并在平坦化层111上形成第三通孔1c，第三通孔1c的位置与所述漏极310b位置对应，第三通孔1c贯穿平坦化层111并暴露出部分漏极110b，优选的，第三通孔1c的面积大于等于漏极110b所对应的层间过孔1a的面积。
如图7L所示，在平坦化层111上形成第二透明电极112，刻蚀第二透明电极112以形成第四通孔1d，第四通孔1d的位置与第三通孔1c的位置对应，并暴露出部分平坦化层111和漏极110b。
如图7M所示，采用PECVD法在第二透明电极112上和第三通孔1c、第四通孔1d内形成保护层113，保护层113的材质为氮化硅，接着，采用干法刻蚀形成贯穿保护层113和平坦化层111的第二通孔1e，第二通孔1e暴露出漏极110b。
如图7N所示，采用溅射法在所述保护层113上和第二通孔1e内形成第一透明电极114，第一透明电极114通过第二通孔1e与漏极110相连接，形成像素电极。
至此，形成了如图7N所示的LTPS阵列基板100，在LTPS阵列基板100中，在第一基板101上设置了相互绝缘并层叠设置的第一导电层104和第二导电层102，此二者与位于其中间的第一绝缘层103共同形成了存储电容Cs，并且该存储电容Cs位于黑矩阵BM下方，其有效面积足够大，该存储电容Cs有可能达到总像素电容的50％，即在不改变开口率的前提下，尽最大可能的增加了存储电容Cs的大小。此外，在本实施例中，在导电沟道下设计了Vcom电极(第二导电层102)，可以屏蔽外来电位影响，有可能防止背沟道开启从而减小了漏流。
图8A至图8N为本发明实施例提供的一种LTPS阵列基板200的制造方法流程图，该制造方法与图7A至图7N所示的LTPS阵列基板100的制造方法的区别点在于：如图8B所示，在所述第一基板201上形成成第二导电层202。即，在形成第二导电层202后，不对第二导电层202进行图形化处理，第二导电层202保留其最初的整面形状，但在此种情况下，第二导电层202必须为透明的导电材料，如ITO等。第一导电层204为岛状形状，并且为遮光材料，例如钼铝合金、铬金属、钼金属或者其它既具有遮光功能又具有导电性能的材料，其作用是为了防止背光单元发射出的光照射到沟道层上，因此而产生额外的电流。除以上所述区别点以外，图8A至图8N所示的LTPS阵列基板200的制造方法与图7A至图7N所示的LTPS阵列基板100的制造方法完全相同，具体内容可以参考前述内容，在此不再进行赘述。采用如8A至图8N所示的LTPS阵列基板200的制造方法相较于采用如7A至图7N所示的LTPS阵列基板100的制造方法的优势在于：由于无需对第二导电层102进行图形化，因此省略了一道MASK，节省工艺步骤的同时降低成本。
图9A至图9N为本发明实施例提供的一种LTPS阵列基板300的制造方法流程图。
如图9A所示，提供第一基板301，基板301通常选用透明玻璃基板。如图9B所示，在第一基板301上形成第一导电层302，对第一导电层302进行图形化处理。如图9C所示，在第一导电层302和第一基板301上形成第一绝缘层303。如图9D所示，在第一绝缘层303上形成第二导电层304，对第二导电层304进行图形化处理。其中，第一导电层302为岛状形状，第二导电层304为长条状形状，并与Vcom电极等电位，第一导电层302和第二导电层304至少有一层为遮光材料，例如钼铝合金、铬金属、钼金属或者其它既具有遮光功能又具有导电性能的材料，其作用是为了防止背光单元发射出的光照射到沟道层上，因此而产生额外的电流。第二导电层304与第一导电层302在垂直方向上的投影有重叠，因此，在第一导电层302和第二导电层304以及夹在此二者之间的第一绝缘层303共同构成存储电容Cs。
如图9E所示，在第二导电层304上形成缓冲层305，以覆盖图形化的第二导电层304和第一绝缘层303，在沉积缓冲层305之前要进行预清洗，然后采用PECVD法在第一基板301上沉积形成缓冲层305。如图9F所示，在缓冲层305上采用PECVD法沉积一层非晶硅，采用高温烤箱对所述非晶硅层进行脱氢工艺处理，以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部缺陷态密度作用。脱氢工艺完成后，进行LTPS工艺过程，采用激光煺火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理，在缓冲层305上形成多晶硅层。接着，在多晶硅层上，通过曝光的方法形成不同的离子注入区域，并对所述多晶硅层进行离子注入，分别形成沟道区和源漏极区域。接着，对所述多晶硅层进行光刻，在所述缓冲层305上形成图形化的多晶硅层306，多晶硅层306与第一导电层302和第二导电层304在垂直方向上的投影有重叠，优选的，第一导电层302或第二导电层304中至少一层(不透光的层)在垂直方向上完全覆盖多晶硅层306。
如图9G所示，采用PECVD法在所述图形化的多晶硅层306和缓冲层305上形成栅极绝缘层307，栅极绝缘层307的材质例如为氮硅化物、氧硅化物等介电材质。如图9H所示，采用溅射工艺在所述栅极绝缘层307上形成栅极金属层，然后通过光刻工艺处理，在栅极绝缘层307上形成栅极308，栅极308的材料例如钼铝合金、铬金属、钼金属或者其它低电阻的导电材料，栅极308与多晶硅层306、第一导电层302和第二导电层304在垂直方向上的投影有重叠。
如图9I所示，采用PECVD法在栅极308和栅极绝缘层307上形成介质层309，介质层309的材质例如为氮硅化物、氧硅化物等介电材质。通过干法刻蚀形成贯穿介质层309和栅极绝缘层307的层间过孔1a，层间过孔1a暴露出部分图形化的多晶硅层306，同时还形成贯穿介质层309、栅极绝缘层307、缓冲层305和第一绝缘层303的第一通孔3b，第一通孔3b暴露出部分图形化的第一导电层302。
如图9J所示，采用溅射法在第一基板301上形成源漏金属层310，然后通过光刻工艺处理，在所述层间过孔3a中形成源极310a和漏极310b，源漏金属层310的材质例如钼铝合金、铬金属、钼金属或是其它低电阻的导电材质，源极310a和漏极310b通过层间过孔3a与多晶硅层306电连接，同时，漏极310b还通过第一通孔3b与第一导电层302电连接。值得注意的是，源极310a和漏极310b可以互换，并不仅仅局限于本实施例中所示意的这种情况，在此处仅采用310a作为源极、310b作为漏极这一种情况进行说明。
如图9K所示，在第一基板301上形成平化坦层311，平坦化层311的材质例如为有机膜，并在平坦化层311上形成第三通孔3c，第三通孔3c的位置与所述漏极310b位置对应，第三通孔3c贯穿平坦化层311并暴露出部分漏极310b，优选的，第三通孔3c的面积大于等于漏极310b所对应的层间过孔3a的面积。
如图9L所示，在平坦化层311上形成第二透明电极312，刻蚀第二透明电极312以形成第四通孔3d，第四通孔3d的位置与第三通孔3c的位置对应，并暴露出部分平坦化层311和漏极310b。
如图9M所示，采用PECVD法在第二透明电极312上和第三通孔3c、第四通孔3d内形成保护层313，保护层313的材质为氮化硅，接着，采用干法刻蚀形成贯穿保护层313和平坦化层311的第二通孔3e，第二通孔3e暴露出漏极310b。
如图9N所示，采用溅射法在所述保护层313上和第二通孔3e内形成第一透明电极314，第一透明电极314通过第二通孔3e与漏极310相连接，形成像素电极。
至此，形成了如图9N所示的LTPS阵列基板300，在LTPS阵列基板300中，在第一基板301上设置了相互绝缘并层叠设置的第一导电层302和第二导电层304，此二者与位于其中间的第一绝缘层303共同形成了存储电容Cs，并且该存储电容Cs位于黑矩阵BM下方，其有效面积足够大，该存储电容Cs有可能达到总像素电容的50％，即在不改变开口率的前提下，尽最大可能的增加了存储电容Cs的大小。此外，在本实施例中，在导电沟道下设计了Vcom电极(第二导电层304)，可以屏蔽外来电位影响，有可能防止背沟道开启从而减小了漏流。
本发明还提供一种显示装置，该显示装置包括如上述图1、图3和图5所述实施例中的LTPS阵列基板，该LTPS阵列基板的结构和制作工艺流程与前述实施例相同，在此不一一赘述。
以上对本发明实施例所提供的一种LTPS阵列基板及其制造方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (16)

1.一种LTPS阵列基板，包括：
第一基板；
在所述第一基板上相互绝缘并层叠放置的第一导电层和第二导电层；
位于所述第一导电层和所述第二导电层上层叠设置的多晶硅层和层间绝缘层；
位于所述层间绝缘层上的源漏金属层，包括源极和漏极，所述源极或所述漏极分别通过层间过孔与所述多晶硅层电连接，且所述源极或所述漏极还通过第一通孔与所述第一导电层电连接。
2.根据权利要求1所述的LTPS阵列基板，其特征在于，所述第一导电层和所述第二导电层至少有一个为不透光层。
3.根据权利要求2所述的LTPS阵列基板，其特征在于，所述第一导电层位于所述第二导电层下方，且所述第一导电层为岛状，所述第二导电层为长条状。
4.根据权利要求2所述的LTPS阵列基板，其特征在于，所述第一导电层位于所述第二导电层上方，且所述第一导电层为岛状，所述第二导电层为长条状。
5.根据权利要求2所述的LTPS阵列基板，其特征在于，所述第一导电层位于所述第二导电层上方，且所述第一导电层为岛状，所述第二导电层为透光的整面状。
6.根据权利要求3至5所述的LTPS阵列基板，其特征在于，还包括第一透明电极，所述第一透明电极位于所述源漏金属层上，并通过第二通孔与所述源极或漏极电连接。
7.根据权利要求6所述的LTPS阵列基板，其特征在于，还包括第二透明电极，所述第二透明电极与所述第一透明电极同层排布或位于所述第一透明电极与所述源漏金属层之间。
8.根据权利要求1所述的LTPS阵列基板，其特征在于，所述LTPS阵列基板为顶栅结构或底栅结构。
9.一种制造如权利要求1所述的LTPS阵列基板的制造方法，包括：
提供第一基板；
在所述第一基板上形成相互绝缘并层叠放置的第一导电层和第二导电层；
在所述第一导电层和所述第二导电层上形成多晶硅层；
在所述多晶硅层上形成层间绝缘层，刻蚀形成层间过孔和第一通孔，所述层间过孔暴露部分所述多晶硅层，所述第一通孔暴露部分所述第一导电层；
在所述层间绝缘层上形成源漏金属层，图案化所述源漏金属层，形成源极和漏极，所述源极和所述漏极通过所述层间过孔与所述多晶硅层电连接，且所述源极或所述漏极通过所述第一通孔与所述第一导电层电连接。
10.根据权利要求9所述的制造方法，其特征在于，在所述第一基板上形成相互绝缘并层叠放置的第一导电层和第二导电层的具体步骤包含：
在所述第一基板上形成所述第一导电层，图案化所述第一导电层为岛状；
在所述第一导电层上形成第一绝缘层；
在所述第一绝缘层上形成所述第二导电层，图案化所述第二导电层为长条状。
11.根据权利要求10所述的制造方法，其特征在于，所述LTPS阵列基板还包括缓冲层和栅极绝缘层，所述缓冲层和所述栅极绝缘层位于所述第一绝缘层和所述层间绝缘层之间，在所述多晶硅层上形成层间绝缘层，刻蚀形成层间过孔和第一通孔的具体步骤包含：
在所述多晶硅层上形成层间绝缘层，刻蚀所述层间绝缘层、所述栅极绝缘层、所述缓冲层和所述第一绝缘层，在所述层间绝缘层和所述栅极绝缘层上形成层间过孔，所述层间过孔暴露部分所述多晶硅层，在所述层间绝缘层、所述栅极绝缘层、所述缓冲层和所述第一绝缘层上形成第一通孔，所述第一通孔暴露部分所述第一导电层。
12.根据权利要求9所述的制造方法，其特征在于，在所述第一基板上形成相互绝缘并层叠放置的第一导电层和第二导电层的具体步骤包含：
在所述第一基板上形成所述第二导电层；
在所述第二导电层上形成第一绝缘层；
在所述第一绝缘层上形成所述第一导电层，图案化所述第一导电层为岛状形状。
13.根据权利要求12所述的制造方法，其特征在于，所述LTPS阵列基板还包括缓冲层和栅极绝缘层，所述缓冲层和所述栅极绝缘层位于所述第一绝缘层和所述层间绝缘层之间，在所述多晶硅层上形成层间绝缘层，刻蚀形成层间过孔和第一通孔的具体步骤包含：
在所述多晶硅层上形成层间绝缘层，刻蚀所述层间绝缘层、所述栅极绝缘层和所述缓冲层，在所述层间绝缘层和所述栅极绝缘层上形成层间过孔，所述层间过孔暴露部分所述多晶硅层，在所述层间绝缘层、所述栅极绝缘层和所述缓冲层上形成第一通孔，所述第一通孔暴露部分所述第一导电层。
14.根据权利要求9所述的制造方法，其特征在于，在所述第一基板上形成相互绝缘并层叠放置的第一导电层和第二导电层的具体步骤包含：
在所述第一基板上形成所述第二导电层，图案化所述第二导电层为长条状；
在所述第二导电层上形成第一绝缘层；
在所述第一绝缘层上形成所述第一导电层，图案化所述第一导电层为岛状形状。
15.根据权利要求14所述的制造方法，其特征在于，所述LTPS阵列基板还包括缓冲层和栅极绝缘层，所述缓冲层和所述栅极绝缘层位于所述第一绝缘层和所述层间绝缘层之间，在所述多晶硅层上形成层间绝缘层，刻蚀形成层间过孔和第一通孔的具体步骤包含：
在所述多晶硅层上形成层间绝缘层，刻蚀所述层间绝缘层、所述栅极绝缘层和所述缓冲层，在所述层间绝缘层和所述栅极绝缘层上形成层间过孔，所述层间过孔暴露部分所述多晶硅层，在所述层间绝缘层、所述栅极绝缘层和所述缓冲层上形成第一通孔，所述第一通孔暴露部分所述第一导电层。
16.一种显示装置，其特征在于，包含如权利要求1所述的LTPS阵列基板。
CN201410604206.5A 2014-10-31 2014-10-31 一种ltps阵列基板及其制造方法 Active CN104538399B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410604206.5A CN104538399B (zh) 2014-10-31 2014-10-31 一种ltps阵列基板及其制造方法
US14/733,797 US9640559B2 (en) 2014-10-31 2015-06-08 Low temperature poly-silicon array substrate and forming method thereof
DE102015116281.4A DE102015116281B4 (de) 2014-10-31 2015-09-25 Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410604206.5A CN104538399B (zh) 2014-10-31 2014-10-31 一种ltps阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN104538399A true CN104538399A (zh) 2015-04-22
CN104538399B CN104538399B (zh) 2017-10-03

Family

ID=52853902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410604206.5A Active CN104538399B (zh) 2014-10-31 2014-10-31 一种ltps阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US9640559B2 (zh)
CN (1) CN104538399B (zh)
DE (1) DE102015116281B4 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105785676A (zh) * 2016-04-29 2016-07-20 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN107104153A (zh) * 2016-02-19 2017-08-29 三菱电机株式会社 非线性元件、阵列基板以及阵列基板的制造方法
CN107195634A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN109003943A (zh) * 2018-06-27 2018-12-14 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN109728001A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN109962078A (zh) * 2019-03-28 2019-07-02 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示面板
CN110071146A (zh) * 2019-04-09 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
WO2019205334A1 (zh) * 2018-04-28 2019-10-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN111837240A (zh) * 2019-01-29 2020-10-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN106597770B (zh) * 2016-12-28 2019-12-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10290666B2 (en) 2017-05-12 2019-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor (TFT) array substrates and manufacturing methods thereof
KR20190063230A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
KR20200034083A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN110061013B (zh) * 2019-04-23 2021-06-01 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257489A1 (en) * 2002-10-31 2004-12-23 Sharp Kabushiki Kaisha Active matrix substrate and display device
US20080012812A1 (en) * 2006-07-11 2008-01-17 Seiko Epson Corporation Electro-optical device and electronic apparatus including same
US20090176326A1 (en) * 2006-09-29 2009-07-09 Tpo Displays Corp. System for displaying images and method for fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI329909B (en) 2007-03-16 2010-09-01 Au Optronics Corp Pixel structure of lcd and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257489A1 (en) * 2002-10-31 2004-12-23 Sharp Kabushiki Kaisha Active matrix substrate and display device
US20080012812A1 (en) * 2006-07-11 2008-01-17 Seiko Epson Corporation Electro-optical device and electronic apparatus including same
US20090176326A1 (en) * 2006-09-29 2009-07-09 Tpo Displays Corp. System for displaying images and method for fabricating the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104153A (zh) * 2016-02-19 2017-08-29 三菱电机株式会社 非线性元件、阵列基板以及阵列基板的制造方法
WO2017185428A1 (zh) * 2016-04-29 2017-11-02 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN105785676B (zh) * 2016-04-29 2018-12-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
US10180608B2 (en) 2016-04-29 2019-01-15 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display apparatus having the same
CN105785676A (zh) * 2016-04-29 2016-07-20 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN108470717B (zh) * 2017-02-22 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
US10811434B2 (en) 2017-02-22 2020-10-20 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
CN107195634A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
WO2019205334A1 (zh) * 2018-04-28 2019-10-31 武汉华星光电技术有限公司 阵列基板及其制作方法
CN109003943A (zh) * 2018-06-27 2018-12-14 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN109728001A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN111837240A (zh) * 2019-01-29 2020-10-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN111837240B (zh) * 2019-01-29 2022-06-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN109962078A (zh) * 2019-03-28 2019-07-02 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示面板
WO2020206772A1 (zh) * 2019-04-09 2020-10-15 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
CN110071146A (zh) * 2019-04-09 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
CN110071146B (zh) * 2019-04-09 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备

Also Published As

Publication number Publication date
DE102015116281A1 (de) 2016-05-04
US9640559B2 (en) 2017-05-02
US20160126258A1 (en) 2016-05-05
CN104538399B (zh) 2017-10-03
DE102015116281B4 (de) 2023-02-02

Similar Documents

Publication Publication Date Title
CN104538399A (zh) 一种ltps阵列基板及其制造方法
CN103268047B (zh) 一种ltps阵列基板及其制造方法
TWI432865B (zh) 畫素結構及其製作方法
CN103972298B (zh) 薄膜晶体管及其制造方法
CN103227147B (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN104538400A (zh) 一种ltps阵列基板
US11139316B2 (en) LTPS array substrate and method for manufacturing same
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
CN102543864B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN104752465B (zh) 顶发射有机发光显示器件的阵列基板及其制备方法
CN103367353A (zh) 主动元件及主动元件阵列基板
CN108550625B (zh) 一种薄膜晶体管及其制作方法
CN115509056B (zh) 阵列基板及其控制方法、制造方法和电子纸显示装置
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
JP2005079283A (ja) 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
US20230098341A1 (en) Array substrate and display panel
CN109585367A (zh) 显示装置、显示面板、阵列基板及其制造方法
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN113097295A (zh) 薄膜晶体管及其制备方法、显示面板
CN113725157B (zh) 阵列基板及其制作方法
CN111129032A (zh) 一种阵列基板及其制作方法
KR101467711B1 (ko) 트랜지스터 제조 방법, 트랜지스터, 어레이 기판 및 디스플레이 장치
JP6280042B2 (ja) 電子ペーパー能動基板とその製造方法及び電子ペーパーディスプレイスクリーン
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant