DE102015116281A1 - Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür - Google Patents

Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür Download PDF

Info

Publication number
DE102015116281A1
DE102015116281A1 DE102015116281.4A DE102015116281A DE102015116281A1 DE 102015116281 A1 DE102015116281 A1 DE 102015116281A1 DE 102015116281 A DE102015116281 A DE 102015116281A DE 102015116281 A1 DE102015116281 A1 DE 102015116281A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
insulating layer
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015116281.4A
Other languages
English (en)
Other versions
DE102015116281B4 (de
Inventor
Bozhi LIU
Zaiwen ZHU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102015116281A1 publication Critical patent/DE102015116281A1/de
Application granted granted Critical
Publication of DE102015116281B4 publication Critical patent/DE102015116281B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

Es wird ein Niedertemperatur-Polysilizium-(LTPS)-Anordnungssubstrat offenbart. Das Anordnungssubstrat umfasst ein erstes Substrat und eine Schichtungsstruktur auf dem ersten Substrat, wobei die Schichtungsstruktur eine erste leitfähige Schicht und eine zweite leitfähige Schicht aufweist. Die erste und zweite leitfähige Schicht sind galvanisch voneinander getrennt. Das Anordnungssubstrat weist auch eine Polysiliziumschicht über der ersten und zweiten leitfähigen Schicht, eine Zwischenlagen-Isolierschicht über der Polysiliziumschicht und eine Source/Drain-Metallschicht auf der Zwischenlagen-Isolierschicht auf. Die Source/Drain-Metallschicht umfasst eine Source und ein Drain, wobei die Source und das Drain über eine erste Durchkontaktierung elektrisch mit der Polysiliziumschicht verbunden sind, und die Source oder das Drain über eine zweite Durchkontaktierung elektrisch mit der ersten leitfähigen Schicht verbunden ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität aus der chinesischen Patentanmeldung Nr. 201410604206.5, eingereicht am 31. Oktober 2014, mit dem Titel „LOW TEMPERATURE POLYSILICON ARRAY SUBSTRATE AND FORMING METHOD THEREOF”, deren gesamte Offenbarung hiermit durch Bezugnahme mit aufgenommen ist.
  • GEBIET DER OFFENBARUNG
  • Die vorliegende Offenbarung bezieht sich allgemein auf die Flachbildschirm-Anzeigetechnologie und insbesondere auf ein Niedertemperatur-Polysilizium-(LTPS)-Anordnungssubstrat sowie ein Bildungsverfahren hierfür.
  • HINTERGRUND DER OFFENBARUNG
  • Eine LTPS-Dünnschichttransistor-(TFT)-Flüssigkristallanzeige (LCD) hat eine höhere Leistungsstärke als eine herkömmliche TFT-LCD aus amorphem Silizium. Die LTPS-TFT-LCD kann zum Beispiel eine Elektronenmobilität von mehr als 200 cm2/V-sec aufweisen, was dazu beitragen kann, die Größe eines TFT-Bauteils zu reduzieren und darüber hinaus dessen Aperturverhältnis zu erhöhen, d. h. die Helligkeit der TFT-LCD zu steigern. Und der Stromverbrauch der TFT-LCD kann reduziert werden. Außerdem kann vor dem Hintergrund der relativ hohen Elektronenmobilität ein Teil der Ansteuerschaltungen auf einem Glassubstrat integriert werden, sodass die Anzahl der integrierten Ansteuerschaltungen verringert und die Zuverlässigkeit eines LCD-Bildschirms enorm verbessert werden kann, wodurch die Herstellungskosten des LCD-Bildschirms erheblich gesenkt werden können. Aus diesem Grund ist die LTPS-TFT-LCD nach und nach in den Fokus der Forschung gerückt. Im Allgemeinen umfasst eine LTPS-TFT-LCD ein Anordnungssubstrat sowie ein Farbfilmsubstrat gegenüber dem Anordnungssubstrat.
  • Bei bestehenden Techniken kann eine Metallschicht eines Speicherkondensators oder einer Pixelelektrode vergrößert werden, um die Pixelkapazität zu steigern, wobei sich dabei jedoch das Aperturverhältnis von Pixeln reduzieren kann. Darüber hinaus macht an bestehenden Pixelstrukturen die Pixelkapazität, die aus einer Grabenschicht, einer Gate-Isolierschicht und einer ersten Metallschicht besteht, allgemein ungefähr 10% der gesamten Pixelkapazität aus und von daher führt eine Vergrößerung der Fläche der Metallschicht nicht unbedingt zu einer sichtlichen Steigerung der gesamten Pixelkapazität.
  • ZUSAMMENFASSUNG
  • In den Ausführungsformen der vorliegenden Offenbarung werden ein LTPS-Anordnungssubstrat sowie ein Bildungsverfahren hierfür bereitgestellt.
  • In einer Ausführungsform wird ein LTPS-Anordnungssubstrat bereitgestellt, welches umfasst: ein erstes Substrat; eine Schichtungsstruktur auf dem ersten Substrat, wobei die Schichtungsstruktur eine erste leitfähige Schicht und eine zweite leitfähige Schicht umfasst, wobei die erste und zweite leitfähige Schicht galvanisch voneinander getrennt sind; eine Polysiliziumschicht über der ersten und zweiten leitfähigen Schicht; eine Zwischenlagen-Isolierschicht über der Polysiliziumschicht; und eine Source/Drain-Metallschicht auf der Zwischenlagen-Isolierschicht, wobei die Source/Drain-Metallschicht eine Source und ein Drain aufweist, wobei die Source und das Drain über eine erste Durchkontaktierung elektrisch mit der Polysiliziumschicht verbunden sind, und wobei die Source oder das Drain über eine zweite Durchkontaktierung elektrisch mit der ersten leitfähigen Schicht verbunden ist.
  • In einer Ausführungsform der vorliegenden Offenbarung wird ein Verfahren zum Bilden eines LTPS-Anordnungssubstrats bereitgestellt, umfassend: Bereitstellen eines ersten Substrats; Bilden einer ersten leitfähigen Schicht und einer zweiten leitfähigen Schicht, wobei die erste und zweite leitfähige Schicht auf dem ersten Substrat schichtweise übereinandergelegt und galvanisch voneinander getrennt sind; Bilden einer Polysiliziumschicht über der ersten und zweiten leitfähigen Schicht; Bilden einer Zwischenlagen-Isolierschicht über der Polysiliziumschicht; Bilden einer ersten Durchkontaktierung und einer zweiten Durchkontaktierung durch Ätzen, wobei die erste Durchkontaktierung einen Teilbereich der Polysiliziumschicht freilegt und die zweite Durchkontaktierung einen Teilbereich der ersten leitfähigen Schicht freilegt; Bilden einer Source/Drain-Metallschicht auf der Zwischenlagen-Isolierschicht; und Bilden einer Source und eines Drain durch Strukturieren der Source/Drain-Metallschicht, wobei die Source und das Drain über die erste Durchkontaktierung elektrisch mit der Polysiliziumschicht verbunden sind, und die Source oder das Drain durch die zweite Durchkontaktierung elektrisch mit der ersten leitfähigen Schicht verbunden wird.
  • Im Vergleich zu herkömmlichen LTPS-Anordnungssubstraten kann bei dem in den Ausführungsformen der vorliegenden Offenbarung bereitgestellten LTPS-Anordnungssubstrat die Speicherkapazität erhöht werden, ohne dabei das Aperturverhältnis der Anzeigevorrichtung zu beeinträchtigen. Außerdem kann durch den Aufbau des LTPS-Anordnungssubstrats der Einfluss eines äußeren elektrischen Potenzials abgeschirmt und darüber hinaus ein durch Entstehung eines Rückseitengrabens verursachter Leckstrom reduziert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Um die Aufgaben, Merkmale und Vorteile der Offenbarung und verwandten Technik darzulegen, werden Ausführungsformen der vorliegenden Offenbarung im Einzelnen in Verbindung mit begleitenden Zeichnungen sowohl der Offenbarung als auch der verwandten Technik beschrieben. Bei den Zeichnungen handelt es sich natürlich nur um Beispiele und sie schränken den Umfang der Offenbarung nicht ein, wobei der Fachmann auf der Grundlage dieser Zeichnungen ohne schöpferisches Zutun zu anderen Zeichnungen gelangen kann.
  • 1 stellt schematisch eine Schnittansicht eines LTPS-Anordnungssubstrats nach einer Ausführungsform der vorliegenden Offenbarung dar;
  • 2 stellt schematisch eine Vertikalansicht des LTPS-Anordnungssubstrats in 1 dar;
  • 3 stellt schematisch eine Schnittansicht eines LTPS-Anordnungssubstrats nach einer Ausführungsform der vorliegenden Offenbarung dar;
  • 4 stellt schematisch eine Schnittansicht des LTPS-Anordnungssubstrats in 3 dar;
  • 5 stellt schematisch eine Schnittansicht eines LTPS-Anordnungssubstrats nach einer Ausführungsform der vorliegenden Offenbarung dar;
  • 6 stellt schematisch eine Vertikalansicht des LTPS-Anordnungssubstrats in 5 dar;
  • die 7A bis 7N stellen Querschnittsansichten von zwischenzeitlich vorhandenen Strukturen eines Verfahrens zur Bildung eines LTPS-Anordnungssubstrats gemäß einer Ausführungsform der vorliegenden Offenbarung schematisch dar;
  • die 8A bis 8N stellen Querschnittsansichten von zwischenzeitlich vorhandenen Strukturen eines Verfahrens zur Bildung eines LTPS-Anordnungssubstrats gemäß einer Ausführungsform der vorliegenden Offenbarung schematisch dar; und
  • die 9A bis 9N stellen Querschnittsansichten von zwischenzeitlich vorhandenen Strukturen eines Verfahrens zur Bildung eines LTPS-Anordnungssubstrats gemäß einer Ausführungsform der vorliegenden Offenbarung schematisch dar.
  • AUSFÜHRLICHE BESCHREIBUNG DER OFFENBARUNG
  • Ausführungsformen der vorliegenden Offenbarung werden im Einzelnen in Verbindung mit begleitenden Zeichnungen genau beschrieben. Die nachfolgenden Ausführungsformen werden lediglich beispielhalber beschrieben und es gibt viele andere mögliche Ausführungsformen. Beruhend auf den nachfolgenden Ausführungsformen sollen all die anderen Ausführungsformen, zu denen der Fachmann ohne schöpferisches Zutun gelangen kann, zum Umfang der vorliegenden Offenbarung gehören.
  • 1 stellt eine Schnittansicht eines LTPS-Anordnungssubstrats 100 gemäß einer Ausführungsform der vorliegenden Offenbarung schematisch dar. 2 stellt eine Vertikalansicht des LTPS-Anordnungssubstrats 100 in 1 schematisch dar. Mit Bezugnahme auf 1 weist das LTPS-Anordnungssubstrat 100 eine erste leitfähige Schicht 104 und eine zweite leitfähige Schicht 102 auf, die galvanisch voneinander getrennt und auf dem ersten Substrat 101 schichtweise übereinandergelegt sind. Die zweite leitfähige Schicht 102 ist unter der ersten leitfähigen Schicht 104 angeordnet, und eine erste Isolierschicht 103 ist zwischen der ersten leitfähigen Schicht 104 und der zweiten leitfähigen Schicht 102 angeordnet, um die zweite leitfähige Schicht 102 und das erste Substrat 101 zu bedecken. Die erste leitfähige Schicht 104, die zweite leitfähige Schicht 102 und die erste Isolierschicht 103 bilden eine Speicherkapazität Cs. Die erste leitfähige Schicht 104 weist eine rechteckige Form auf, die 2 entnommen werden kann. Die zweite leitfähige Schicht 102 hat eine Streifenform und liegt mit einer gemeinsamen Elektrode (nicht gezeigt) auf demselben elektrischen Potenzial. Die erste und/oder zweite leitfähige Schicht umfassen ein Material, das Lichtstrahlen abblocken kann, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom, Molybdän oder andere Materialien, die leitfähig sind und Lichtstrahlen abblocken können. Das zum Abblocken von Lichtstrahlen fähige Material kann verhindern, dass von einer Hintergrundbeleuchtungseinheit ausgesandtes Licht eine Grabenschicht bestrahlt, wodurch ein zusätzlich erzeugter Strom vermieden wird.
  • Das LTPS-Anordnungssubstrat 100 weist überdies eine Pufferschicht 105 auf, die die erste leitfähige Schicht 104 und die erste Isolierschicht 103 bedeckt, wodurch verhindert werden kann, dass schädliche Substanzen in der ersten leitfähigen Schicht 104 und der ersten Isolierschicht 103, wie zum Beispiel Alkalimetallionen, das Verhalten einer Polysiliziumschicht 106 beeinträchtigen.
  • Das LTPS-Anordnungssubstrat 100 umfasst des Weiteren die Polysiliziumschicht 106 auf der Pufferschicht 105. Durch Bestrahlung können auf der Polysiliziumschicht 106 mit verschiedenen Ionen versehene Implantationsbereiche gebildet werden, und Ionen werden in die Polysiliziumschicht 106 eingeschossen, um einen Grabenbereich und einen Source/Drain-Bereich zu bilden. Die Polysiliziumschicht 106 überlagert die Projektion der ersten leitfähigen Schicht 104 und die Projektion der zweiten leitfähigen Schicht 102 in Vertikalrichtung. In einigen Ausführungsformen ist die Polysiliziumschicht 106 in der Vertikalrichtung von der Projektion der ersten leitfähigen Schicht 104 und der Projektion der zweiten leitfähigen Schicht 102 vollständig bedeckt, wodurch ein von einer Hintergrundbeleuchtungseinheit ausgesandtes Licht noch besser abgeblockt werden kann, um einen zusätzlich erzeugten Strom zu vermeiden.
  • Das LTPS-Anordnungssubstrat 100 weist darüber hinaus eine Gate-Isolierschicht 107 auf, die auf der Polysiliziumschicht 106 gebildet ist. In einigen Ausführungsformen kann die Gate-Isolierschicht 107 ein dielektrisches Material wie z. B. eine Nitrid-/Siliziumverbindung oder eine Sauerstoff-/Siliziumverbindung aufweisen.
  • Das LTPS-Anordnungssubstrat 100 weist darüber hinaus ein Gate 108 auf der Gate-Isolierschicht 107 auf. In einigen Ausführungsformen kann das Gate 108 ein leitfähiges Material mit einem relativ geringen Widerstand aufweisen, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom oder Molybdän. Das Gate 108 überlagert die Projektion der Polysiliziumschicht 106, die Projektion der ersten leitfähigen Schicht 104 und die Projektion der zweiten leitfähigen Schicht 102 in der Vertikalrichtung.
  • Das LTPS-Anordnungssubstrat 100 weist überdies eine dielektrische Schicht 109 auf dem Gate 108 auf, die das Gate 108 und die Gate-Isolierschicht 107 bedeckt. In einigen Ausführungsformen kann die dielektrische Schicht 109 ein dielektrisches Material wie zum Beispiel eine Nitrid-/Siliziumverbindung oder eine Sauerstoff-/Siliziumverbindung umfassen. Zwei erste Durchkontaktierungen 1a sind so gebildet, dass sie die dielektrische Schicht 109 und die Gate-Isolierschicht 107 durchdringen und einen Teilbereich der Polysiliziumschicht 106 freilegen. Eine zweite Durchkontaktierung 1b ist so gebildet, dass sie die dielektrische Schicht 109, die Gate-Isolierschicht 107 und die Pufferschicht 105 durchdringt und einen Teilbereich der ersten leitfähigen Schicht 104 freilegt.
  • Das LTPS-Anordnungssubstrat 100 umfasst des Weiteren auf der dielektrischen Schicht 109 eine Source/Drain-Metallschicht 110, die eine Source 110a und ein Drain 110b umfasst. Es wäre anzumerken, dass in einigen Ausführungsformen die Source 110a und das Drain 110b vertauscht sein können und die Positionsbeziehung nicht auf die in 1 gezeigte Ausführungsform beschränkt ist. Die Source 110a und das Drain 110b sind durch die ersten Durchkontaktierungen 1a elektrisch mit der Polysiliziumschicht 106 verbunden und das Drain 110b ist darüber hinaus über die zweite Durchkontaktierung 1b elektrisch mit der ersten leitfähigen Schicht 104 verbunden.
  • Das LTPS-Anordnungssubstrat 100 umfasst des Weiteren eine Planarisierungsschicht 111 auf der Source/Drain-Metallschicht 110, die die dielektrische Schicht 109, die Source 110a und das Drain 110b bedeckt. In einigen Ausführungsformen kann die Planarisierungsschicht 111 eine organische dünne Schicht aufweisen. Eine erste transparente Elektrode 112 ist auf der Planarisierungsschicht 111 gebildet. In einigen Ausführungsformen umfasst die erste transparente Elektrode 112 ein transparentes leitfähiges Material wie zum Beispiel ITO. Eine zweite Isolierschicht 113 ist auf der ersten transparenten Elektrode 112 gebildet und eine zweite transparente Elektrode 114 ist auf der zweiten Isolierschicht 113 gebildet. Eine dritte Durchkontaktierung 1e ist ausgebildet, die die zweite Isolierschicht 113 und die Planarisierungsschicht 111 durchdringt und einen Teilbereich des Drain 110b freilegt. Die zweite transparente Elektrode 114 ist über die dritte Durchkontaktierung 1e elektrisch mit dem Drain 110b verbunden. Es wäre anzumerken, dass in einigen Ausführungsformen die erste transparente Elektrode 112 die gemeinsame Elektrode ist und die zweite transparente Elektrode 114 eine Pixelelektrode ist. Unter Einwirkung der ersten und zweiten transparenten Elektrode werden Flüssigkristalle (nicht gezeigt) so angesteuert, dass sie kippen und außerdem unterschiedliche Helligkeitsstufen an den Tag legen. Mit Bezug auf 1 ist die erste transparente Elektrode 112 unterhalb der zweiten transparenten Elektrode 114 angeordnet und die erste transparente Elektrode 112 ist eine Flachebenenstruktur in einem LCD-Bildschirm (nicht gezeigt), d. h. bei dem Anzeigemodus handelt es sich um einen Streufeld-Schaltmodus (FFS). In einigen Ausführungsformen kann der Anzeigemodus ein ebeneninterner Schaltmodus (IPS) sein, wobei bei diesem Modus die erste und zweite transparente Elektrode in einer Schicht mit einem Abstand dazwischen angeordnet sein können. In einigen Ausführungsformen kann es sich beim Anzeigemodus um einen verdrehtnematischen Modus (TN) handeln, wobei bei diesem Modus die erste transparente Elektrode 112 auf einem dem LTPS-Anordnungssubstrat 100 gegenüberliegenden Farbfilter (nicht gezeigt) angeordnet sein kann, und die erste und zweite transparente Elektrode das Kippen der Flüssigkristalle gemeinsam ansteuern. In der Ausführungsform von 1 wird die Position der ersten transparenten Elektrode 112 beschrieben, indem als Beispiel der FFS-Anzeigemodus herangezogen wird. Es wäre anzumerken, dass die Position der ersten transparenten Elektrode 112 nicht auf die Ausführungsform in 1 beschränkt ist.
  • Aus dem oben Genannten in 1 geht hervor, dass die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 102 auf dem ersten Substrat 101 gebildet sind, die galvanisch voneinander getrennt und auf dem ersten Substrat 101 schichtweise übereinandergelegt sind. Die erste leitfähige Schicht 104, die zweite leitfähige Schicht 102 und die dazwischen befindliche erste Isolierschicht 103 bilden eine Speicherkapazität Cs. Die Speicherkapazität Cs ist unter einer Schwarzmatrix angeordnet und hat eine relativ große Fläche, wodurch die Speicherkapazität Cs ca. 50 der gesamten Pixelkapazität ausmachen kann. Das heißt, dass die Speicherkapazität Cs bestmöglich gesteigert ist, ohne das Aperturverhältnis zu beeinträchtigen. Außerdem ist in den obigen Ausführungsformen die gemeinsame Elektrode (die zweite leitfähige Schicht 102) unter einem leitfähigen Graben ausgebildet, wodurch ein von einem äußeren Potenzial verursachter Einfluss abgeschirmt und die Bildung eines Rückseitengrabens vermieden werden kann, um so einen Leckstrom zu reduzieren.
  • 3 stellt schematisch eine Schnittansicht eines LTPS-Anordnungssubstrats 200 nach einer Ausführungsform der vorliegenden Offenbarung dar. 4 stellt schematisch eine Vertikalansicht des LTPS-Anordnungssubstrats 200 von 3 dar. Der Unterschied zwischen dem LTPS-Anordnungssubstrat 100 in 1 und dem LTPS-Anordnungssubstrat 200 in 3 besteht darin, dass eine zweite leitfähige Schicht 202 eine Flachebenenform aufweist und ein transparentes Material wie zum Beispiel ITO umfasst, während die erste leitfähige Schicht 204 von rechteckiger Form ist und ein Material umfasst, das Lichtstrahlen abblocken kann, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom, Molybdän oder andere Materialien, die leitfähig sind und Lichtstrahlen abblocken können. Durch das zum Abblocken von Lichtstrahlen fähige Material kann verhindert werden, dass von einer Hintergrundbeleuchtungseinheit ausgesandtes Licht eine Grabenschicht bestrahlt, was einen zusätzlich erzeugten Strom vermeidet. Mit Ausnahme des obigen Unterschieds sind andere Teile der beiden LTPS-Anordnungssubstrate gleich, die den obigen Ausführungsformen entnommen werden können und hier nicht im Einzelnen beschrieben werden. Im Vergleich zum LTPS-Anordnungssubstrat 100 in 1 liegen die Vorteile des LTPS-Anordnungssubstrats 200 von 2 darin, dass die zweite leitfähige Schicht 202 die Flachebenenform aufweist und somit während eines Bildungsverfahrens des LTPS-Anordnungssubstrats 200 kein Ätzprozess an der zweiten leitfähigen Schicht 202 durchgeführt zu werden braucht, was die Prozessschritte und die entsprechenden Kosten reduzieren kann.
  • 5 stellt schematisch eine Schnittansicht eines LTPS-Anordnungssubstrats 300 nach einer Ausführungsform der vorliegenden Offenbarung dar. 6 stellt schematisch eine Vertikalansicht des LTPS-Anordnungssubstrats 300 von 5 dar. Mit Bezugnahme auf 5 umfasst das LTPS-Anordnungssubstrat 300 eine erste leitfähige Schicht 302 und eine zweite leitfähige Schicht 304, die galvanisch voneinander getrennt und auf dem ersten Substrat 301 schichtweise übereinandergelegt sind. Die zweite leitfähige Schicht 304 ist über der ersten leitfähigen Schicht 302 angeordnet und eine erste Isolierschicht 303 ist zwischen der ersten leitfähigen Schicht 302 und der zweiten leitfähigen Schicht 304 angeordnet, um die erste leitfähige Schicht 302 und das erste Substrat 301 zu bedecken. Die erste leitfähige Schicht 302, die zweite leitfähige Schicht 304 und die erste Isolierschicht 303 bilden eine Speicherkapazität Cs. Die erste leitfähige Schicht 302 ist von rechteckiger Form, was 6 entnommen werden kann. Die zweite leitfähige Schicht 304 weist eine Streifenform und dasselbe elektrische Potenzial wie eine gemeinsame Elektrode (nicht gezeigt) auf. Die erste leitfähige Schicht 302 und/oder die zweite leitfähige Schicht 304 umfassen ein Material, das Lichtstrahlen abblocken kann, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom, Molybdän oder andere Materialien, die leitfähig sind und Lichtstrahlen abblocken können. Durch das zum Abblocken von Lichtstrahlen fähige Material kann verhindert werden, dass von einer Hintergrundbeleuchtungseinheit ausgesandtes Licht eine Grabenschicht bestrahlt, wodurch ein zusätzlich erzeugter Strom vermieden wird.
  • Das LTPS-Anordnungssubstrat 300 umfasst des Weiteren eine Pufferschicht 305, die die zweite leitfähige Schicht 304 und die erste Isolierschicht 303 bedeckt, wodurch verhindert werden kann, dass schädliche Substanzen in der zweiten leitfähigen Schicht 304 und der ersten Isolierschicht 303, wie zum Beispiel Alkalimetallionen, das Verhalten einer Polysiliziumschicht 306 beeinträchtigen.
  • Das LTPS-Anordnungssubstrat 300 umfasst darüber hinaus die Polysiliziumschicht 306. Durch Bestrahlung können auf der Polysiliziumschicht 306 mit verschiedenen Ionen versehene Implantationsbereiche gebildet werden, und Ionen werden in die Polysiliziumschicht 306 eingeschossen, um einen Grabenbereich und einen Source/Drain-Bereich zu bilden. Die Polysiliziumschicht 306 überlagert die Projektion der ersten leitfähigen Schicht 302 und die Projektion der zweiten leitfähigen Schicht 304 in Vertikalrichtung. In einigen Ausführungsformen ist die Polysiliziumschicht 306 durch die Projektion der ersten leitfähigen Schicht 302 und die Projektion der zweiten leitfähigen Schicht 304 in Vertikalrichtung gänzlich bedeckt, wodurch ein von einer Hintergrundbeleuchtungseinheit ausgesandtes Licht noch besser abgeblockt werden kann, um einen zusätzlich erzeugten Strom zu vermeiden.
  • Das LTPS-Anordnungssubstrat 300 umfasst darüber hinaus eine Gate-Isolierschicht 307, die auf der Polysiliziumschicht 306 ausgebildet ist. In einigen Ausführungsformen kann die Gate-Isolierschicht 307 ein dielektrisches Material wie zum Beispiel eine Nitrid-/Siliziumverbindung oder eine Sauerstoff-/Siliziumverbindung aufweisen.
  • Das LTPS-Anordnungssubstrat 300 weist darüber hinaus ein Gate 308 auf der Gate-Isolierschicht 307 auf. In einigen Ausführungsformen kann das Gate 308 ein leitfähiges Material mit einem relativ geringen Widerstand, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom oder Molybdän, umfassen. Das Gate 308 überlagert die Projektion der Polysiliziumschicht 306, die Projektion der ersten leitfähigen Schicht 302 und die Projektion der zweiten leitfähigen Schicht 304 in der Vertikalrichtung.
  • Das LTPS-Anordnungssubstrat 300 umfasst zudem eine dielektrische Schicht 309 auf dem Gate 308, die das Gate 308 und die Gate-Isolierschicht 307 bedeckt. In einigen Ausführungsformen kann die dielektrische Schicht 309 ein dielektrisches Material wie zum Beispiel eine Nitrid-/Siliziumverbindung oder eine Sauerstoff-/Siliziumverbindung aufweisen. Zwei erste Durchkontaktierungen 3a sind so gebildet, dass sie die dielektrische Schicht 309 und die Gate-Isolierschicht 307 durchdringen und einen Teilbereich der Polysiliziumschicht 306 freilegen. Eine zweite Durchkontaktierung 3b ist so gebildet, dass sie die dielektrische Schicht 309, die Gate-Isolierschicht 307, die Pufferschicht 105 und die erste Isolierschicht 303 durchdringt und einen Teilbereich der ersten leitfähigen Schicht 302 freilegt.
  • Das LTPS-Anordnungssubstrat 300 umfasst des Weiteren auf der dielektrischen Schicht 309 eine Source/Drain-Metallschicht 310, die eine Source 310a und ein Drain 310b aufweist. Es wäre anzumerken, dass in einigen Ausführungsformen die Source 310a und das Drain 310b vertauscht sein können und die Positionsbeziehung nicht auf die in 5 gezeigte Ausführungsform beschränkt ist. Die Source 310a und das Drain 310b sind über die ersten Durchkontaktierungen 3a elektrisch mit der Polysiliziumschicht 306 verbunden und das Drain 310b ist über die zweite Durchkontaktierung 3b darüber hinaus elektrisch mit der ersten leitfähigen Schicht 302 verbunden.
  • Das LTPS-Anordnungssubstrat 300 weist ferner eine Planarisierungsschicht 311 auf der Source/Drain-Metallschicht 310 auf, die die dielektrische Schicht 309, die Source 310a und das Drain 310b bedeckt. In einigen Ausführungsformen kann die Planarisierungsschicht 311 eine organische, dünne Schicht umfassen. Eine erste transparente Elektrode 312 ist auf der Planarisierungsschicht 311 ausgebildet. In einigen Ausführungsformen umfasst die erste transparente Elektrode 312 ein transparentes leitfähiges Material wie zum Beispiel ITO. Eine zweite Isolierschicht 313 ist auf der ersten transparenten Elektrode 312 gebildet und eine zweite transparente Elektrode 314 ist auf der zweiten Isolierschicht 313 gebildet. Eine dritte Durchkontaktierung 3e ist gebildet, die die zweite Isolierschicht 313 und die Planarisierungsschicht 311 durchdringt und einen Teilbereich des Drain 310b freilegt. Die zweite transparente Elektrode 314 ist über die dritte Durchkontaktierung 3e elektrisch mit dem Drain 310b verbunden. Es wäre anzumerken, dass in einigen Ausführungsformen die erste transparente Elektrode 312 eine gemeinsame Elektrode ist und die zweite transparente Elektrode 314 eine Pixelelektrode darstellt. Unter der Wirkung der ersten und zweiten transparenten Elektrode werden Flüssigkristalle (nicht gezeigt) so angesteuert, dass sie kippen und darüber hinaus unterschiedliche Helligkeitsstufen an den Tag legen. Mit Bezugnahme auf 5 ist die erste transparente Elektrode 312 unter der zweiten transparenten Elektrode 314 angeordnet und die erste transparente Elektrode 312 ist eine Flachebenenstruktur in einem gesamten LCD-Bildschirm (nicht gezeigt), was bedeutet, dass es sich bei dem Anzeigemodus hier um den FFS-Modus handelt. In einigen Ausführungsformen kann der Anzeigemodus ein IPS-Modus sein, wobei bei diesem Modus die erste transparente Elektrode 312 und die zweite transparente Elektrode 314 in einer Schicht mit einem Abstand dazwischen angeordnet sein können. In einigen Ausführungsformen kann der Anzeigemodus der TN-Modus sein, wobei bei diesem Modus die erste transparente Elektrode 312 auf einem dem LTPS-Anordnungssubstrat 300 gegenüberliegenden Farbfilter (nicht gezeigt) angeordnet sein kann und die erste und zweite transparente Elektrode das Kippen der Flüssigkristalle gemeinsam ansteuern. In der Ausführungsform in 5 ist die Position der ersten transparenten Elektrode 312 so beschrieben, indem als Beispiel der FFS-Anzeigemodus herangezogen wird. Es wäre anzumerken, dass die Position der ersten transparenten Elektrode 312 nicht auf die Ausführungsform in 5 beschränkt ist.
  • Aus dem oben Gesagten in 5 geht hervor, dass die erste leitfähige Schicht 302 und die zweite leitfähige Schicht 304 auf dem ersten Substrat 301 ausgebildet sind, die galvanisch voneinander getrennt und auf dem ersten Substrat 301 schichtweise übereinandergelegt sind. Die erste leitfähige Schicht 302, die zweite leitfähige Schicht 304 und die dazwischenliegende erste Isolierschicht 303 bilden eine Speicherkapazität Cs. Die Speicherkapazität Cs ist unter einer Schwarzmatrix angeordnet und hat eine relativ große Fläche, womit die Speicherkapazität Cs ungefähr 50% der gesamten Pixelkapazität ausmachen kann. Das heißt, dass die Speicherkapazität Cs bestmöglich erhöht ist, ohne das Aperturverhältnis zu beeinträchtigen. Ferner ist in den obigen Ausführungsformen die gemeinsame Elektrode (die zweite leitfähige Schicht 304) unter einem leitfähigen Graben ausgebildet, was den durch ein äußeres Potenzial verursachten Einfluss abschirmen und die Bildung eines Rückseitengrabens vermeiden kann, um auf diese Weise einen Leckstrom zu reduzieren.
  • In den 7A bis 7N sind Querschnittsansichten von zwischenzeitlich vorhandenen Strukturen eines Verfahrens zur Bildung eines LTPS-Anordnungssubstrats 100 nach einer Ausführungsform der vorliegenden Offenbarung schematisch dargestellt.
  • Mit Bezugnahme auf 7A wird ein erstes Substrat 101 bereitgestellt. In einigen Ausführungsformen kann das erste Substrat 101 ein transparentes Glassubstrat sein. Mit Bezugnahme auf 7B wird eine zweite leitfähige Schicht 102 auf dem ersten Substrat 101 gebildet und dann strukturiert. Mit Bezugnahme auf 7C wird eine erste Isolierschicht 103 auf der zweiten leitfähigen Schicht 102 gebildet, um die zweite leitfähige Schicht 102 und das erste Substrat 101 zu bedecken. Mit Bezugnahme auf 7D wird eine erste leitfähige Schicht 104 auf der ersten Isolierschicht 103 gebildet und dann strukturiert. Die erste leitfähige Schicht 104 hat eine rechteckige Form. Die zweite leitfähige Schicht 102 liegt in einer Streifenform vor und hat dasselbe elektrische Potenzial wie eine gemeinsame Elektrode. Die erste leitfähige Schicht 104 und/oder die zweite leitfähige Schicht 102 umfassen ein Material, das Lichtstrahlen abblocken kann, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom, Molybdän oder andere Materialien, die leitfähig sind und Lichtstrahlen abblocken können. Durch das zum Abblocken von Lichtstrahlen fähige Material kann verhindert werden, dass von einer Hintergrundbeleuchtungseinheit ausgesandtes Licht eine Grabenschicht bestrahlt, wodurch ein zusätzlich erzeugter Strom vermieden wird. Die Projektion der zweiten leitfähigen Schicht 102 überlagert die Projektion der ersten leitfähigen Schicht 104 in Vertikalrichtung. Die erste leitfähige Schicht 104, die zweite leitfähige Schicht 102 und die erste Isolierschicht 103 bilden eine Speicherkapazität Cs.
  • Mit Bezugnahme auf 7E wird eine Pufferschicht 105 auf der ersten leitfähigen Schicht 104 gebildet, um die strukturierte erste leitfähige Schicht 104 und die erste Isolierschicht 103 zu bedecken. Vor Abscheidung der Pufferschicht 105 kann ein Reinigungsprozess ausgeführt werden. Anschließend kann zur Bildung der Pufferschicht 105 ein plasmaverstärkter chemischer Dampfabscheidungsprozess (PECVD-Prozess) ausgeführt werden.
  • Mit Bezugnahme auf 7F wird amorphes Silizium auf der Pufferschicht 105 durch einen PECVD-Prozess abgeschieden, um eine amorphe Siliziumschicht zu bilden. In einigen Ausführungsformen kann ein Hochtemperatur-Ausheizgerät verwendet werden, um einen Wasserstoffentzugsprozess an der amorphen Siliziumschicht auszuführen, wodurch während eines Kristallisationsprozesses Wasserstoffexplosionen vermieden werden können und nach dem Kristallisationsprozess die Innendefektdichte einer Dünnschicht reduziert werden kann. Nach dem Wasserstoffentzugsprozess kann ein LTPS-Prozess ausgeführt werden. Genauer gesagt können zur Bildung einer Polysiliziumschicht auf der Pufferschicht 105 eine Reihe von Kristallisationsverfahren an der amorphen Siliziumschicht ausgeführt werden, wie zum Beispiel ein Temperprozess mittels Excimer-Laser (ELA), ein metallinduzierter Kristallisationsprozess (MIC) oder ein Festphasen-Kristallisationsprozess (SPC). Im Anschluss können durch Bestrahlung auf der Polysiliziumschicht mit verschiedenen Ionen versehene Implantationsbereiche gebildet werden, und Ionen werden in die Polysiliziumschicht eingeschossen, um einen Grabenbereich und einen Source/Drain-Bereich zu bilden. Danach wird die Polysiliziumschicht photogeätzt, um eine strukturierte Polysiliziumschicht 106 auf der Pufferschicht 105 auszubilden. Die Polysiliziumschicht 106 überlagert die Projektion der ersten leitfähigen Schicht 104 und die Projektion der zweiten leitfähigen Schicht 102 in Vertikalrichtung. In einigen Ausführungsformen wird die Polysiliziumschicht 106 in Vertikalrichtung durch die erste leitfähige Schicht 104 und/oder die zweite leitfähige Schicht 102 (opake Schichten) vollständig bedeckt.
  • Mit Bezugnahme auf 7G wird eine Gate-Isolierschicht 107 auf der strukturierten Polysiliziumschicht 106 durch einen PECVD-Prozess gebildet, wobei die Gate-Isolierschicht 107 die strukturierte Polysiliziumschicht 106 und die Pufferschicht 105 bedeckt. In einigen Ausführungsformen kann die Gate-Isolierschicht 107 ein dielektrisches Material wie etwa eine Nitrid-/Siliziumverbindung oder Sauerstoff-/Siliziumverbindung aufweisen. Mit Bezugnahme auf 7H wird durch einen Kathodenzerstäubungsprozess eine Gate-Metallschicht auf der Gate-Isolierschicht 107 gebildet und an der Gate-Metallschicht wird ein Photoätzprozess durchgeführt, um ein Gate 108 auf der Gate-Isolierschicht 107 zu bilden. In einigen Ausführungsformen kann das Gate 108 ein leitfähiges Material mit einem relativ niedrigen Widerstand aufweisen, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom oder Molybdän. Das Gate 108 überlagert die Projektion der Polysiliziumschicht 106, die Projektion der ersten leitfähigen Schicht 104 und die Projektion der zweiten leitfähigen Schicht 102 in der Vertikalrichtung.
  • Mit Bezugnahme auf 7I wird eine dielektrische Schicht 109 auf dem Gate 108 durch einen PECVD-Prozess gebildet, wobei die dielektrische Schicht 109 das Gate 108 und die Gate-Isolierschicht 107 bedeckt. In einigen Ausführungsformen kann die dielektrische Schicht 109 ein dielektrisches Material wie zum Beispiel eine Nitrid-/Siliziumverbindung oder Sauerstoff-/Siliziumverbindung aufweisen. Zwei erste Durchkontaktierungen 1a werden mittels eines Trockenätzprozesses gebildet. Die ersten Durchkontaktierungen 1a durchdringen die dielektrische Schicht 109 und die Gate-Isolierschicht 107 und legen einen Teilbereich der strukturierten Polysiliziumschicht 106 frei. Eine zweite Durchkontaktierung 1b wird gebildet, welche die dielektrische Schicht 109, die Gate-Isolierschicht 107 und die Pufferschicht 105 durchdringt und einen Teilbereich der strukturierten ersten leitfähigen Schicht 104 freilegt.
  • Mit Bezugnahme auf 7J wird eine Source/Drain-Metallschicht 110 auf der dielektrischen Schicht 109 durch einen Kathodenzerstäubungsprozess gebildet und an der Source/Drain-Metallschicht 110 wird ein Photoätzprozess durchgeführt, um eine Source 110a zu bilden, die eine erste Durchkontaktierung 1a ausfüllt, und ein Drain 110b, welches die andere erste Durchkontaktierung 1a und die zweite Durchkontaktierung 1b füllt. Die Source/Drain-Metallschicht 110 kann ein leitfähiges Material mit einem relativ niedrigen Widerstand aufweisen, wie zum Beispiel eine Molybdän-/ Aluminiumlegierung, Chrom oder Molybdän. Die Source 110a und das Drain 110b sind über die ersten Durchkontaktierungen 1a elektrisch mit der Polysiliziumschicht 106 verbunden und das Drain 110b ist über die zweite Durchkontaktierung 1b darüber hinaus elektrisch mit der ersten leitfähigen Schicht 104 verbunden. Es wäre anzumerken, dass in einigen Ausführungsformen die Source 110a und das Drain 110b vertauscht sein können und die Positionsbeziehung nicht auf 7J beschränkt ist.
  • Mit Bezugnahme auf 7K wird eine Planarisierungsschicht 111 auf der Source 110a und dem Drain 110b gebildet, welche die dielektrische Schicht 109, die Source 110a und das Drain 110b bedeckt. In einigen Ausführungsformen kann die Planarisierungsschicht 111 eine organische dünne Schicht aufweisen. Eine vierte Durchkontaktierung 1c, deren Position der Position des Drain 110b entspricht, wird in der Planarisierungsschicht 111 gebildet. Die vierte Durchkontaktierung 1c durchdringt die Planarisierungsschicht 111 und legt einen Teilbereich des Drain 110b frei. In einigen Ausführungsformen ist die Fläche der vierten Durchkontaktierung 1c größer oder gleich der Fläche der ersten Durchkontaktierung 1a, die mit dem Drain 110b ausgefüllt ist.
  • Mit Bezugnahme auf 7L wird eine erste transparente Elektrode 112 auf der Planarisierungsschicht 111 ausgebildet und dann geätzt, um eine fünfte Durchkontaktierung 1d zu bilden, deren Position der Position der vierten Durchkontaktierung 1c entspricht und die einen Teilbereich der Planarisierungsschicht 111 und einen Teilbereich des Drain 110b freilegt.
  • Mit Bezugnahme auf 7M wird eine als Schutzschicht dienende, zweite Isolierschicht 113 durch einen PECVD-Prozess auf der ersten transparenten Elektrode 112 und in der fünften Durchkontaktierung 1d und vierten Durchkontaktierung 1c gebildet. In einigen Ausführungsformen kann die zweite Isolierschicht 113 Siliziumnitrid aufweisen. Danach wird über einen Trockenätzprozess eine dritte Durchkontaktierung 1e gebildet, die die zweite Isolierschicht 113 und die Planarisierungsschicht 111 durchdringt. Die dritte Durchkontaktierung 1e legt das Drain 110b frei.
  • Mit Bezugnahme auf 7N wird durch einen Kathodenzerstäubungsprozess eine zweite transparente Elektrode 114 auf der zweiten Isolierschicht 113 und in der dritten Durchkontaktierung 1e gebildet. Die zweite transparente Elektrode 114 wird über die dritte Durchkontaktierung 1e mit dem Drain 110b verbunden, um eine Pixelelektrode zu bilden.
  • Beruhend auf den obigen Schritten wird das in 7N gezeigte LTPS-Anordnungssubstrat 100 gebildet. Bei diesem LTPS-Anordnungssubstrat 100 sind die erste leitfähige Schicht 104 und die zweite leitfähige Schicht 102 auf dem ersten Substrat ausgebildet, die galvanisch voneinander getrennt und auf dem ersten Substrat 101 schichtweise übereinandergelegt sind. Die erste leitfähige Schicht 104, die zweite leitfähige Schicht 102 und die dazwischen befindliche erste Isolierschicht 103 bilden die Speicherkapazität Cs. Die Speicherkapazität Cs ist unter einer Schwarzmatrix angeordnet und hat eine relativ große Fläche, womit die Speicherkapazität Cs ungefähr 50% der gesamten Pixelkapazität ausmachen kann. Das heißt, dass die Speicherkapazität Cs bestmöglich erhöht ist, ohne das Aperturverhältnis zu beeinträchtigen. Außerdem ist in den obigen Ausführungsformen die gemeinsame Elektrode (die zweite leitfähige Schicht 102) unter einem leitfähigen Graben ausgebildet, was den durch ein äußeres Potenzial verursachten Einfluss abschirmen und die Bildung eines Rückseitengrabens vermeiden kann, sodass ein Leckstrom reduziert ist.
  • In den 8A bis 8N sind schematisch Querschnittsansichten von zwischenzeitlich vorhandenen Strukturen eines Verfahrens zur Bildung eines LTPS-Anordnungssubstrats 200 nach einer Ausführungsform der vorliegenden Offenbarung dargestellt. Der Unterschied zwischen dem Verfahren in den 8A bis 8N und dem Verfahren in den 7A bis 7N liegt darin, dass mit Bezugnahme auf 8B, nachdem die zweite leitfähige Schicht 202 auf dem ersten Substrat 201 gebildet wurde, die zweite leitfähige Schicht 202 nicht strukturiert wird und unangetastet bleibt. In der Ausführungsform umfasst die zweite leitfähige Schicht 202 ein transparentes leitfähiges Material wie zum Beispiel Indiumzinnoxid (ITO). Die erste leitfähige Schicht 204 hat eine rechteckige Form und umfasst ein Material, das Lichtstrahlen abblocken kann, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom, Molybdän oder andere Materialien, die leitfähig sind und Lichtstrahlen abblocken können. Durch das zum Abblocken von Lichtstrahlen fähige Material kann verhindert werden, dass Licht, das von einer Hintergrundbeleuchtungseinheit abgestrahlt wird, eine Grabenschicht bestrahlt, wodurch ein zusätzlich erzeugter Strom vermieden wird. Mit Ausnahme des obigen Unterschieds sind die anderen Teile der beiden Verfahren gleich, die den obigen Ausführungsformen entnommen werden können und hier nicht im Einzelnen beschrieben werden. Im Vergleich zum Verfahren der 7A bis 7N liegen die Vorteile des Verfahrens der 8A bis 8N darin, dass an der zweiten leitfähigen Schicht 102 kein Strukturierungsprozess vorgenommen wird, wodurch der Zeitbedarf für den Maskierungsprozess verkürzt und die entsprechenden Kosten verringert werden können.
  • In den 9A bis 9N sind Querschnittsansichten von zwischenzeitlich vorhandenen Strukturen eines Verfahrens zur Bildung eines LTPS-Anordnungssubstrats 300 nach einer Ausführungsform der vorliegenden Offenbarung schematisch dargestellt.
  • Mit Bezug auf 9A wird ein erstes Substrat 301 bereitgestellt. In einigen Ausführungsformen kann es sich bei dem ersten Substrat 301 um ein transparentes Glassubstrat handeln. Mit Bezug auf 9B wird eine erste leitfähige Schicht 302 auf dem ersten Substrat 301 gebildet und dann strukturiert. Mit Bezugnahme auf 9C wird eine erste Isolierschicht 303 auf der ersten leitfähigen Schicht 302 gebildet, um die erste leitfähige Schicht 302 und das erste Substrat 301 zu bedecken. Mit Bezugnahme auf 9D wird eine zweite leitfähige Schicht 304 auf der ersten Isolierschicht 303 gebildet und dann strukturiert. Die erste leitfähige Schicht 302 ist von rechteckiger Form. Die zweite leitfähige Schicht 304 hat eine Streifenform und liegt auf demselben elektrischen Potenzial wie eine gemeinsame Elektrode. Die erste leitfähige Schicht 302 und/oder die zweite leitfähige Schicht 304 umfassen ein Material, das Lichtstrahlen abblocken kann, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom, Molybdän oder andere Materialien, die leitfähig sind und Lichtstrahlen abblocken können. Durch das zum Abblocken von Lichtstrahlen fähige Material kann verhindert werden, dass von einer Hintergrundbeleuchtungseinheit ausgesandtes Licht eine Grabenschicht bestrahlt, wodurch ein zusätzlich erzeugter Strom vermieden wird. Die Projektion der zweiten leitfähigen Schicht 304 überlagert die Projektion der ersten leitfähigen Schicht 302 in Vertikalrichtung. Die erste leitfähige Schicht 302, die zweite leitfähige Schicht 304 und die erste Isolierschicht 303 bilden eine Speicherkapazität Cs.
  • Mit Bezugnahme auf 9E wird eine Pufferschicht 305 auf der zweiten leitfähigen Schicht 304 so gebildet, dass sie die strukturierte zweite leitfähige Schicht 304 und die erste Isolierschicht 303 bedeckt. Vor Abscheidung der Pufferschicht 305 kann ein Reinigungsvorgang vorgenommen werden. Anschließend kann zur Bildung der Pufferschicht 305 ein PECVD-Prozess durchgeführt werden. Mit Bezugnahme auf 9F wird durch einen PECVD-Prozess amorphes Silizium auf der Pufferschicht 305 abgeschieden, um eine amorphe Siliziumschicht zu bilden. In einigen Ausführungsformen kann ein Hochtemperatur-Ausheizgerät verwendet werden, um an der amorphen Siliziumschicht einen Wasserstoffentzugsprozess auszuführen, wodurch während eines Kristallisationsprozesses Wasserstoffexplosionen vermieden werden können und die Innendefektdichte einer Dünnschicht nach dem Kristallisationsprozess reduziert werden kann. Nach dem Wasserstoffentzugsprozess kann ein LTPS-Prozess durchgeführt werden. Im Einzelnen können zur Bildung einer Polysiliziumschicht auf der Pufferschicht 305 eine Reihe von Kristallisationsverfahren an der amorphen Siliziumschicht vorgenommen werden, wie zum Beispiel ein ELA-Prozess, ein MIC-Prozess oder ein SPC-Prozess. Im Anschluss können durch Bestrahlung auf der Polysiliziumschicht mit verschiedenen Ionen versehene Implantationsbereiche gebildet werden, und Ionen werden in die Polysiliziumschicht eingeschossen, um einen Grabenbereich und einen Source/Drain-Bereich zu bilden. Danach wird die Polysiliziumschicht photogeätzt, um eine strukturierte Polysiliziumschicht 306 auf der Pufferschicht 305 zu bilden. Die Polysiliziumschicht 306 überlagert die Projektion der ersten leitfähigen Schicht 302 und die Projektion der zweiten leitfähigen Schicht 304 in Vertikalrichtung. In einigen Ausführungsformen ist die Polysiliziumschicht 306 in Vertikalrichtung durch die erste leitfähige Schicht 302 und/oder die zweite leitfähige Schicht 304 (opake Schichten) vollständig bedeckt.
  • Mit Bezug auf 9G wird eine Gate-Isolierschicht 307 auf der strukturierten Polysiliziumschicht 306 mittels eines PECVD-Prozesses gebildet, wobei die Gate-Isolierschicht 107 die strukturierte Polysiliziumschicht 306 und die Pufferschicht 305 bedeckt. In einigen Ausführungsformen kann die Gate-Isolierschicht 307 ein dielektrisches Material wie zum Beispiel eine Nitrid-/Siliziumverbindung oder Sauerstoff-/Siliziumverbindung aufweisen. Mit Bezug auf 9H wird eine Gate-Metallschicht auf der Gate-Isolierschicht 307 durch einen Kathodenzerstäubungsprozess gebildet, und an der Gate-Metallschicht wird ein Photoätzprozess durchgeführt, um ein Gate 308 auf der Gate-Isolierschicht 307 zu bilden. In einigen Ausführungsformen kann das Gate 308 ein leitfähiges Material mit einem relativ geringen Widerstand umfassen, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom oder Molybdän. Das Gate 308 überlagert die Projektion der Polysiliziumschicht 306, die Projektion der ersten leitfähigen Schicht 302 und die Projektion der zweiten leitfähigen Schicht 304 in Vertikalrichtung.
  • Mit Bezug auf 9I wird durch einen PECVD-Prozess eine dielektrische Schicht 309 auf dem Gate 308 gebildet, wobei die dielektrische Schicht 309 das Gate 308 und die Gate-Isolierschicht 307 bedeckt. In einigen Ausführungsformen kann die dielektrische Schicht 309 ein dielektrisches Material wie zum Beispiel eine Nitrid-/Siliziumverbindung oder eine Sauerstoff-/Siliziumverbindung aufweisen. Zwei erste Durchkontaktierungen 3a werden mittels eines Trockenätzprozesses gebildet. Die ersten Durchkontaktierungen 3a durchdringen die dielektrische Schicht 309 und die Gate-Isolierschicht 307 und legen einen Teilbereich der strukturierten Polysiliziumschicht 306 frei. Eine zweite Durchkontaktierung 3b wird gebildet, welche die dielektrische Schicht 309, die Gate-Isolierschicht 307, die Pufferschicht 305 und die erste Isolierschicht 303 durchdringt und einen Teilbereich der strukturierten ersten leitfähigen Schicht 302 freilegt.
  • Mit Bezug auf 9J wird eine Source/Drain-Metallschicht 310 auf der dielektrischen Schicht 309 durch einen Kathodenzerstäubungsprozess gebildet, und an der Source/Drain-Metallschicht 310 wird ein Photoätzprozess durchgeführt, um eine Source 310a zu bilden, die eine erste Durchkontaktierung 3a füllt, und ein Drain 310b, das die andere erste Durchkontaktierung 3a und die zweite Durchkontaktierung 3b füllt. Die Source/Drain-Metallschicht 310 kann ein leitfähiges Material mit einem relativ niedrigen Widerstand aufweisen, wie zum Beispiel eine Molybdän-/Aluminiumlegierung, Chrom oder Molybdän. Die Source 310a und das Drain 310b sind über die ersten Durchkontaktierungen 3a elektrisch mit der Polysiliziumschicht 306 verbunden und das Drain 310b ist darüber hinaus über die zweite Durchkontaktierung 3b elektrisch mit der ersten leitfähigen Schicht 302 verbunden. Es wäre anzumerken, dass in einigen Ausführungsformen die Source 310a und das Drain 310b vertauscht sein können und die Positionsbeziehung nicht auf 9J beschränkt ist.
  • Mit Bezugnahme auf 9K wird eine Planarisierungsschicht 311 auf der Source 310a und dem Drain 310b gebildet, welche die dielektrische Schicht 309, die Source 310a und das Drain 310b bedeckt. In einigen Ausführungsformen kann die Planarisierungsschicht 311 eine organische, dünne Schicht aufweisen. Eine vierte Durchkontaktierung 3c, deren Position der Position des Drain 310b entspricht, wird in der Planarisierungsschicht 311 gebildet. Die vierte Durchkontaktierung 3c durchdringt die Planarisierungsschicht 311 und legt einen Teilbereich des Drain 310b frei. In einigen Ausführungsformen ist die Fläche der vierten Durchkontaktierung 3c größer oder gleich der Fläche der ersten Durchkontaktierung 3a, die mit dem Drain 310b aufgefüllt ist.
  • Mit Bezugnahme auf 9L wird eine erste transparente Elektrode 312 auf der Planarisierungsschicht 311 gebildet und dann geätzt, um eine fünfte Durchkontaktierung 3d zu bilden, deren Position der Position der vierten Durchkontaktierung 3c entspricht und die einen Teilbereich der Planarisierungsschicht 311 und einen Teilbereich des Drain 310b freilegt.
  • Mit Bezugnahme auf 9M wird durch einen PECVD-Prozess eine als Schutzschicht dienende, zweite Isolierschicht 313 auf der ersten transparenten Elektrode 312 und in der fünften Durchkontaktierung 3d und vierten Durchkontaktierung 3c gebildet. In einigen Ausführungsformen kann die zweite Isolierschicht 313 Siliziumnitrid aufweisen. Danach wird durch einen Trockenätzprozess eine dritte Durchkontaktierung 3e gebildet, die die zweite Isolierschicht 313 und die Planarisierungsschicht 311 durchdringt. Durch die dritte Durchkontaktierung 3e wird das Drain 310b freigelegt.
  • Mit Bezugnahme auf 9N wird durch einen Kathodenzerstäubungsprozess eine zweite transparente Elektrode 314 auf der zweiten Isolierschicht 313 und in der dritten Durchkontaktierung 3e gebildet. Die zweite transparente Elektrode 314 ist über die dritte Durchkontaktierung 3e mit dem Drain 310b verbunden, um eine Pixelelektrode zu bilden.
  • Das in 9N gezeigte LTPS-Anordnungssubstrat 300 wird auf Grundlage der obigen Schritte gebildet. Bei dem LTPS-Anordnungssubstrat 300 sind die erste leitfähige Schicht 302 und die zweite leitfähige Schicht 304 auf dem ersten Substrat 301 gebildet, die galvanisch voneinander getrennt und auf dem ersten Substrat 301 schichtweise übereinandergelegt sind. Die erste leitfähige Schicht 302, die zweite leitfähige Schicht 304 und die dazwischenliegende erste Isolierschicht 303 bilden die Speicherkapazität Cs. Die Speicherkapazität Cs ist unter einer Schwarzmatrix angeordnet und hat eine relativ große Fläche, wodurch die Speicherkapazität Cs ungefähr 50% der gesamten Pixelkapazität ausmachen kann. Das heißt, dass die Speicherkapazität Cs bestmöglich erhöht ist, ohne das Aperturverhältnis zu beeinträchtigen. Daneben ist in den obigen Ausführungsformen die gemeinsame Elektrode (die zweite leitfähige Schicht 304) unter einem leitfähigen Graben gebildet, was den durch ein äußeres Potenzial verursachten Einfluss abschirmen und die Bildung eines Rückseitengrabens vermeiden kann, sodass ein Leckstrom reduziert wird.
  • In einer Ausführungsform der vorliegenden Offenbarung wird eine Anzeigevorrichtung bereitgestellt, die ein beliebiges der in den 1, 3 und 5 gezeigten LTPS-Anordnungssubstrate enthält. Die Struktur und die Bildungsprozesse des LTPS-Anordnungssubstrats können den oben genannten Ausführungsformen entsprechen und werden hier nicht im Einzelnen beschrieben.
  • In den obigen Ausführungsformen sind die LTPS-Anordnungssubstrate und die entsprechenden Bildungsverfahren im Einzelnen beschrieben. Das Prinzip und die Realisierungsverfahren der vorliegenden Offenbarung sind in Verbindung mit den genau dargelegten Ausführungsformen beschrieben. Die vorstehende Beschreibung der Ausführungsformen trägt dazu bei, dass Fachleute den Sinngehalt der vorliegenden Offenbarung nachvollziehen können. Der Fachmann kann die Ausführungsformen in Bezug auf Umsetzungsmöglichkeiten und Anwendungsbereiche modifizieren und abändern, ohne den gedanklichen Inhalt und den Umfang der vorliegenden Offenbarung zu verlassen. Deshalb ist die vorliegende Offenbarung nicht auf die vorstehend genannten Ausführungsformen beschränkt.

Claims (16)

  1. Niedertemperatur-Polysilizium-(LTPS)-Anordnungssubstrat (100; 200; 300), umfassend: ein erstes Substrat (101; 201; 301); eine Schichtungsstruktur auf dem ersten Substrat (101; 201; 301), wobei die Schichtungsstruktur eine erste leitfähige Schicht (104; 204; 302) und eine zweite leitfähige Schicht (102; 202; 304) umfasst, wobei die erste und zweite leitfähige Schicht galvanisch voneinander getrennt sind; eine Polysiliziumschicht (106; 206; 306) über der ersten und zweiten leitfähigen Schicht; eine Zwischenlagen-Isolierschicht (109; 209; 309) über der Polysiliziumschicht (106; 206; 306); und eine Source/Drain-Metallschicht (110; 210; 310) auf der Zwischenlagen-Isolierschicht (109; 209; 309), wobei die Source/Drain-Metallschicht (110; 210; 310) eine Source (110a; 210a; 310a) und ein Drain (110b; 210b; 310b) aufweist, wobei die Source (110a; 210a; 310a) und das Drain (110b; 210b; 310b) über eine erste Durchkontaktierung (1a; 2a; 3a) elektrisch mit der Polysiliziumschicht (106; 206; 306) verbunden sind, und wobei die Source (110a; 210a; 310a) oder das Drain (110b; 210b; 310b) über eine zweite Durchkontaktierung (1b; 2b; 3b) elektrisch mit der ersten leitfähigen Schicht (104; 204; 302) verbunden ist.
  2. LTPS-Anordnungssubstrat (100; 200; 300) nach Anspruch 1, wobei die erste und/oder zweite leitfähige Schicht ein opakes Material aufweisen/aufweist.
  3. LTPS-Anordnungssubstrat (300) nach Anspruch 2, wobei die erste leitfähige Schicht (302) unter der zweiten leitfähigen Schicht (304) angeordnet ist, die erste leitfähige Schicht (302) eine rechteckige Form hat und die zweite leitfähige Schicht (304) eine Streifenform aufweist.
  4. LTPS-Anordnungssubstrat (100) nach Anspruch 2, wobei die erste leitfähige Schicht (104) über der zweiten leitfähigen Schicht (102) angeordnet ist, die erste leitfähige Schicht (104) eine rechteckige Form hat und die zweite leitfähige Schicht (102) eine Streifenform aufweist.
  5. LTPS-Anordnungssubstrat (200) nach Anspruch 2, wobei die erste leitfähige Schicht (204) über der zweiten leitfähigen Schicht (202) angeordnet ist, die erste leitfähige Schicht (204) eine rechteckige Form hat und die zweite leitfähige Schicht (202) transparent ist und eine Flachebenenform hat.
  6. LTPS-Anordnungssubstrat (100; 200; 300) nach einem der Ansprüche 3 bis 5, darüber hinaus eine erste transparente Elektrode (114; 214; 314) aufweisend, die über der Source/Drain-Metallschicht (110; 210; 310) angeordnet und mittels einer dritten Durchkontaktierung (1e; 2e; 3e) elektrisch mit der Source (110a; 210a; 310a) oder dem Drain (110b; 210b; 310b) verbunden ist.
  7. LTPS-Anordnungssubstrat (100; 200; 300) nach Anspruch 6, darüber hinaus mit einer zweiten transparenten Elektrode (112; 212; 312), die in derselben Schicht wie die erste transparente Elektrode (114; 214; 314) angeordnet ist oder zwischen der ersten transparenten Elektrode (114; 214; 314) und der Source/Drain-Metallschicht (110; 210; 310) angeordnet ist.
  8. LTPS-Anordnungssubstrat (100; 200; 300) nach Anspruch 1, wobei das LTPS-Anordnungssubstrat (100; 200; 300) ein obenliegendes Gate oder ein untenliegendes Gate aufweist.
  9. Verfahren zur Bildung eines Niedertemperatur-Polysilizium-(LTPS)-Anordnungssubstrats (100; 200; 300) nach Anspruch 1, umfassend: Bereitstellen eines ersten Substrats (101; 201; 301); Bilden einer ersten leitfähigen Schicht (104; 204; 302) und einer zweiten leitfähigen Schicht (102; 202; 304), wobei die erste und zweite leitfähige Schicht auf dem ersten Substrat (101; 201; 301) schichtweise übereinandergelegt und galvanisch voneinander getrennt sind; Bilden einer Polysiliziumschicht (106; 206; 306) über der ersten und zweiten leitfähigen Schicht; Bilden einer Zwischenlagen-Isolierschicht (109; 209; 309) über der Polysiliziumschicht (106; 206; 306); Bilden einer ersten Durchkontaktierung (1a; 2a; 3a) und einer zweiten Durchkontaktierung (1b; 2b; 3b) durch Ätzen, wobei die erste Durchkontaktierung (1a; 2a; 3a) einen Teilbereich der Polysiliziumschicht (106; 206; 306) freilegt und die zweite Durchkontaktierung (1b; 2b; 3b) einen Teilbereich der ersten leitfähigen Schicht (104; 204; 302) freilegt; Bilden einer Source/Drain-Metallschicht (110; 210; 310) auf der Zwischenlagen-Isolierschicht (109; 209; 309); und Bilden einer Source (110a; 210a; 310a) und eines Drain (110b; 210b; 310b) durch Strukturieren der Source/Drain-Metallschicht (110; 210; 310), wobei die Source (110a; 210a; 310a) und das Drain (110b; 210b; 310b) über die erste Durchkontaktierung (1a; 2a; 3a) elektrisch mit der Polysiliziumschicht (106; 206; 306) verbunden werden und die Source (110a; 210a; 310a) oder das Drain (110b; 210b; 310b) mittels der zweiten Durchkontaktierung (1b; 2b; 3b) elektrisch mit der ersten leitfähigen Schicht (104; 204; 302) verbunden wird.
  10. Verfahren nach Anspruch 9, wobei das Bilden der ersten leitfähigen Schicht (302) und zweiten leitfähigen Schicht (304) umfasst: Bilden der ersten leitfähigen Schicht (302) auf dem ersten Substrat (301); Strukturieren der ersten leitfähigen Schicht (302) zu einer rechteckigen Form; Bilden einer ersten Isolierschicht (303) auf der ersten leitfähigen Schicht (302); Bilden der zweiten leitfähigen Schicht (304) auf der ersten Isolierschicht (303); und Strukturieren der zweiten leitfähigen Schicht (304) zu einer Streifenform.
  11. Verfahren nach Anspruch 10, wobei das LTPS-Anordnungssubstrat (300) darüber hinaus eine Pufferschicht (305) und eine Gate-Isolierschicht (307) aufweist, die zwischen der ersten Isolierschicht (303) und der Zwischenlagen-Isolierschicht (309) angeordnet ist, und wobei das Bilden der Zwischenlagen-Isolierschicht (309) über der Polysiliziumschicht (306) und das Bilden der ersten Durchkontaktierung (3a) und zweiten Durchkontaktierung (3b) durch Ätzen umfassen: Bilden der Zwischenlagen-Isolierschicht (309) über der Polysiliziumschicht (306); und Ätzen der Zwischenlagen-Isolierschicht (309), der Gate-Isolierschicht (307), der Pufferschicht (305) und der ersten Isolierschicht (303), um die erste Durchkontaktierung (3a) und die zweite Durchkontaktierung (3b) zu bilden, wobei die erste Durchkontaktierung (3a) die Zwischenlagen-Isolierschicht (309) und die Gate-Isolierschicht (307) durchdringt und einen Teilbereich der Polysiliziumschicht (306) freilegt, und wobei die zweite Durchkontaktierung (3b) die Zwischenlagen-Isolierschicht (309), die Gate-Isolierschicht (307), die Pufferschicht (305) und die erste Isolierschicht (303) durchdringt und einen Teilbereich der ersten leitfähigen Schicht (302) freilegt.
  12. Verfahren nach Anspruch 9, wobei das Bilden der ersten leitfähigen Schicht (204) und zweiten leitfähigen Schicht (202) umfasst: Bilden der zweiten leitfähigen Schicht (202) auf dem ersten Substrat (201); Bilden einer ersten Isolierschicht (203) auf der zweiten leitfähigen Schicht (202); Bilden der ersten leitfähigen Schicht (204) auf der ersten Isolierschicht (203); und Strukturieren der ersten leitfähigen Schicht (204) zu einer rechteckigen Form.
  13. Verfahren nach Anspruch 12, wobei das LTPS-Anordnungssubstrat (200) überdies eine Pufferschicht (205) und eine Gate-Isolierschicht (207) aufweist, die zwischen der ersten Isolierschicht (203) und der Zwischenlagen-Isolierschicht (209) angeordnet sind, und wobei das Bilden der Zwischenlagen-Isolierschicht (209) über der Polysiliziumschicht (206) und das Bilden der ersten Durchkontaktierung (2a) und zweiten Durchkontaktierung (2b) durch Ätzen umfassen: Bilden der Zwischenlagen-Isolierschicht (209) über der Polysiliziumschicht (206); und Ätzen der Zwischenlagen-Isolierschicht (209), der Gate-Isolierschicht (207) und der Pufferschicht (205), um die erste Durchkontaktierung (2a) und die zweite Durchkontaktierung (2b) zu bilden, wobei die erste Durchkontaktierung (2a) die Zwischenlagen-Isolierschicht (209) und die Gate-Isolierschicht (207) durchdringt und einen Teilbereich der Polysiliziumschicht (206) freilegt, und wobei die zweite Durchkontaktierung (2b) die Zwischenlagen-Isolierschicht (209), die Gate-Isolierschicht (207) und die Pufferschicht (205) durchdringt und einen Teilbereich der ersten leitfähigen Schicht (204) freilegt.
  14. Verfahren nach Anspruch 9, wobei das Bilden der ersten leitfähigen Schicht (104) und zweiten leitfähigen Schicht (102) umfasst: Bilden der zweiten leitfähigen Schicht (102) auf dem ersten Substrat (101); Strukturieren der zweiten leitfähigen Schicht (102) zu einer Streifenform; Bilden einer ersten Isolierschicht (103) auf der zweiten leitfähigen Schicht (102); Bilden der ersten leitfähigen Schicht (104) auf der ersten Isolierschicht (103); und Strukturieren der ersten leitfähigen Schicht (104) zu einer rechteckigen Form.
  15. Verfahren nach Anspruch 14, wobei das LTPS-Anordnungssubstrat (100) darüber hinaus eine Pufferschicht (105) und eine Gate-Isolierschicht (107) aufweist, die zwischen der ersten Isolierschicht (103) und der Zwischenlagen-Isolierschicht (109) angeordnet sind, und wobei das Bilden der Zwischenlagen-Isolierschicht (109) über der Polysiliziumschicht (106) und das Bilden der ersten Durchkontaktierung (1a) und zweiten Durchkontaktierung (1b) durch Ätzen umfassen: Bilden der Zwischenlagen-Isolierschicht (109) über der Polysiliziumschicht (106); und Ätzen der Zwischenlagen-Isolierschicht (109), der Gate-Isolierschicht (107) und der Pufferschicht (105), um die erste Durchkontaktierung (1a) und zweite Durchkontaktierung (1b) zu bilden, wobei die erste Durchkontaktierung (1a) die Zwischenlagen-Isolierschicht (109) und die Gate-Isolierschicht (107) durchdringt und einen Teilbereich der Polysiliziumschicht (106) freilegt, und wobei die zweite Durchkontaktierung (1b) die Zwischenlagen-Isolierschicht (109), die Gate-Isolierschicht (107) und die Pufferschicht (105) durchdringt und einen Teilbereich der ersten leitfähigen Schicht (104) freilegt.
  16. Anzeigevorrichtung mit einem Niedertemperatur-Polysilizium-(LTPS)-Anordnungssubstrat (100; 200; 300) nach Anspruch 1.
DE102015116281.4A 2014-10-31 2015-09-25 Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür Active DE102015116281B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410604206.5A CN104538399B (zh) 2014-10-31 2014-10-31 一种ltps阵列基板及其制造方法
CN201410604206.5 2014-10-31

Publications (2)

Publication Number Publication Date
DE102015116281A1 true DE102015116281A1 (de) 2016-05-04
DE102015116281B4 DE102015116281B4 (de) 2023-02-02

Family

ID=52853902

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116281.4A Active DE102015116281B4 (de) 2014-10-31 2015-09-25 Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür

Country Status (3)

Country Link
US (1) US9640559B2 (de)
CN (1) CN104538399B (de)
DE (1) DE102015116281B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
JP6785563B2 (ja) * 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
CN105785676B (zh) 2016-04-29 2018-12-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN106597770B (zh) * 2016-12-28 2019-12-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN108470717B (zh) 2017-02-22 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN107195634A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
US10290666B2 (en) 2017-05-12 2019-05-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Thin film transistor (TFT) array substrates and manufacturing methods thereof
KR20190063230A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
CN108649036B (zh) * 2018-04-28 2021-02-02 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN109003943B (zh) * 2018-06-27 2021-01-29 武汉华星光电技术有限公司 一种阵列基板及其制备方法
KR20200034083A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN109728001A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN111837240B (zh) * 2019-01-29 2022-06-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN109962078B (zh) * 2019-03-28 2021-02-09 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示面板
CN110071146B (zh) * 2019-04-09 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
CN110061013B (zh) * 2019-04-23 2021-06-01 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
JP4155317B2 (ja) * 2006-07-11 2008-09-24 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
TWI329909B (en) 2007-03-16 2010-09-01 Au Optronics Corp Pixel structure of lcd and fabrication method thereof

Also Published As

Publication number Publication date
CN104538399A (zh) 2015-04-22
DE102015116281B4 (de) 2023-02-02
US20160126258A1 (en) 2016-05-05
US9640559B2 (en) 2017-05-02
CN104538399B (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
US9735182B2 (en) Array substrate, display device, and method for manufacturing the array substrate
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102019132961A1 (de) Anzeigevorrichtung
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102013111753B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102018132095A1 (de) Anzeigevorrichtung
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE102005027445A1 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102005056703A1 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE112016004099T5 (de) Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben
DE60108834T2 (de) Pixelzelle mit Dünnfilmtransistor für Anzeigevorrichtung
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE102004048723A1 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final