JP2017524259A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP2017524259A
JP2017524259A JP2017506742A JP2017506742A JP2017524259A JP 2017524259 A JP2017524259 A JP 2017524259A JP 2017506742 A JP2017506742 A JP 2017506742A JP 2017506742 A JP2017506742 A JP 2017506742A JP 2017524259 A JP2017524259 A JP 2017524259A
Authority
JP
Japan
Prior art keywords
channel
film transistor
thin film
transistor according
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017506742A
Other languages
English (en)
Other versions
JP6383486B2 (ja
Inventor
衣志光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017524259A publication Critical patent/JP2017524259A/ja
Application granted granted Critical
Publication of JP6383486B2 publication Critical patent/JP6383486B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ゲート電極と、ソース電極と、ドレイン電極と、を含んでなり、かつ該ソース電極と該ドレイン電極とが該ゲート電極上に並設され、該ソース電極が第１側辺を含み、該ドレイン電極が該第１側辺に対向して位置する第２側辺を含み、かつ、かつ該第１側辺と該第２側辺との間にチャネルが形成され、該第１側辺と該第２側辺とが非直線状を呈し、該チャネルが該第１側辺と該第２側辺とに沿って延伸して形成される寸法が該チャネルのチャネル幅であって、かつ該チャネルのチャネル幅方向において、該チャネルの中間が両端に向かって漸縮し、狭くなる。【選択図】 図３

Description

この発明は、薄膜トランジスタに関する
目下、大サイズＴＦＴ−ＬＣＤ薄膜トランジスタのソースとドレインは、平行し、対向するよう設計されている。図１に開示するように薄膜トランジスタは、ゲート電極（図示しない）と、ソース電極２０と、ドレイン電極４０とを含んでなる。ソース電極２０とドレイン電極４０とは、対向する側辺が互いに平行する。即ち、ソース電極２０とドレイン電極４０との間には長方形のチャネル６０が形成される。ソース電極２０とドレイン電極４０との間のチャネル６０は半透明フィルム構造であって、ソース電極２０とドレイン電極４０との領域は完全に光不透過性で、チャネル６０の箇所は光半透過性である。チャネル６０はチャネル幅Ｗとチャネル長Ｌとを含む。光線はチャネルの両側から入射する。チャネル両側の受光面積は中間より広いため、露光すると両端のフォトレジストが露光によって変形して円弧状を呈し、図２に開示するようにチャネル６０のチャネル幅が狭くなり、薄膜トランジスタの充電率に影響を与える、甚だしくはチャネル６０が開孔する。即ちチャネル幅Ｗが０になり回路状態となる。よって、薄膜トランジスタが損壊する。
この発明は、露光の工程においてチャネル幅が縮小するという情況を改善し、薄膜トランジスタの充電率を保証し、品質を高めるこのできる薄膜トランジスタを提供することを課題とする。
そこで、本発明者は従来の薄膜トランジスタに見られる欠点に鑑み鋭意研究を重ねた結果、ゲート電極と、ソース電極と、ドレイン電極と、を含んでなり、かつ該ソース電極と該ドレイン電極とが該ゲート電極上に並設される薄膜トランジスタにおいて、該ソース電極が第１側辺を含み、該ドレイン電極が該第１側辺に対向して位置する第２側辺を含み、かつ、かつ該第１側辺と該第２側辺との間にチャネルが形成され、該第１側辺と該第２側辺とが非直線状を呈し、該チャネルが該第１側辺と該第２側辺とに沿って延伸して形成される寸法が該チャネルのチャネル幅であって、かつ該チャネルのチャネル幅方向において、該チャネルの中間が両端に向かって漸縮し、狭くなる薄膜トランジスタによって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
以下この発明について説明する。請求項１に記載する薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、を含んでなり、かつ該ソース電極と該ドレイン電極とが該ゲート電極上に並設され、
該ソース電極が第１側辺を含み、該ドレイン電極が該第１側辺に対向して位置する第２側辺を含み、かつ、かつ該第１側辺と該第２側辺との間にチャネルが形成され、
該第１側辺と該第２側辺とが非直線状を呈し、該チャネルが該第１側辺と該第２側辺とに沿って延伸して形成される寸法が該チャネルのチャネル幅であって、かつ該チャネルのチャネル幅方向において、該チャネルの中間が両端に向かって漸縮し、狭くなる。
請求項２に記載する薄膜トランジスタは、請求項１における第１側辺が順に接続する第１部分と第２部分と第３部分とを含み、該第１部分と該第３部分３２６とが該第２部分の両側に、対称に設けられ、
該第１部分が該第２部分に接続する接続端と、該第２部分から離れる側の自由端とを含み、かつ該第１部分が該接続端から該自由端に向う方向において該第２側辺に近づく。
請求項３に記載する薄膜トランジスタは、請求項２における第２側辺と該第１側辺とが同一の形状を呈する。
請求項４に記載する薄膜トランジスタは、請求項３における
第２部分が直線状を呈する。
請求項５に記載する薄膜トランジスタは、請求項３における第１部分と該第３部分とがいずれも直線状を呈し、かつ該第１部分と該第２部分との間の夾角と、及び該第３部分と該第２部分との間の夾角が鈍角である。
請求項６に記載する薄膜トランジスタは、請求項３における第１部分と該第３部分とが円弧線状を呈し、かつ該第１部分と該第２部分との間と、及び該第３部分と該第２部分との間が曲線を描いて接続する。
請求項７に記載する薄膜トランジスタは、請求項１におけるチャネルの中間部分において、該チャネルの長さが４.５μｍであって、該チャネルの両端において、該チャネルの長が２.５μｍより長く、４.５μｍより短い。
請求項８に記載する薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、を含んでなり、かつ該ソース電極と該ドレイン電極とが該ゲート電極上に並設され、
該ソース電極が第１側辺を含み、該ドレイン電極が該第１側辺に対向して位置する第２側辺を含み、かつ、かつ該第１側辺と該第２側辺との間にチャネルが形成され、
該第１側辺と該第２側辺とが非直線状を呈し、該チャネルが該第１側辺と該第２側辺とに沿って延伸して形成される寸法が該チャネルのチャネル幅であって、かつ該チャネルのチャネル幅方向において、該チャネルの中間が両端に向かって漸縮し、狭くなり、
該第１側辺が順に接続する第１部分と第２部分と第３部分とを含み、該第１部分と該第３部分３２６とが該第２部分の両側に、対称に設けられ、
該第１部分が該第２部分に接続する接続端と、該第２部分から離れる側の自由端とを含み、かつ該第１部分が該接続端から該自由端に向う方向において該第２側辺に近づき、
該チャネルの中間部分において、該チャネルの長さが４.５μｍであって、該チャネルの両端において、該チャネルの長が２.５μｍより長く、４.５μｍより短い。
請求項９に記載する薄膜トランジスタは、請求項８における第２側辺と該第１側辺とが同一の形状を呈する。
請求項１０に記載する薄膜トランジスタは、請求項９における第２部分が直線状を呈する。
請求項１１に記載する薄膜トランジスタは、請求項９における第１部分と該第３部分とがいずれも直線状を呈し、かつ該第１部分と該第２部分との間の夾角と、及び該第３部分と該第２部分との間の夾角が鈍角である。
請求項１２に記載する薄膜トランジスタは、請求項９における第１部分と該第３部分とが円弧線状を呈し、かつ該第１部分と該第２部分との間と、及び該第３部分と該第２部分との間が曲線を描いて接続する。
従来の薄膜トランジスタにおけるソース電極とドレイン電極とを示した説明図である。 図１に開示する薄膜トランジスタを露光した後の状態を支援した説明図である。 この発明の実施の形態による薄膜トランジスタを示した説明図である。 他の実施の形態による薄膜トランジスタを示した説明図である。
この発明は、露光の工程においてチャネル幅が縮小するという情況を改善し、薄膜トランジスタの充電率を保証し、品質を高めることのできる薄膜トランジスタを提供するものであって、該薄膜トランジスタはゲート電極と、ソース電極と、ドレイン電極と、を含んでなり、かつ該ソース電極と該ドレイン電極とが該ゲート電極上に並設され、
該ソース電極が第１側辺を含み、該ドレイン電極が該第１側辺に対向して位置する第２側辺を含み、かつ、かつ該第１側辺と該第２側辺との間にチャネルが形成され、
該第１側辺と該第２側辺とが非直線状を呈し、該チャネルが該第１側辺と該第２側辺とに沿って延伸して形成される寸法が該チャネルのチャネル幅であって、かつ該チャネルのチャネル幅方向において、該チャネルの中間が両端に向かって漸縮し、狭くなる。係る薄膜トランジスタの特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
図３、図４に開示するように、この発明による薄膜トランジスタ１００は、ゲート電極１０と、ソース電極３０と、ドレイン電極５０と、を含んでなる。ソース電極３０とドレイン電極５０とはゲート電極１０上に並設する。実施例においてゲート電極１０は基板（図示しない）上に設ける。基板はガラス基板であるが、その他材質によってなる基板であってもよく、また可撓性の基板であるか、非可撓性の基板であってもよい。ゲート電極１０は、材質にモリブデンかアルミニウムを含むが、その他金属か、金属化合物か、もしくはこれらを組み合わせた多重層構造を有するものであってもよい。
ソース電極３０は第１側辺３２を含み、ドレイン電極５０は第２側辺５２を含む。第１側辺３２と第２側辺６２とは対向して位置し、かつ第１側辺３２と第２側辺５２との間にチャネル７０が形成される。第１側辺３２と第２側辺５２は非直線状を呈し、チャネル７０が第１側辺３２と第２側辺５２とに沿って延伸して形成される寸法は、チャネル７０のチャネル幅である。即ち、図３に符合Ｗで表わす寸法であって、チャネル７０のチャネル幅方向において、チャネル７０は中間が両端に向かって漸縮し、狭くなる。
この発明は、ソース電極３０とドレイン電極５０との対向する側辺（即ち第１側辺３２と第２側辺５２）について修正を加えるものであって、第１側辺３２と第２側辺５２は非直線状を呈する。このためチャネル７０は幅方向において、チャネル７０の中間が両端に向かって漸縮して狭くなる。露光の工程において、チャネル７０の両端は収縮して狭くなる設計は、薄膜トランジスタのチャネル７０の両端の受ける光エネルギー量が中間の位置の受ける光エネルギー量に相当する。即ち、薄膜トランジスタのチャネル７０のそれぞれの部分の光透過性が一致し、薄膜トランジスタの品質を高めることになる。
第１側辺３２と第２側辺５２とのいずれもが非直線状を呈する設計は、具体的な実施例において、第１側辺３２と第２側辺５２とを複数の線で構成してもよく、また、第１側辺３２と第２側辺５２とが円弧線を描くようにデザインしてもよい。もしくは、第１側辺３２と第２側辺５２とを直線状と円弧線状との組み合わせによって構成してもよい。即ち、この発明においては第１側辺３２と第２側辺５２との形状に制限を加えない。第１側辺３２と第２側辺５２とがいずれも非直線状でなく、かつチャネル７０が中間から両端に向かって漸縮して狭くなれば、薄膜トランジスタのチャネル７０のそれぞれの部分の光透過性が一致し、薄膜トランジスタの品質を高めることができる。
具体的に述べると、図４に開示するように第１側辺３２には、順に連続する第１部分３２２と、第２部分３２４と、第３部分３２６とを含み、第１部分３２２と第３部分３２６とが、第２部分３２４の両側に、対称に設けられる。第１部分３２２は第２部分３２４に接続する接続端と、第２部分３２４から離れる側の自由端３２４とを含み、かつ第１部分３２２は該接続端から該自由端に向う方向において第２側辺５２に近づく。即ち、該自由端の位置において、第１側辺３２と第２側辺５２との間の距離が最も短くなる。
実施例において、第１側辺３２は、形状が第２側辺５２と同一であって、第１側辺３２と第２側辺５２とはチャネル７０の両側に、対称に配置される。
実施例において、第２部分３２４は直線状を呈する。
他の実施の形態において、第１部分３２２と第３部分３２６が直線状を呈し、かつ第１部分３２２と第２部分３２４との間の夾角と、及び第３部分３２６と第２部分３２４との間の夾角を鈍角とする。
別の実施の形態において、第１部分３２２と第３部分３２６とが円弧線状を呈し、かつ第１部分３２２と第２部分３２４との間と、及び第３部分３２６と第２部分３２４との間が曲線を描いて接続する。
具体的に述べると、チャネル７０の中間部分において、チャネル７０の長さが４.５μｍであって、チャネル７０の両端において、チャネル７０の長さが２.５μｍより長く、４.５μｍより短い。
以上は、この発明の好ましい実施の形態を優先的に述べたものであって、この発明の実施の範囲を限定するものではない。よって、当業者がこの発明の原理を離れないことを前提としてなし得る若干の変更、修正などは、いずれもこの発明の特許請求の範囲に属するものとする。
１０ ゲート電極
１００ 薄膜トランジスタ
２０ ソース電極
３０ ソース電極
３２ 第１側辺
３２２ 第１部分
３２４ 第２部分
３２６ 第３部分
４０ ドレイン電極
５０ ドレイン電極
５２ 第２側辺
６０ チャネル
７０ チャネル
Ｗ チャネル幅
Ｌ チャネル長

Claims (12)

  1. ゲート電極と、ソース電極と、ドレイン電極と、を含んでなり、かつ該ソース電極と該ドレイン電極とが該ゲート電極上に並設され、
    該ソース電極が第１側辺を含み、該ドレイン電極が該第１側辺に対向して位置する第２側辺を含み、かつ、かつ該第１側辺と該第２側辺との間にチャネルが形成され、
    該第１側辺と該第２側辺とが非直線状を呈し、該チャネルが該第１側辺と該第２側辺とに沿って延伸して形成される寸法が該チャネルのチャネル幅であって、かつ該チャネルのチャネル幅方向において、該チャネルの中間が両端に向かって漸縮し、狭くなることを特徴とする薄膜トランジスタ。
  2. 前記第１側辺が順に接続する第１部分と第２部分と第３部分とを含み、該第１部分と該第３部分３２６とが該第２部分の両側に、対称に設けられ、
    該第１部分が該第２部分に接続する接続端と、該第２部分から離れる側の自由端とを含み、かつ該第１部分が該接続端から該自由端に向う方向において該第２側辺に近づくことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記第２側辺と該第１側辺とが同一の形状を呈することを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記第２部分が直線状を呈することを特徴とする請求項３に記載の薄膜トランジスタ。
  5. 前記第１部分と該第３部分とがいずれも直線状を呈し、かつ該第１部分と該第２部分との間の夾角と、及び該第３部分と該第２部分との間の夾角が鈍角であることを特徴とする請求項３に記載の薄膜トランジスタ。
  6. 前記第１部分と該第３部分とが円弧線状を呈し、かつ該第１部分と該第２部分との間と、及び該第３部分と該第２部分との間が曲線を描いて接続することを特徴とする請求項３に記載の薄膜トランジスタ。
  7. 前記チャネルの中間部分において、該チャネルの長さが４.５μｍであって、該チャネルの両端において、該チャネルの長が２.５μｍより長く、４.５μｍより短いことを特徴とする請求項１に記載の薄膜トランジスタ。
  8. ゲート電極と、ソース電極と、ドレイン電極と、を含んでなり、かつ該ソース電極と該ドレイン電極とが該ゲート電極上に並設され、
    該ソース電極が第１側辺を含み、該ドレイン電極が該第１側辺に対向して位置する第２側辺を含み、かつ、かつ該第１側辺と該第２側辺との間にチャネルが形成され、
    該第１側辺と該第２側辺とが非直線状を呈し、該チャネルが該第１側辺と該第２側辺とに沿って延伸して形成される寸法が該チャネルのチャネル幅であって、かつ該チャネルのチャネル幅方向において、該チャネルの中間が両端に向かって漸縮し、狭くなり、
    該第１側辺が順に接続する第１部分と第２部分と第３部分とを含み、該第１部分と該第３部分３２６とが該第２部分の両側に、対称に設けられ、
    該第１部分が該第２部分に接続する接続端と、該第２部分から離れる側の自由端とを含み、かつ該第１部分が該接続端から該自由端に向う方向において該第２側辺に近づき、
    該チャネルの中間部分において、該チャネルの長さが４.５μｍであって、該チャネルの両端において、該チャネルの長が２.５μｍより長く、４.５μｍより短いことを特徴とする薄膜トランジスタ。
  9. 前記第２側辺と該第１側辺とが同一の形状を呈することを特徴とする請求項８に記載の薄膜トランジスタ。
  10. 前記第２部分が直線状を呈することを特徴とする請求項９に記載の薄膜トランジスタ。
  11. 前記第１部分と該第３部分とがいずれも直線状を呈し、かつ該第１部分と該第２部分との間の夾角と、及び該第３部分と該第２部分との間の夾角が鈍角であることを特徴とする請求項９に記載の薄膜トランジスタ。
  12. 前記第１部分と該第３部分とが円弧線状を呈し、かつ該第１部分と該第２部分との間と、及び該第３部分と該第２部分との間が曲線を描いて接続することを特徴とする請求項９に記載の薄膜トランジスタ。
JP2017506742A 2014-10-20 2014-10-24 薄膜トランジスタ Active JP6383486B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410558127.5A CN104409509A (zh) 2014-10-20 2014-10-20 薄膜晶体管
CN201410558127.5 2014-10-20
PCT/CN2014/089425 WO2016061808A1 (zh) 2014-10-20 2014-10-24 薄膜晶体管

Publications (2)

Publication Number Publication Date
JP2017524259A true JP2017524259A (ja) 2017-08-24
JP6383486B2 JP6383486B2 (ja) 2018-08-29

Family

ID=52647124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017506742A Active JP6383486B2 (ja) 2014-10-20 2014-10-24 薄膜トランジスタ

Country Status (7)

Country Link
US (1) US9588392B2 (ja)
JP (1) JP6383486B2 (ja)
KR (1) KR101962554B1 (ja)
CN (1) CN104409509A (ja)
GB (2) GB2543999B (ja)
RU (1) RU2672979C2 (ja)
WO (1) WO2016061808A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111433917A (zh) * 2017-12-23 2020-07-17 深圳市柔宇科技有限公司 薄膜晶体管、阵列基板及显示屏

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270699A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路
JP2005072135A (ja) * 2003-08-21 2005-03-17 Nec Lcd Technologies Ltd 液晶表示装置及び薄膜トランジスタの製造方法
US20080157086A1 (en) * 2006-12-29 2008-07-03 Au Optronics Corp. Method for manufacturing thin film transistor
US20090152550A1 (en) * 2007-12-18 2009-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US20100244034A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US20110204346A1 (en) * 2010-02-19 2011-08-25 Seiko Epson Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2013191648A (ja) * 2012-03-13 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2013149477A1 (zh) * 2012-04-06 2013-10-10 京东方科技集团股份有限公司 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322738B2 (ja) * 1993-12-08 2002-09-09 株式会社半導体エネルギー研究所 半導体装置及び集積回路ならびに表示装置
JP2002203970A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びそれを用いた液晶表示装置
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US8349671B2 (en) * 2007-09-03 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5542364B2 (ja) * 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7982247B2 (en) * 2008-08-19 2011-07-19 Freescale Semiconductor, Inc. Transistor with gain variation compensation
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP4918172B1 (ja) * 2011-09-07 2012-04-18 英郎 川野 アクティブ・マトリクス型表示装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270699A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路
JP2005072135A (ja) * 2003-08-21 2005-03-17 Nec Lcd Technologies Ltd 液晶表示装置及び薄膜トランジスタの製造方法
US20080157086A1 (en) * 2006-12-29 2008-07-03 Au Optronics Corp. Method for manufacturing thin film transistor
JP2008166671A (ja) * 2006-12-29 2008-07-17 Au Optronics Corp 薄膜トランジスターの製造方法
US20090152550A1 (en) * 2007-12-18 2009-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US20100244034A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2010251732A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
US20110204346A1 (en) * 2010-02-19 2011-08-25 Seiko Epson Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2011171534A (ja) * 2010-02-19 2011-09-01 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び電子機器
JP2013191648A (ja) * 2012-03-13 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2013149477A1 (zh) * 2012-04-06 2013-10-10 京东方科技集团股份有限公司 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置
EP2677543A1 (en) * 2012-04-06 2013-12-25 Boe Technology Group Co. Ltd. Thin film transistor, mask plate for manufacturing thereof, array substrate and display device
JP2015514321A (ja) * 2012-04-06 2015-05-18 京東方科技集團股▲ふん▼有限公司 Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置

Also Published As

Publication number Publication date
GB201904917D0 (en) 2019-05-22
RU2017113550A (ru) 2018-10-19
RU2672979C2 (ru) 2018-11-21
KR20170063843A (ko) 2017-06-08
US9588392B2 (en) 2017-03-07
GB2569718B (en) 2019-12-11
GB2543999A (en) 2017-05-03
US20160282649A1 (en) 2016-09-29
GB2543999B (en) 2019-12-11
RU2017113550A3 (ja) 2018-10-19
GB2569718A (en) 2019-06-26
GB201702975D0 (en) 2017-04-12
WO2016061808A1 (zh) 2016-04-28
GB2569718A9 (en) 2019-07-03
KR101962554B1 (ko) 2019-07-17
CN104409509A (zh) 2015-03-11
JP6383486B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
JP2013179290A5 (ja) 半導体装置
JP2014042013A5 (ja)
JP2016028434A5 (ja)
JP2011054951A5 (ja) 半導体装置
EP3214490A1 (en) Flexible display device
US20150270290A1 (en) Metal oxide tft device and method for manufacturing the same
JP2016028423A5 (ja) トランジスタ
JP2014134567A5 (ja)
JP2016006857A5 (ja) 半導体装置および電子機器
JP2017175129A5 (ja) 半導体装置
JP2014075594A5 (ja)
JP2011049549A5 (ja) 半導体装置、モジュール、及び電子機器
JP2010079038A5 (ja)
JP2017207647A5 (ja)
JP2007208237A5 (ja)
JP2012088427A5 (ja)
JP6383486B2 (ja) 薄膜トランジスタ
JP2009053478A5 (ja)
US9397218B2 (en) Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
US10082713B2 (en) Thin film transistor and liquid crystal display device
JP2011158556A5 (ja)
JP2016027663A5 (ja)
JP2019169572A5 (ja)
US10331000B2 (en) Liquid crystal display and method of manufacturing thereof
JP2015114509A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180803

R150 Certificate of patent or registration of utility model

Ref document number: 6383486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250