JP3342732B2 - 光弁用半導体装置の製造方法 - Google Patents
光弁用半導体装置の製造方法Info
- Publication number
- JP3342732B2 JP3342732B2 JP5915993A JP5915993A JP3342732B2 JP 3342732 B2 JP3342732 B2 JP 3342732B2 JP 5915993 A JP5915993 A JP 5915993A JP 5915993 A JP5915993 A JP 5915993A JP 3342732 B2 JP3342732 B2 JP 3342732B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- light valve
- insulating layer
- pixel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光弁装置、特にアクティ
ブマトリクス型及び単純マトリクス型の光弁用半導体装
置及びその製造方法に関する。
ブマトリクス型及び単純マトリクス型の光弁用半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】従来、光弁装置としては、ポリシリコン
またはアモルファスシリコンをスイッチトランジスタと
したものが知られていた。
またはアモルファスシリコンをスイッチトランジスタと
したものが知られていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
光弁装置では駆動回路が内蔵されておらず、別に製造し
た駆動用ＩＣと外部で接続する必要があった。このた
め、システムとしては実装コストが上乗せされ、また接
続部は、１００μｍ以上のピッチでパッド部を形成しな
ければならないため、装置の小型化ができないという問
題点があった。
光弁装置では駆動回路が内蔵されておらず、別に製造し
た駆動用ＩＣと外部で接続する必要があった。このた
め、システムとしては実装コストが上乗せされ、また接
続部は、１００μｍ以上のピッチでパッド部を形成しな
ければならないため、装置の小型化ができないという問
題点があった。
【０００４】また、一部ポリシリコンを材料に駆動回路
内蔵型の光弁装置も知られているが駆動回路もポリシリ
コンで形成されているため、高速、高駆動力の回路が形
成できないという問題点があった。さらに、光弁装置と
して、液晶のセルギャップを規定するために、ミクロパ
ールとよばれる微細な粒子を画素領域全域にわたって散
布することが通常行われていた。このミクロパールの粒
径は完全には均一ではないため、特定の部分に高い圧力
が加わり、画素内の素子を破壊してしまったり、そこま
ではいたらなくとも、画素内の液晶のセルギャップを精
密に均一に保持することが困難であるという問題点があ
った。
内蔵型の光弁装置も知られているが駆動回路もポリシリ
コンで形成されているため、高速、高駆動力の回路が形
成できないという問題点があった。さらに、光弁装置と
して、液晶のセルギャップを規定するために、ミクロパ
ールとよばれる微細な粒子を画素領域全域にわたって散
布することが通常行われていた。このミクロパールの粒
径は完全には均一ではないため、特定の部分に高い圧力
が加わり、画素内の素子を破壊してしまったり、そこま
ではいたらなくとも、画素内の液晶のセルギャップを精
密に均一に保持することが困難であるという問題点があ
った。
【０００５】本発明は、上記課題を解消して高速動作可
能な駆動回路を内蔵し、液晶のセルギャップが均一に保
持された小型の光弁装置を形成できる光弁用半導体装置
及びその製造方法を提供することを目的とする。
能な駆動回路を内蔵し、液晶のセルギャップが均一に保
持された小型の光弁装置を形成できる光弁用半導体装置
及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置が上
記目的を達成するために採用した主な手段は、シリコン
単結晶基板上に形成された画素領域と駆動回路を同一チ
ップ内に内蔵した光弁用半導体装置において、画素領域
は、光透過を可能としてあり、画素領域以外の領域の厚
さによって液晶のセルギャップを規定したことを特徴と
する。
記目的を達成するために採用した主な手段は、シリコン
単結晶基板上に形成された画素領域と駆動回路を同一チ
ップ内に内蔵した光弁用半導体装置において、画素領域
は、光透過を可能としてあり、画素領域以外の領域の厚
さによって液晶のセルギャップを規定したことを特徴と
する。
【０００７】製造方法としては、シリコン単結晶基板上
に絶縁層を介してシリコン単結晶薄膜デバイス形成層を
有する、いわゆるＳＯＩ基板上のシリコン単結晶薄膜デ
バイス形成層上にＩＣプロセスにより駆動回路と画素領
域を形成した後、透明な支持基板と接着する工程と、シ
リコン単結晶基板を絶縁層を残してエッチング除去する
工程と、画素領域下の絶縁層の全てとシリコン単結晶薄
膜デバイス形成層を所定の膜厚までエッチング除去する
工程とを有することを特徴とする。
に絶縁層を介してシリコン単結晶薄膜デバイス形成層を
有する、いわゆるＳＯＩ基板上のシリコン単結晶薄膜デ
バイス形成層上にＩＣプロセスにより駆動回路と画素領
域を形成した後、透明な支持基板と接着する工程と、シ
リコン単結晶基板を絶縁層を残してエッチング除去する
工程と、画素領域下の絶縁層の全てとシリコン単結晶薄
膜デバイス形成層を所定の膜厚までエッチング除去する
工程とを有することを特徴とする。
【０００８】
【作用】本発明の半導体装置は、従来のポリシリコンま
たはアモルファスシリコンをスイッチトランジスタとし
た光弁装置に比べて高速動作可能な駆動回路を内蔵した
小型の光弁装置を精密なセルギャップを保って形成でき
る光弁用半導体装置を得ることができる。
たはアモルファスシリコンをスイッチトランジスタとし
た光弁装置に比べて高速動作可能な駆動回路を内蔵した
小型の光弁装置を精密なセルギャップを保って形成でき
る光弁用半導体装置を得ることができる。
【０００９】
【実施例】以下、図面を参照して本発明の好適な実施例
を説明する。図１は本発明の光弁用半導体装置による光
弁装置の一実施例を示す模式的断面図である。
を説明する。図１は本発明の光弁用半導体装置による光
弁装置の一実施例を示す模式的断面図である。
【００１０】シリコン単結晶薄膜デバイス形成層１０１
上に駆動回路１０３と画素領域５０２とが形成され、接
着剤層１０６を介して透明な支持基板１０７に固着され
ている。画素領域５０２には各画素についてＭＯＳ型の
スイッチトランジスタ１０４が形成され、配線１０５に
よって駆動回路１０３と接続されている。また、画素へ
の給電を行うべくＭＯＳ型のスイッチトランジスタ１０
４のドレイン領域には多結晶シリコンやＩＴＯ等からな
る画素電極１０８が接続されている。 駆動回路及び画
素領域の各トランジスタ間はフィールド酸化膜１１０に
より、電気的な分離を行っている。
上に駆動回路１０３と画素領域５０２とが形成され、接
着剤層１０６を介して透明な支持基板１０７に固着され
ている。画素領域５０２には各画素についてＭＯＳ型の
スイッチトランジスタ１０４が形成され、配線１０５に
よって駆動回路１０３と接続されている。また、画素へ
の給電を行うべくＭＯＳ型のスイッチトランジスタ１０
４のドレイン領域には多結晶シリコンやＩＴＯ等からな
る画素電極１０８が接続されている。 駆動回路及び画
素領域の各トランジスタ間はフィールド酸化膜１１０に
より、電気的な分離を行っている。
【００１１】画素領域５０２においては、絶縁層１０２
が除去され、シリコン単結晶薄膜デバイス形成層１０１
は、その低面がフィールド酸化膜１１０の低面と略等し
くなるように薄膜化されている。そしてシリコン単結晶
薄膜デバイス形成層１０１の低面を保護する絶縁性の保
護膜１０９が形成され、保護膜１０９の表面には配向膜
２０１が形成してある。
が除去され、シリコン単結晶薄膜デバイス形成層１０１
は、その低面がフィールド酸化膜１１０の低面と略等し
くなるように薄膜化されている。そしてシリコン単結晶
薄膜デバイス形成層１０１の低面を保護する絶縁性の保
護膜１０９が形成され、保護膜１０９の表面には配向膜
２０１が形成してある。
【００１２】画素領域以外の領域には絶縁層１０２が残
されている。そして対向電極２０２及び配向膜２０１を
有する対向基板２０３との間に液晶層２０４をシール３
０１により挟持する構造をとる。このとき、液晶層２０
４の厚さ（セルギャップ）は、画素領域以外の領域のシ
リコン単結晶薄膜デバイス形成層１０１および絶縁層１
０２の膜厚により正確に制御され、従来と異なり、画素
内に於いてミクロパールは存在しない。
されている。そして対向電極２０２及び配向膜２０１を
有する対向基板２０３との間に液晶層２０４をシール３
０１により挟持する構造をとる。このとき、液晶層２０
４の厚さ（セルギャップ）は、画素領域以外の領域のシ
リコン単結晶薄膜デバイス形成層１０１および絶縁層１
０２の膜厚により正確に制御され、従来と異なり、画素
内に於いてミクロパールは存在しない。
【００１３】図１の例では、画素領域５０２には各画素
ごとにスイッチトランジスタ１０４を有する、アクティ
ブマトリクス型の場合について説明したが、単純マトリ
クス型の場合にはスイッチ素子を持たない構造となる。
図１の実施例によれば、駆動回路１０３はシリコン単結
晶薄膜デバイス形成層１０１上に形成されているため、
従来の多結晶シリコン上に形成した場合に比べて高速動
作が可能である。また、駆動回路１０３が形成されるシ
リコン単結晶薄膜デバイス形成層１０１の膜厚は数μｍ
と比較的厚いため、バックチャネルの発生や、基板電位
の変動といった薄膜ＳＯＩデバイスの問題点から解放さ
れて、バルクシリコン上のＩＣと同様の安定した動作が
可能となる。
ごとにスイッチトランジスタ１０４を有する、アクティ
ブマトリクス型の場合について説明したが、単純マトリ
クス型の場合にはスイッチ素子を持たない構造となる。
図１の実施例によれば、駆動回路１０３はシリコン単結
晶薄膜デバイス形成層１０１上に形成されているため、
従来の多結晶シリコン上に形成した場合に比べて高速動
作が可能である。また、駆動回路１０３が形成されるシ
リコン単結晶薄膜デバイス形成層１０１の膜厚は数μｍ
と比較的厚いため、バックチャネルの発生や、基板電位
の変動といった薄膜ＳＯＩデバイスの問題点から解放さ
れて、バルクシリコン上のＩＣと同様の安定した動作が
可能となる。
【００１４】一方、画素領域５０２のシリコン単結晶薄
膜デバイス形成層１０１は、薄膜化されているため、光
を照射した場合に電子、正孔の発生量を少なくすること
ができる。これによってスイッチトランジスタ１０４の
オフリーク電流を小さく抑えることができ、光弁装置の
表示コントラストの向上に大きな効果を与えることがで
きる。本発明者の実験によると、単結晶薄膜デバイス形
成層１０１の膜厚を、０．３μｍ以下にした場合に、光
照射によるオフリーク電流はほとんど観測できないレベ
ル（０．０１ピコアンペア）になることが示されてい
る。このとき、スイッチトランジスタ１０４にはバック
チャネルの発生を防止するためにＰチャネルＭＯＳ型ト
ランジスタを用いるとより効果的である。駆動回路１０
３と画素領域５０２内のスイッチトランジスタ１０４と
はＩＣプロセス中に互いに配線されているので、数μｍ
ピッチでの接続が可能であり、従来は光弁装置と別に製
造した駆動用ＩＣとを外部で接続するために１００μｍ
以上のピッチが必要であることに比べると、著しい微細
化が可能であり、接続部が無いので信頼性も向上する。
膜デバイス形成層１０１は、薄膜化されているため、光
を照射した場合に電子、正孔の発生量を少なくすること
ができる。これによってスイッチトランジスタ１０４の
オフリーク電流を小さく抑えることができ、光弁装置の
表示コントラストの向上に大きな効果を与えることがで
きる。本発明者の実験によると、単結晶薄膜デバイス形
成層１０１の膜厚を、０．３μｍ以下にした場合に、光
照射によるオフリーク電流はほとんど観測できないレベ
ル（０．０１ピコアンペア）になることが示されてい
る。このとき、スイッチトランジスタ１０４にはバック
チャネルの発生を防止するためにＰチャネルＭＯＳ型ト
ランジスタを用いるとより効果的である。駆動回路１０
３と画素領域５０２内のスイッチトランジスタ１０４と
はＩＣプロセス中に互いに配線されているので、数μｍ
ピッチでの接続が可能であり、従来は光弁装置と別に製
造した駆動用ＩＣとを外部で接続するために１００μｍ
以上のピッチが必要であることに比べると、著しい微細
化が可能であり、接続部が無いので信頼性も向上する。
【００１５】図２（ａ）〜（ｃ）は、図１に示した本発
明の光弁用半導体装置による光弁装置の製造方法の工程
順断面図である。図２（ａ）に示したように、シリコン
単結晶基板４０１上に絶縁層１０２を介してシリコン単
結晶薄膜デバイス形成層１０１を有する、いわゆるＳＯ
Ｉ基板６０１上のシリコン単結晶薄膜デバイス形成層上
１０１に通常のＩＣプロセスにより駆動回路１０３と画
素領域５０２とを形成する。シリコン単結晶薄膜デバイ
ス形成層上１０１の膜厚は、設定する液晶のセルギャッ
プにより変えることができるが、おおむね数μｍであ
る。また、図示しないが、画素領域５０２にはアクティ
ブマトリクス型の場合、各画素ごとにスイッチトランジ
スタを有し、単純マトリクス型の場合にはスイッチ素子
を持たない構造となる。
明の光弁用半導体装置による光弁装置の製造方法の工程
順断面図である。図２（ａ）に示したように、シリコン
単結晶基板４０１上に絶縁層１０２を介してシリコン単
結晶薄膜デバイス形成層１０１を有する、いわゆるＳＯ
Ｉ基板６０１上のシリコン単結晶薄膜デバイス形成層上
１０１に通常のＩＣプロセスにより駆動回路１０３と画
素領域５０２とを形成する。シリコン単結晶薄膜デバイ
ス形成層上１０１の膜厚は、設定する液晶のセルギャッ
プにより変えることができるが、おおむね数μｍであ
る。また、図示しないが、画素領域５０２にはアクティ
ブマトリクス型の場合、各画素ごとにスイッチトランジ
スタを有し、単純マトリクス型の場合にはスイッチ素子
を持たない構造となる。
【００１６】次に、図２（ｂ）に示したように、ＳＯＩ
基板６０１を接着剤層１０６を介して透明な支持基板１
０７と接着する。 ここで接着剤層１０６と支持基板１
０７は透明材料であるため光透過型の装置、例えば光弁
用基板を作製できる。次に、シリコン単結晶基板４０１
をエッチング除去する。このエッチングはエッチャント
にＫＯＨ溶液やヒドラジン溶液を用いることにより行わ
れ、シリコン酸化膜あるいはシリコン窒化膜またはその
複合膜よりなる絶縁層１０２が露出した時点で進行が止
まる。
基板６０１を接着剤層１０６を介して透明な支持基板１
０７と接着する。 ここで接着剤層１０６と支持基板１
０７は透明材料であるため光透過型の装置、例えば光弁
用基板を作製できる。次に、シリコン単結晶基板４０１
をエッチング除去する。このエッチングはエッチャント
にＫＯＨ溶液やヒドラジン溶液を用いることにより行わ
れ、シリコン酸化膜あるいはシリコン窒化膜またはその
複合膜よりなる絶縁層１０２が露出した時点で進行が止
まる。
【００１７】次に、図２（ｃ）に示したように、画素領
域５０２下の絶縁層１０２の全てとシリコン単結晶薄膜
デバイス形成層１０１を、その低面が図１に示したよう
にフィールド酸化膜１１０の低面と略等しくなるように
薄膜化する。望ましくはシリコン単結晶薄膜デバイス形
成層の膜厚は０．３μｍ以下になるようにフィールド酸
化膜１１０の膜厚を設定しておくとよい。１０１シリコ
ン単結晶薄膜デバイス形成層１０１の薄膜化には、フィ
ールド酸化膜１１０の低面が露出した時点で終点検出が
可能なドライエッチングを用いると都合がよい。そして
図示しないが、シリコン単結晶薄膜デバイス形成層１０
１の低面を保護する絶縁性の保護膜１０９を形成し、続
いて保護膜１０９の表面に配向膜２０１を形成し、配向
処理を施す。画素領域以外の領域には絶縁層１０２が残
されている。
域５０２下の絶縁層１０２の全てとシリコン単結晶薄膜
デバイス形成層１０１を、その低面が図１に示したよう
にフィールド酸化膜１１０の低面と略等しくなるように
薄膜化する。望ましくはシリコン単結晶薄膜デバイス形
成層の膜厚は０．３μｍ以下になるようにフィールド酸
化膜１１０の膜厚を設定しておくとよい。１０１シリコ
ン単結晶薄膜デバイス形成層１０１の薄膜化には、フィ
ールド酸化膜１１０の低面が露出した時点で終点検出が
可能なドライエッチングを用いると都合がよい。そして
図示しないが、シリコン単結晶薄膜デバイス形成層１０
１の低面を保護する絶縁性の保護膜１０９を形成し、続
いて保護膜１０９の表面に配向膜２０１を形成し、配向
処理を施す。画素領域以外の領域には絶縁層１０２が残
されている。
【００１８】次に、図１に示したように、対向電極２０
２及び配向処理された配向膜２０１を有する対向基板２
０３をシール３０１により画素領域５０２の外周領域に
接着し、対向基板２０３と、絶縁層１０２の全てとシリ
コン単結晶薄膜デバイス形成層１０１を、その低面が図
１に示したようにフィールド酸化膜１１０の低面と略等
しくなるように薄膜化した画素領域５０２との間に液晶
を注入し液晶層２０４を形成する。
２及び配向処理された配向膜２０１を有する対向基板２
０３をシール３０１により画素領域５０２の外周領域に
接着し、対向基板２０３と、絶縁層１０２の全てとシリ
コン単結晶薄膜デバイス形成層１０１を、その低面が図
１に示したようにフィールド酸化膜１１０の低面と略等
しくなるように薄膜化した画素領域５０２との間に液晶
を注入し液晶層２０４を形成する。
【００１９】このとき、液晶層２０４の厚さ（セルギャ
ップ）は、画素領域以外の領域のシリコン単結晶薄膜デ
バイス形成層１０１および絶縁層１０２の膜厚により正
確に制御され、従来と異なり、画素内に於いてミクロパ
ールは存在しない構造となる。 また、シール３０１内
にも従来用いられていたセルギャップ制御用のグラスフ
ァイバー等の導入は不要である。
ップ）は、画素領域以外の領域のシリコン単結晶薄膜デ
バイス形成層１０１および絶縁層１０２の膜厚により正
確に制御され、従来と異なり、画素内に於いてミクロパ
ールは存在しない構造となる。 また、シール３０１内
にも従来用いられていたセルギャップ制御用のグラスフ
ァイバー等の導入は不要である。
【００２０】以上により図１に示した本発明の光弁用半
導体装置による光弁装置が完成する。
導体装置による光弁装置が完成する。
【００２１】
【発明の効果】上述したように本発明によれば、駆動回
路はシリコン単結晶薄膜デバイス形成層上に形成されて
いるため、従来の多結晶シリコン上に形成した場合に比
べて高速動作が可能である。また、駆動回路が形成され
るシリコン単結晶薄膜デバイス形成層の膜厚は数μｍと
比較的厚いため、バックチャネルの発生や、基板電位の
変動といった薄膜ＳＯＩデバイスの問題点から解放され
て、バルクシリコン上のＩＣと同様の安定した動作が可
能となる。
路はシリコン単結晶薄膜デバイス形成層上に形成されて
いるため、従来の多結晶シリコン上に形成した場合に比
べて高速動作が可能である。また、駆動回路が形成され
るシリコン単結晶薄膜デバイス形成層の膜厚は数μｍと
比較的厚いため、バックチャネルの発生や、基板電位の
変動といった薄膜ＳＯＩデバイスの問題点から解放され
て、バルクシリコン上のＩＣと同様の安定した動作が可
能となる。
【００２２】一方、画素領域のシリコン単結晶薄膜デバ
イス形成層は、薄膜化されているため、光を照射した場
合に電子、正孔の発生量を少なくすることができる。こ
れによってスイッチトランジスタのオフリーク電流を小
さく抑えることができ、光弁装置の表示コントラストの
向上に大きな効果を与えることができる。このとき、ス
イッチトランジスタにはバックチャネルの発生を防止す
るためにＰチャネルＭＯＳ型トランジスタを用いるとよ
り効果的である。
イス形成層は、薄膜化されているため、光を照射した場
合に電子、正孔の発生量を少なくすることができる。こ
れによってスイッチトランジスタのオフリーク電流を小
さく抑えることができ、光弁装置の表示コントラストの
向上に大きな効果を与えることができる。このとき、ス
イッチトランジスタにはバックチャネルの発生を防止す
るためにＰチャネルＭＯＳ型トランジスタを用いるとよ
り効果的である。
【００２３】駆動回路と画素領域内のスイッチトランジ
スタとはＩＣプロセス中に互いに配線されているので、
数μｍピッチでの接続が可能であり、従来は光弁装置と
別に製造した駆動用ＩＣとを外部で接続するために１０
０μｍ以上のピッチが必要であることに比べると、著し
い微細化が可能であり、接続部が無いので信頼性も向上
する。このように従来のポリシリコンまたはアモルファ
スシリコンをスイッチトランジスタとしたアクティブマ
トリクス型の光弁装置やスイッチ素子を持たない単純マ
トリクス型の光弁装置に比べて高速動作可能な駆動回路
を内蔵した小型の光弁装置を形成できる光弁用半導体装
置を得ることができる。
スタとはＩＣプロセス中に互いに配線されているので、
数μｍピッチでの接続が可能であり、従来は光弁装置と
別に製造した駆動用ＩＣとを外部で接続するために１０
０μｍ以上のピッチが必要であることに比べると、著し
い微細化が可能であり、接続部が無いので信頼性も向上
する。このように従来のポリシリコンまたはアモルファ
スシリコンをスイッチトランジスタとしたアクティブマ
トリクス型の光弁装置やスイッチ素子を持たない単純マ
トリクス型の光弁装置に比べて高速動作可能な駆動回路
を内蔵した小型の光弁装置を形成できる光弁用半導体装
置を得ることができる。
【００２４】また、液晶のセルギャップを規定するため
に、従来のミクロパールの散布およびシール材内へのグ
ラスファイバー等の導入に替えて、画素領域以外の領域
のシリコン単結晶薄膜デバイス形成層および絶縁層の膜
厚により正確に制御するようにしたため、従来の問題点
を解決でき、製造工程の簡略化ができる。
に、従来のミクロパールの散布およびシール材内へのグ
ラスファイバー等の導入に替えて、画素領域以外の領域
のシリコン単結晶薄膜デバイス形成層および絶縁層の膜
厚により正確に制御するようにしたため、従来の問題点
を解決でき、製造工程の簡略化ができる。
【図１】本発明の光弁用半導体装置による光弁装置の一
実施例を示す模式的断面図である。
実施例を示す模式的断面図である。
【図２】本発明の光弁用半導体装置による光弁装置の製
造方法の工程順断面図である。
造方法の工程順断面図である。
１０１ シリコン単結晶薄膜デバイス形成層 １０２ 絶縁層 １０３ 駆動回路 １０４ スイッチトランジスタ １０５ 配線 １０６ 接着剤層 １０７ 支持基板 １０８ 画素電極 １０９ 保護膜 １１０ フィールド酸化膜 ２０１ 配向膜 ２０２ 対向電極 ２０３ 対向基板 ２０４ 液晶層 ３０１ シール ５０２ 画素領域 ６０１ ＳＯＩ基板
フロントページの続き (56)参考文献 特開 平３−100516（ＪＰ，Ａ) 特開 平５−273591（ＪＰ，Ａ) 特開 平３−123077（ＪＰ，Ａ) 特開 平４−178633（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 H01L 27/12 H01L 29/78
Claims (1)
- 【請求項１】 シリコン単結晶基板上に絶縁層を介して
シリコン単結晶薄膜デバイス形成層を有するＳＯＩ基板
上の前記シリコン単結晶薄膜デバイス形成層上にＩＣプ
ロセスにより駆動回路と画素領域を形成する工程と、 次に、前記駆動回路と前記画素領域上に、透明な支持基
板と接着する工程と、 次に、前記シリコン単結晶基板を前記絶縁層までエッチ
ング除去する工程と、 次に、前記画素領域下の前記絶縁層と前記シリコン単結
晶薄膜デバイス形成層とを前記絶縁層側から前記画素領
域のフィールド酸化膜までドライエッチング除去する工
程と、 次に、前記シリコン単結晶薄膜デバイス形成層の前記駆
動回路及び画素素子が形成された面と反対表面に対向電
極と配向膜とを有する対向基板を接着する工程よりなる
ことを特徴とする光弁用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5915993A JP3342732B2 (ja) | 1993-03-18 | 1993-03-18 | 光弁用半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5915993A JP3342732B2 (ja) | 1993-03-18 | 1993-03-18 | 光弁用半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06273797A JPH06273797A (ja) | 1994-09-30 |
| JP3342732B2 true JP3342732B2 (ja) | 2002-11-11 |
Family
ID=13105314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5915993A Expired - Lifetime JP3342732B2 (ja) | 1993-03-18 | 1993-03-18 | 光弁用半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3342732B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW487958B (en) * | 2001-06-07 | 2002-05-21 | Ind Tech Res Inst | Manufacturing method of thin film transistor panel |
-
1993
- 1993-03-18 JP JP5915993A patent/JP3342732B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06273797A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404479B2 (en) | Active matrix lcd comprising a sealing layer with a region overlapping an insulating film formed over another insulating film, and a region where said insulating film is not formed over said another insulating film | |
| EP1180716A3 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| JP2716266B2 (ja) | 単結晶半導体層に集積された電極および駆動装置を含んだ液晶ディスプレイおよびその製造方法 | |
| JPH07168172A (ja) | 液晶表示装置及びその製造方法 | |
| US5537234A (en) | Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display | |
| JP3211995B2 (ja) | 半導体装置の製造方法 | |
| JP3405364B2 (ja) | 半導体装置 | |
| JP3342732B2 (ja) | 光弁用半導体装置の製造方法 | |
| JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH01181570A (ja) | 薄膜トランジスタの製造方法 | |
| JP3073462B2 (ja) | 電気化学的エッチング方法を用いるｓｏｉ型半導体素子の製造方法およびこれを用いた能動駆動液晶表示装置の製造方法 | |
| JPH0829807A (ja) | 液晶表示アレイ及びその製造方法 | |
| JP3076880B2 (ja) | 光弁用半導体装置とその製造方法 | |
| JPH06289424A (ja) | 透過型表示装置 | |
| JP2002110998A (ja) | 電気光学基板およびその製造方法、電気光学装置及び電子機器 | |
| JP3179160B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| US20010002338A1 (en) | Method of preventing generation of particles in chamber | |
| JPH06167721A (ja) | 液晶表示装置の製造方法 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2633402B2 (ja) | 液晶表示装置の製造方法 | |
| JPH07140486A (ja) | 薄膜半導体装置およびそれを用いた液晶表示装置 | |
| JPH06242469A (ja) | 光弁用半導体装置とその製造方法 | |
| JPH0356941A (ja) | 液晶デイスプレイ | |
| JP2001042354A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |