CN101874289A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN101874289A
CN101874289A CN200880117656A CN200880117656A CN101874289A CN 101874289 A CN101874289 A CN 101874289A CN 200880117656 A CN200880117656 A CN 200880117656A CN 200880117656 A CN200880117656 A CN 200880117656A CN 101874289 A CN101874289 A CN 101874289A
Authority
CN
China
Prior art keywords
film
peripheral devices
substrate
thin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880117656A
Other languages
English (en)
Other versions
CN101874289B (zh
Inventor
富安一秀
高藤裕
福岛康守
中川和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101874289A publication Critical patent/CN101874289A/zh
Application granted granted Critical
Publication of CN101874289B publication Critical patent/CN101874289B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体装置的制造方法以及半导体装置。该半导体装置的制造方法是制造包括具有薄膜晶体管的薄膜器件部和设置在薄膜器件部的周围并具有半导体元件的周围器件部的半导体装置的方法，包括：准备基板的第一步骤、在基板上直接贴合周围器件部的第二步骤以及在已贴合了周围器件部的基板上形成薄膜器件部的第三步骤。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及一种半导体装置的制造方法及半导体装置。
背景技术
近年来，作为与显示装置相关的技术，将驱动电路部、控制电路部等周围器件部和像素部一体化的液晶显示器、即所谓的单片式液晶显示器(下面，也称作“系统液晶”)正受到关注。在用于这种系统液晶的半导体装置中，因为在同一基板上同时形成像素部的开关元件和周围器件部，所以能够大幅度减少部件数量。还有，能够削减液晶显示器的组装工序及检验工序。为此，既能降低制造成本，又能提高可靠性。
对液晶显示装置等显示装置实现低耗电化、图像显示的高精细化和高速化等高性能化的要求日趋迫切。还要求周围器件部实现省空间化，进而要求实现高度的系统(存储器、信号处理电路等)集成化。
为此，对用于显示装置中的半导体装置，提出了使各个元件进一步实现精细化的迫切要求，为了在有限的面积中形成多个元件，就要求周围器件部要达到亚微米级的设计规则、即集成电路(下面，也称作“IC”)级的微细图案精度。还有，对构成周围器件部的半导体元件，提出了提高半导体层中的载流子迁移率的要求，为了实现这一要求，也需要实现元件的精细化。
不过，在玻璃基板上直接形成半导体装置的原有制造工艺中，因为玻璃基板的耐热性较低，所以在制造工艺的热处理工序中有可能导致玻璃基板产生翘曲变形，因而有时无法形成所希望的亚微米级电路图案。还有，用于制造系统液晶等液晶显示装置的玻璃基板正不断地趋向大型化，因而在制造工艺中更容易产生玻璃基板面内的翘曲变形。
对此，开发出一种使用在设于电绝缘物上的单晶硅层形成有集成电路的SOI(Silicon On Insulator，绝缘体上硅)基板，向液晶显示器的基板上转印周围器件部的技术。根据该技术，因为能够使用原有的IC芯片制作工序形成包含半导体元件的集成电路，所以能够实现包括具有所希望的亚微米级电路设计的微细且高性能的集成电路的半导体装置。但是，在向基板上转印周围器件部时，如果不是在使基板成为平坦的状态下进行转印的话，就很难确实地将周围器件部接合到基板上。
针对这样的问题，研究并开发出一种技术，即：例如，像专利文献1所公开的那样，在形成像素部的栅极电极后，利用蚀刻去除要用来设置周围器件部的区域的绝缘膜和牺牲膜，将具有半导体元件的半导体器件接合到该区域上。根据该技术，在去除牺牲膜时，通过利用选择比与玻璃基板相适合的蚀刻溶液进行蚀刻，就能够降低玻璃表面的微粗糙度。还有，能够认为：与未形成牺牲膜的工艺(仅蚀刻去除绝缘膜，使玻璃表面露出)相比，转印后的接合性良好。
专利文献1：日本公开特许公报特开2004-158821号公报
发明内容
发明要解决的问题
不过，在如上所述形成像素部的栅极电极后，利用蚀刻去除要用来设置周围器件部的区域的绝缘膜和牺牲膜，将具有半导体元件的半导体器件接合到该区域上的方法中，必须要具有形成牺牲膜的工序，因而在制造效率上存在问题。还有，在蚀刻以后，由于在玻璃表面残留的牺牲膜的残渣等以及因热处理引起的玻璃基板的翘曲变形，而有可能对玻璃基板和周围器件部之间的接合性造成不良影响。
用于解决问题的方案
本发明正是鉴于所述问题而发明出来的，其目的在于：提供一种制造效率高且基板和周围器件部之间的接合性良好的半导体装置的制造方法及半导体装置。
本发明所涉及的半导体装置的制造方法是制造包括具有显示元件的薄膜器件部和设置在该薄膜器件部的周围并具有半导体元件的周围器件部的半导体装置的方法，其特征在于：包括准备玻璃基板的第一步骤、在玻璃基板上直接贴合周围器件部的第二步骤以及在已贴合了周围器件部的玻璃基板上形成薄膜器件部的第三步骤。
还有，本发明所涉及的半导体装置包括具有绝缘表面的基板、设置在基板上的薄膜器件部以及设置在基板上且位于薄膜器件部的周围并具有半导体元件的周围器件部，其特征在于：周围器件部直接设置在基板的绝缘表面上。
根据这样的构成，因为将周围器件部直接贴合在玻璃基板上，所以在平坦的玻璃基板和周围器件部之间不存在其它膜等。因此，玻璃基板和周围器件部能很好地接合起来。还有，因为没有在玻璃基板上形成牺牲膜等，所以装置的制造效率良好。再有，因为在形成薄膜器件部之前，就将周围器件部贴合在玻璃基板上，所以在贴合周围器件部之前的玻璃基板上不存在牺牲膜等的残渣等，不会产生因热处理等引起的翘曲变形。为此，能够将周围器件部贴在更平坦的玻璃基板的表面上。因此，使玻璃基板和周围器件部更好地接合起来。
发明效果
根据本发明，能够提供一种制造效率高且基板和周围器件部之间的接合性良好的半导体装置的制造方法及半导体装置。
附图说明
图1是第一实施方式所涉及的形成有对准标记的玻璃基板的剖视图。
图2是表示已粘贴上周围器件部的状态的玻璃基板的剖视图。
图3是表示已形成了栅极绝缘膜的状态的玻璃基板的剖视图。
图4是表示已形成了栅极电极的状态的玻璃基板的剖视图。
图5是表示已形成了保护膜的状态的玻璃基板的剖视图。
图6是表示利用蚀刻去除了显示区域和周围器件部之间的交界部以及周围器件部上的基础包覆层、栅极绝缘膜及保护膜的状态的玻璃基板的剖视图。
图7是表示已形成了TEOS(正硅酸乙酯)膜的状态的玻璃基板的剖视图。
图8是表示已形成了接触孔的状态的玻璃基板的剖视图。
图9是第一实施方式所涉及的元件基板的剖视图。
图10是第一实施方式所涉及的液晶显示装置的剖视图。
图11是第二实施方式所涉及的形成有对准标记的玻璃基板的剖视图。
图12是表示已粘贴上周围器件部的状态的玻璃基板的剖视图。
图13是表示已形成了栅极电极的状态的玻璃基板的剖视图。
图14是表示已形成了SiN(氮化硅)膜的状态的玻璃基板的剖视图。
图15是表示已形成了平坦化膜的状态的玻璃基板的剖视图。
图16是表示已蚀刻了平坦化膜的状态的玻璃基板的剖视图。
图17是第二实施方式所涉及的元件基板的剖视图。
附图标记说明：
10：液晶显示装置；11、111：元件基板；20、120：薄膜器件部；21：TFT(薄膜晶体管)；22、122：玻璃基板；23、52：半导体基板；40、140：周围器件部；41、141：对准标记；42：MOS晶体管；160：台阶部；161：平坦化膜；163：金属布线。
具体实施方式
下面，参照附图对本发明的实施方式进行详细的说明。此外，本发明并不限于以下实施方式。
(第一实施方式)
图1至图10表示的是本发明的第一实施方式。图10是表示液晶显示装置10的主要部分的示意图。图9是表示元件基板11的主要部分的放大图。还有，图1至图9是对作为半导体装置的元件基板11的制造方法进行说明的剖视图。
如图10所示，液晶显示装置10包括元件基板11、与元件基板11相向而设的相对基板12以及形成在这两个基板之间的液晶层13。
如图9所示，元件基板11包括薄膜器件部20。在元件基板11的薄膜器件部20中，设置有多个像素(省略图示)，对应各个像素中的每一个像素形成了作为显示元件的TFT(薄膜晶体管)21。还有，在元件基板11的液晶层13一侧的表面上设置有取向膜14，并且在该元件基板11的与液晶层13相反一侧的表面上层叠有偏光板15。还有，在元件基板11中，用来驱动并控制各个TFT21的周围器件部40设置在薄膜器件部20的周围。
在相对基板12上，形成有彩色滤光片及由ITO(氧化铟锡)形成的共用电极等，省略它们的图示。还有，在相对基板12的液晶层13一侧的表面上设置有取向膜l6，并且在该相对基板12的与液晶层13相反一侧的表面上层叠有偏光板17。还有，液晶层13由设置在元件基板11和相对基板12之间的密封部件18密封起来。这样一来，液晶显示装置10就利用TFT21控制液晶层13中的液晶分子的取向状态，以进行所希望的显示。
TFT21隔着基础包覆层24、25形成在玻璃基板22上。能够适当地用钡-硼硅酸盐玻璃、钡-铝硼硅酸盐玻璃、碱土金属-铝硼硅酸盐玻璃、硼硅酸盐玻璃、碱土金属-锌-铅-铝硼硅酸盐玻璃或者碱土金属-锌-铝硼硅酸盐玻璃等作玻璃基板22。TFT21具有包含活性区域的半导体层23、覆盖半导体层23的栅极绝缘膜26、设置在栅极绝缘膜26上的栅极电极27以及覆盖栅极电极27的保护膜28。半导体层23是由沟道区域23c、形成在沟道区域两侧的LDD(LightlyDoped Drain，轻掺杂漏极)区域23s’、23d’(均为低浓度杂质区域)以及从两侧夹着沟道区域23c及LDD区域23s’、23d’形成的源极区域23s及漏极区域23d(均为高浓度杂质区域)构成的。半导体层23是由非晶硅半导体层或多晶硅半导体层构成的。
如图9所示，周围器件部40形成在玻璃基板22表面的与对准标记41相对应的位置。周围器件部40具有作为半导体元件的MOS晶体管42。作为第一平坦化膜的绝缘膜43、作为第二平坦化膜的层间绝缘膜44、层间绝缘膜45及绝缘膜46按照这一顺序层叠在玻璃基板22上。绝缘膜43接合在玻璃基板22的表面上。
周围器件部40中的绝缘膜46的表面朝玻璃基板22一侧凹进去，在该绝缘膜46的表面上形成有栅极氧化膜47和LOCOS(硅的局部氧化)氧化膜48。在栅极氧化膜47和绝缘膜46之间形成有栅极电极49和侧壁50。侧壁50分别形成在栅极电极49的左右两侧的侧面上。
在绝缘膜43中，该绝缘膜43与层间绝缘膜44的交界处形成有源极电极51s及漏极电极51d。
在栅极氧化膜47的表面上形成有半导体层52，该半导体层52为单晶硅层。半导体层52是这样形成的，即：通过将剥离用物质离子注入到半导体基板中，形成了剥离层后，沿着剥离层分离并去除掉半导体基板的一部分，由此就形成了半导体层52。
在半导体层52中形成有活性区域53，该活性区域53是由沟道区域53c、形成在该沟道区域左右两侧的LDD区域(低浓度杂质区域)53s’、53d’以及进一步形成在该LDD区域左右两侧的源极区域及漏极区域(高浓度杂质区域)53s、53d构成的。向LDD区域53s’、53d’以及源极区域及漏极区域53s、53d，注入例如磷等N型杂质。
沟道区域53c是以隔着栅极氧化膜47与栅极电极49相向的方式形成的。还有，LDD区域53s’、53d’是以隔着栅极氧化膜47与侧壁50相向的方式形成的。并且，源极电极51s经由接触孔54s连接在源极区域53s上，另一方面漏极电极51d经由接触孔54d连接在漏极区域53d上。
在TFT21的保护膜28上以及周围器件部40的半导体层52上，分别形成有作为绝缘膜的TEOS膜55、SiN膜56及TEOS膜57。以贯穿TEOS膜55、SiN膜56、TEOS膜57、保护膜28及栅极绝缘膜26后分别到达半导体层23的源极区域23s及漏极区域23d的方式形成有接触孔58s、58d。还有，以贯穿TEOS膜55、SiN膜56、TEOS膜57、LOCOS氧化膜48、层间绝缘膜44、层间绝缘膜45及绝缘膜46后到达周围器件部40的源极电极51s的方式形成有接触孔59s。在接触孔58d、58s、59s中，分别形成有由导电性材料构成的布线部60d、60s、61s。
以分别覆盖TFT21及周围器件部40的布线部60d、60s、61s的方式，形成有钝化膜62。在钝化膜62上，形成有作为平坦化膜的有机树脂、无机树脂、聚酰亚胺等的树脂膜63。在布线部60s、61s上，设有未形成树脂膜63的部分，在从该部分一直到树脂膜63上形成有ITO等的导电膜64。周围器件部40和TFT21经由该导电膜64电连接起来。
-元件基板11的制造方法-
下面，对液晶显示装置10中的元件基板11的制造方法进行说明。
首先，如图1所示，准备玻璃基板22，在该玻璃基板22的表面形成在形成周围器件部时用来定位的对准标记41。可以利用在玻璃基板22设置缺口的方法形成对准标记41，也可以利用印刷树脂材料的方法形成对准标记41。
还有，在别的工序中，事先做好用来贴合到玻璃基板22上的周围器件部40。在此，对周围器件部40的制造方法进行说明。首先，在为硅基板的半导体基板(相当于一部分被分离之前的所述半导体层52)中，形成P阱区域，同时还形成LOCOS氧化膜48及栅极氧化膜47。
也就是说，在半导体基板上形成热氧化膜后，将P型杂质元素(例如硼)离子注入到半导体基板的内部。接着，对半导体基板进行热处理，使已被离子注入的P型杂质元素扩散开，并激活该P型杂质元素，由此形成P阱区域。
然后，在热氧化膜的表面上形成氮化硅膜并进行图案化以后，对热氧化膜及半导体基板进行LOCOS氧化，在氮化硅膜的左右两侧形成LOCOS氧化膜48。接着，在去除了氮化硅膜及热氧化膜以后，在形成了热氧化膜的区域形成栅极氧化膜47。
随后，在栅极氧化膜47的表面上层叠导电性材料，并利用光刻法等进行图案化，从而在半导体基板上形成栅极电极49。
接着，在半导体基板的P阱区域中形成活性区域53。首先，离子注入磷等N型杂质元素，形成N型LDD区域53s’、53d’。其后，在栅极氧化膜47的表面上利用CVD(化学气相沉积)等形成SiO2(二氧化硅)膜后进行蚀刻，从而在栅极电极49的两侧壁上形成侧壁50。
然后，以栅极电极49及侧壁50为掩模，离子注入磷等N型杂质元素，由此形成N型源极区域及漏极区域53s、53d。之后，在用SiO2等形成了绝缘膜46后，对LDD区域53s’、53d’、源极区域53s及漏极区域53d进行热处理，激活已被离子注入的杂质元素。
接着，在绝缘膜46的表面上层叠层间绝缘膜45后，隔着层间绝缘膜45将由H(氢)或He(氦)及Ne(氖)等惰性气体元素构成的剥离用物质离子注入到半导体基板的P阱区域。这样一来，在半导体基板中，便形成了包含剥离用物质的剥离层。
随后，以覆盖半导体基板及层间绝缘膜45的方式形成SiO2膜后，利用CMP(Chemical Mechanical Polishing，化学机械研磨)等进行平坦化加工，从而形成层间绝缘膜44。
接着，形成源极电极51s及漏极电极51d。首先，形成贯穿层间绝缘膜44、层间绝缘膜45、绝缘膜46及栅极氧化膜47的接触孔54s、54d。接触孔54s形成在源极区域53s的上方，接触孔54d形成在漏极区域53d的上方。并且，在接触孔54s、54d的内部和层间绝缘膜44的表面上设置导电性材料后，进行图案化。由此，便在接触孔54s的上方位置形成源极电极51s，在接触孔54d的上方位置形成漏极电极51d。随后，在形成了绝缘膜43后，利用CMP等对该绝缘膜43的表面进行平坦化加工。
接着，在对绝缘膜43的表面进行清洗后，按照对准标记41将该已实现平坦化的表面贴合到玻璃基板22上，并以400～600℃左右的温度进行热处理。由此，沿着剥离层将半导体基板的包含P阱区域的那一部分分离开，并将周围器件部40的MOS晶体管42转移到玻璃基板22上。此外，在本实施方式中，将在分离工序中一部分被分离开的半导体基板称作半导体层52。
这样一来，如图2所示，在形成薄膜器件部20之前，在玻璃基板22上就事先形成了周围器件部40。
接着，如图3所示，在玻璃基板22上的显示区域及周围区域的周围器件部40上，形成基础包覆层24、25。
然后，在基础包覆层25的显示区域形成TFT21。也就是说，在基础包覆层25的表面上利用光刻将半导体层23图案化。此时，若在玻璃基板22的显示区域事先做好薄膜器件部形成用对准标记的话，就能够高精度地形成TFT21。
接着，在基础包覆层25上，以覆盖半导体层23的方式层叠栅极绝缘膜26。
之后，在半导体层23上的与形成沟道区域23c的预定位置相对应的部分形成掩模后，离子注入杂质元素，由此便在半导体层23内形成沟道区域23c及其两侧的低浓度杂质区域。
接着，在去除掩模以后，如图4所示的那样，利用光刻进行图案化而形成栅极电极27，使该栅极电极27与半导体层23的沟道区域23c及其两侧的一部分重叠。以该栅极电极27为掩模，将杂质元素离子注入到半导体层23中，由此以夹着沟道区域23c的方式，形成LDD区域23s’、23d’、源极区域23s及漏极区域23d。
然后，如图5所示，用保护膜28覆盖栅极绝缘膜26及栅极电极27。
接着，如图6所示，经由蚀刻，去除显示区域和周围器件部40之间的交界部以及周围器件部40上的基础包覆层24、25、栅极绝缘膜26及保护膜28。还有，通过蚀刻半导体层52，使LOCOS氧化膜48及活性区域53的表面露出。
然后，如图7所示，在从显示区域的保护膜28上一直到周围器件部40上，形成作为绝缘膜的TEOS膜55、SiN膜56及TEOS膜57。
接着，如图8所示，形成接触孔58s、58d及59s。接触孔58s、58d是以贯穿TEOS膜55、SiN膜56、TEOS膜57、保护膜28及栅极绝缘膜26后分别到达半导体层23的源极区域23s及漏极区域23d的方式形成的。还有，接触孔59s是以贯穿TEOS膜55、SiN膜56、TEOS膜57、LOCOS氧化膜48、层间绝缘膜44、层间绝缘膜45及绝缘膜46后到达周围器件部40的源极电极51s的方式形成的。
然后，如图9所示，分别向接触孔58d、58s、59s中填充导电性材料，来形成布线部60d、60s、61s。接着，以分别覆盖TFT21及周围器件部40的布线部60d、60s、61s的方式，形成钝化膜62及作为平坦化膜的树脂膜63。
在布线部60s、61s上，设有未形成树脂膜63的部分，在从该部分一直到树脂膜63上形成ITO等的导电膜64。这样一来，元件基板11就做好了。
-第一实施方式的效果-
根据第一实施方式，因为将周围器件部40直接贴合在玻璃基板22上，所以在平坦的玻璃基板22和周围器件部40之间不存在其它膜等。因此，玻璃基板22和周围器件部40能很好地接合起来。还有，因为没有在玻璃基板22上形成牺牲膜等，所以装置的制造效率良好。再有，因为在形成薄膜器件部20之前，就将周围器件部40贴合在玻璃基板22上，所以在贴合周围器件部40之前的玻璃基板22上不存在牺牲膜等的残渣等，不会产生因热处理等引起的翘曲变形。为此，能够将周围器件部40贴在更平坦的玻璃基板22的表面上。因此，使玻璃基板22和周围器件部40更好地接合起来。
还有，因为在玻璃基板22上设置周围器件部40形成用对准标记41以后，才贴合上周围器件部40，所以能够高精度且高效率地将周围器件部40粘贴到玻璃基板22上。
再有，因为薄膜器件部20包括具有非晶硅半导体层或多晶硅半导体层的TFT21，所以薄膜器件部20具有TFT21的响应速度快等优点。
还有，因为周围器件部40包括由单晶硅形成的半导体层52，所以周围器件部40具有半导体层52中的载流子迁移率高等优点。
(第二实施方式)
下面，对本发明的第二实施方式进行说明。第二实施方式的特征之一在于：在薄膜器件部和周围器件部之间的台阶部设置有平坦化膜。
图11至图17是按顺序说明作为半导体装置的元件基板111的制造方法的剖视图。
-元件基板111的制造方法-
首先，如图11所示，准备玻璃基板122，在该玻璃基板122的表面形成在形成周围器件部时用来定位的对准标记141。
还有，在别的工序中，事先做好用来贴合到玻璃基板122上的周围器件部140。周围器件部140的制造方法及构成都与所述第一实施方式中所示的周围器件部40相同。为此，在图12至图17中，省略图示周围器件部140中的各个构成要素的符号。
按照与第一实施方式相同的方法形成周围器件部140，再按照该对准标记141将该周围器件部140贴合到玻璃基板122上，然后以400～600℃左右的温度进行热处理，沿着剥离层将半导体基板的包含P阱区域的那一部分分离开。
这样一来，如图12所示，在形成薄膜器件部120之前，在玻璃基板122上就事先形成了周围器件部140。
接着，如图13所示，在玻璃基板122上的显示区域及周围区域的周围器件部140上，形成基础包覆层124、125。进而，在基础包覆层125上形成半导体层123。半导体层123包括沟道区域123c、形成在沟道区域两侧的LDD区域123s’、123d’以及从两侧夹着沟道区域123c及LDD区域123s’、123d’而形成的源极区域123s及漏极区域123d。随后，在基础包覆层125及半导体层上形成栅极绝缘膜126，进而在栅极绝缘膜126的显示区域利用光刻进行图案化而形成栅极电极127。
然后，如图14所示，用保护膜128覆盖栅极绝缘膜126及栅极电极127。接着，经由蚀刻，去除显示区域和周围器件部140之间的交界部以及周围器件部140上的基础包覆层124、125、栅极绝缘膜126及保护膜128。还有，通过蚀刻周围器件部140的半导体层，使LOCOS氧化膜及活性区域的表面露出。然后，在从显示区域的保护膜128上直到周围器件部140上，形成作为绝缘膜的TEOS膜155、SiN膜156及TEOS膜157。
接着，如图15所示，在薄膜器件部120、薄膜器件部120和周围器件部140之间的台阶部160及周围器件部140上，利用树脂材料形成平坦化膜161。
随后，如图16所示，仅留下平坦化膜161中与台阶部160相对应的那部分膜，并利用蚀刻将其余的平坦化膜去除。由此，薄膜器件部120和周围器件部140之间的台阶部160便由平坦化膜161填埋起来，而得以实现平坦化。
接着，如图17所示，在薄膜器件部120、平坦化膜161及周围器件部140上形成绝缘膜162。然后，形成接触孔158s、158d及159s。接触孔158s、158d是以贯穿TEOS膜157、SiN膜156、TEOS膜155、保护膜128及栅极绝缘膜126后分别到达半导体层123的源极区域123s及漏极区域123d的方式形成的。还有，接触孔159s是以贯穿TEOS膜、SiN膜、TEOS膜、LOCOS氧化膜、层间绝缘膜及绝缘膜后到达周围器件部140的源极电极的方式形成的。随后，在接触孔158s、158d、159s内及绝缘膜162上分别设置导电性材料后，进行规定的蚀刻处理。由此，形成用来将薄膜器件部120和周围器件部140电连接起来的金属布线163。进一步完成各种工序，从而制作出包括呈矩阵状设置在基板上的多个TFT的元件基板111。
-第二实施方式的效果-
在第二实施方式中，元件基板111具有与第一实施方式相同的效果。进而，因为在台阶部160上形成有平坦化膜161，所以能够很好地抑制从薄膜器件部120一直延伸到周围器件部140的布线及层等受到损坏。
还有，在本实施方式即第二实施方式中，在平坦化膜161上形成了用来将薄膜器件部120和周围器件部140电连接起来的金属布线163。为此，金属布线163并未受到台阶部160的影响。因而，能够很好地抑制例如由于金属布线163弯曲等而产生的断线。
进而，因为用树脂材料形成平坦化膜161，所以能够形成灵活对应台阶部160形状的平坦化膜161，因而台阶部160的平坦性会更好。
此外，虽然在第一实施方式及第二实施方式中，将玻璃基板22、122用作基板，但是并不限于所述玻璃基板，只要是具有绝缘表面的基板均可，例如可以使用塑料基板或石英基板等。
还有，第一实施方式及第二实施方式中所示的周围器件部40、140并没有被特别限定，只要是设置在薄膜器件部20、120的周围并具有半导体元件的器件部即可，例如能够由驱动器或者进一步要求高性能化的存储器、微处理器、图像处理器、时序控制器等系统集成化所需要的高性能器件等构成所述周围器件部。
进而，虽然在第二实施方式中，用树脂材料形成了平坦化膜161，但该材料并不限于此，例如可以使用SOG(Spin-on Glass，旋涂玻璃)材料等形成平坦化膜161。在此，SOG材料指的是作为绝缘膜或平坦化材料被用于一部分工艺中的材料。SOG材料是将硅酸盐化合物溶解于有机溶剂中而获得的溶液，通过使用该材料，能够形成以硅酸盐玻璃(SiO2)为主要成分的膜。
产业实用性
综上所述，本发明对于半导体装置的制造方法及半导体装置很有用。

Claims (14)

1.一种半导体装置的制造方法，该半导体装置包括薄膜器件部和设置在该薄膜器件部的周围并具有半导体元件的周围器件部，其特征在于：
包括：
第一步骤，准备基板，
第二步骤，在所述基板上直接贴合周围器件部，以及
第三步骤，在已贴合了所述周围器件部的基板上形成薄膜器件部。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在设置于所述基板上的薄膜器件部和周围器件部之间，形成有台阶部，
进一步包括：在所述第三步骤之后，在所述台阶部形成平坦化膜的第四步骤。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于：
利用树脂或旋涂玻璃形成所述平坦化膜。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于：
进一步包括：在所述平坦化膜上，形成用来将薄膜器件部和周围器件部电连接起来的金属布线的第五步骤。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在所述基板上，设置周围器件部形成用对准标记以后，贴合上所述周围器件部。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于：
在所述基板上，设置薄膜器件部形成用对准标记以后，形成所述薄膜器件部。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述薄膜器件部包括具有非晶硅半导体层或多晶硅半导体层的薄膜晶体管。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述周围器件部包括单晶硅半导体层。
9.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述周围器件部的半导体元件包括半导体层，
通过将剥离用物质离子注入到半导体基板中而形成剥离层以后，沿着该剥离层分离并去除该半导体基板的一部分，由此形成所述半导体层。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述基板构成液晶显示装置中的形成有多个薄膜晶体管的元件基板。
11.一种半导体装置，包括具有绝缘表面的基板、设置在该基板上的薄膜器件部以及设置在该基板上且位于该薄膜器件部的周围并具有半导体元件的周围器件部，其特征在于：
所述周围器件部直接设置在所述基板的绝缘表面上。
12.根据权利要求11所述的半导体装置，其特征在于：
进一步包括：
形成在所述薄膜器件部和所述周围器件部之间的台阶部，
形成在所述台阶部的平坦化膜，以及
形成在所述平坦化膜上，并将所述薄膜器件部和所述周围器件部电连接起来的金属布线。
13.根据权利要求12所述的半导体装置，其特征在于：
所述平坦化膜是由树脂或旋涂玻璃形成的。
14.根据权利要求11所述的半导体装置，其特征在于：
具有所述绝缘表面的基板是由玻璃、塑料或石英构成的。
CN2008801176564A 2007-12-27 2008-07-24 半导体装置的制造方法及半导体装置 Expired - Fee Related CN101874289B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007336836 2007-12-27
JP2007-336836 2007-12-27
PCT/JP2008/001981 WO2009084125A1 (ja) 2007-12-27 2008-07-24 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN101874289A true CN101874289A (zh) 2010-10-27
CN101874289B CN101874289B (zh) 2012-03-07

Family

ID=40823863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801176564A Expired - Fee Related CN101874289B (zh) 2007-12-27 2008-07-24 半导体装置的制造方法及半导体装置

Country Status (3)

Country Link
US (1) US8188564B2 (zh)
CN (1) CN101874289B (zh)
WO (1) WO2009084125A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037816A1 (en) * 2010-01-22 2013-02-14 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI476739B (zh) * 2013-09-25 2015-03-11 Au Optronics Corp 顯示模組
US10468385B2 (en) * 2017-11-29 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including plurality of chips along with air gap and manufacturing method thereof
WO2019159614A1 (ja) * 2018-02-13 2019-08-22 パナソニックＩｐマネジメント株式会社 無線通信半導体装置およびその製造方法
JPWO2019159727A1 (ja) * 2018-02-13 2021-02-04 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048203A1 (en) 2002-09-10 2004-03-11 Hitachi, Ltd. Method of manufacturing a semiconductor device for high speed operation and low power consumption
JP2004158821A (ja) 2002-09-10 2004-06-03 Hitachi Ltd 半導体装置の製造方法
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4610982B2 (ja) 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
JP4847718B2 (ja) 2005-06-07 2011-12-28 シャープ株式会社 半導体装置及びその製造方法並びに表示装置
JP4747911B2 (ja) * 2006-03-30 2011-08-17 ソニー株式会社 液晶パネル用アレイ基板および液晶パネルならびにこれらの製造方法

Also Published As

Publication number Publication date
US20100252906A1 (en) 2010-10-07
WO2009084125A1 (ja) 2009-07-09
US8188564B2 (en) 2012-05-29
CN101874289B (zh) 2012-03-07

Similar Documents

Publication Publication Date Title
JP3875130B2 (ja) 表示装置及びその製造方法
JP4683688B2 (ja) 液晶表示装置の作製方法
KR100929285B1 (ko) 플렉시블 전자 디바이스의 제조 방법
US7274413B1 (en) Flexible video display apparatus and method
US7023518B1 (en) Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same
EP1751789B1 (en) Flexible electro-optical apparatus and method for manufacturing the same
CN101874289B (zh) 半导体装置的制造方法及半导体装置
US20050221542A1 (en) Semiconductor device and manufacturing method thereof
JP3696132B2 (ja) アクティブマトリクス基板及びその製造方法
US20040218133A1 (en) Flexible electro-optical apparatus and method for manufacturing the same
US20040155244A1 (en) Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus
US6661025B2 (en) Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus
KR100724831B1 (ko) 액티브 매트릭스 기판과 그 제조 방법
JP4439004B2 (ja) アクティブマトリクス基板およびその製造方法
US6545293B2 (en) Thin film transistor flat display
JP3918741B2 (ja) 電気光学装置の製造方法、及び半導体装置の製造方法
JPH06291291A (ja) 半導体装置の製造方法
JPS6390859A (ja) 薄膜トランジスタとその製造方法
JPH01181570A (ja) 薄膜トランジスタの製造方法
JP3278296B2 (ja) 液晶表示アレイの製造方法
JP2008026910A (ja) アクティブマトリクス型表示装置
JP4738097B2 (ja) 液晶表示装置およびその製造方法
KR100760930B1 (ko) Ｌｃｄ 패널 및 그 제조 방법
JP4465126B2 (ja) 液晶表示装置及びその製造方法
JP2007052367A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20200724