DE10005772A1 - Trench-MOSFET - Google Patents

Trench-MOSFET

Info

Publication number
DE10005772A1
DE10005772A1 DE2000105772 DE10005772A DE10005772A1 DE 10005772 A1 DE10005772 A1 DE 10005772A1 DE 2000105772 DE2000105772 DE 2000105772 DE 10005772 A DE10005772 A DE 10005772A DE 10005772 A1 DE10005772 A1 DE 10005772A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor
semiconductor layer
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000105772
Other languages
English (en)
Other versions
DE10005772B4 (de
Inventor
Wolfgang Werner
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10005772A priority Critical patent/DE10005772B4/de
Publication of DE10005772A1 publication Critical patent/DE10005772A1/de
Application granted granted Critical
Publication of DE10005772B4 publication Critical patent/DE10005772B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen stabilen Trench-MOSFET, bei dem zur Verminderung der Feldstärke an den Trenchenden in deren Bereich ein floatendes oder auf festem Potential liegendes Gebiet (10) des zur Driftstrecke (3) entgegengesetzten Leitungstyps vorgesehen ist.

Description

Die vorliegende Erfindung betrifft einen Trench-MOSFET mit einer auf einem Halbleiterkörper des einen Leitungstyps vor­ gesehenen Halbleiterschicht des anderen, zum einen Leitungs­ typ entgegengesetzten Leitungstyps, einem von einer Oberflä­ che der Halbleiterschicht aus in diese bis zum Halbleiterkör­ per eingebrachten Trench, einer im Trench vorgesehenen und vom Halbleiterkörper und der Halbleiterschicht durch eine Isolierschicht getrennten Gateelektrode und einer an der ei­ nen Oberfläche in der Halbleiterschicht vorgesehenen und an den Trench angrenzenden Source-Zone des einen Leitungstyps.
Leistungshalbleiterbauelemente, wie beispielsweise Leistungs- Trench-MOSFETs, werden gewöhnlich so ausgelegt, daß sie in der Lage sind, mit möglichst kleinen Verlusten hohe Ströme zu leiten. Dabei sollen diese Leistungshalbleiterbauelemente einfach herstellbar sein.
Im einzelnen müssen bei der Gestaltung von Leistungshalblei­ terbauelementen im wesentlichen die folgenden beiden Randbe­ dingungen eingehalten werden:
  • - Das Leistungshalbleiterbauelement muß bei den meisten An­ wendungen hohe Spannungen sperren können.
  • - In durch MOS-Effekt gesteuerten Leistungshalbleiterbau­ elementen muß verhindert werden, daß es während eines Schaltvorganges in einem solchen Leistungshalbleiterbau­ element zu einer Avalanche-Generation in der Nähe der den Isolator des MOS-Leistungshalbleiterbauelementes bilden­ den Oxidschicht kommt, da durch eine solche Avalanche- Generation gelieferte heiße Ladungsträger in die Isolier­ schicht injiziert werden, wodurch die Einsatzspannung des Leistungshalbleiterbauelementes verschoben wird.
Ein gut leitender und auch einfach herstellbarer Leistungs- MOSFET als Beispiel eines Leistungshalbleiterbauelementes ist in Fig. 3 gezeigt: Es handelt sich hier um einen sogenannten Trench-MOSFET, bei dem auf einem n+-leitenden Siliziumsub­ strat 1, auf dem eine Drainelektrode (D) 2 aus beispielsweise Aluminium vorgesehen ist, auf der der Drainelektrode 2 gegen­ überliegenden Oberfläche eine n-leitende Siliziumschicht 3 und eine p-leitende Siliziumschicht 4 epitaktisch abgeschie­ den sind. In die p-leitende Siliziumschicht 4 sind Gräben oder Trenches 5 eingebracht, die mit einer Isolierschicht 6 aus beispielsweise Siliziumdioxid ausgekleidet sind und in denen sich n- oder p-dotiertes polykristallines Silizium 12 als Gate-Elektroden G befindet. Neben den Trenches 5 sind n+- leitende Source-Zonen 7 vorgesehen, die mit einer Source- Elektrode (S) 8 aus Aluminium kontaktiert sind.
Ein solcher Leistungs-Trench-MOSFET hat somit einen pn-Über­ gang 9 zwischen den beiden stromführenden Elektroden 2 und 8 (D bzw. S), welcher in der Lage ist, die Sperrspannung aufzu­ nehmen, und welcher den Ort der Avalanche-Generation im In­ nern der so aufgebauten Halbleiteranordnung festlegt. Die n- leitende Siliziumschicht 3 ist relativ niedrig dotiert und als Driftstrecke ausgeführt, während die p-leitende Silizium­ schicht 4 eine höhere Dotierungskonzentration aufweist und die einzelnen Zellen des Leistungs-Trench-MOSFETs enthält, welche an die der Source-Elektrode 8 benachbarte Oberfläche dieser Halbleiteranordnung angrenzen.
Es sei angemerkt, daß hier und auch im folgenden die angege­ benen Leitungstypen, also "n" und "p", jeweils ohne weiteres umgekehrt werden können. Als bevorzugtes Beispiel ist aber ein n-Kanal-Trench-MOSFET beschrieben.
Bei dem herkömmlichen Trench-MOSFET, der in Fig. 3 gezeigt ist, treten im Betrieb an den Enden der Trenches 5 hohe elek­ trische Feldstärken auf, was in Fig. 3 durch Pfeile E angedeutet ist. Diese hohen elektrischen Feldstärken wirken sich nachteilhaft auf den Trench-MOSFET aus.
Es ist daher Aufgabe der vorliegenden Erfindung, einen Trench-MOSFET anzugeben, bei dem an den Trenchenden das Auf­ treten von hohen elektrischen Feldstärken zuverlässig vermie­ den wird.
Diese Aufgabe wird bei einem Trench-MOSFET der eingangs ge­ nannten Art erfindungsgemäß dadurch gelöst, daß im Halblei­ terkörper im Bereich des der einen Oberfläche gegenüberlie­ genden Endes des Trenches wenigstens ein Gebiet des anderen Leitungstyps vorgesehen ist. Dabei kann das wenigstens eine Gebiet des anderen Leitungstyps an den Trench angrenzen, so daß das Trenchende in das Gebiet des anderen Leitungstyps eingebettet ist. Es ist aber auch möglich, daß das wenigstens eine Gebiet des anderen Leitungstyps vom Ende des Trenches beabstandet und gegebenenfalls floatend ist.
Ist das wenigstens eine Gebiet des anderen Leitungstyps an den Trench angrenzend, so kann es ebenfalls floatend sein oder auch auf einem festen Potential von beispielsweise 0 V liegen.
In einer anderen Weiterbildung der Erfindung ist vorgesehen, daß der Halbleiterkörper in seinem an die Halbleiterschicht des anderen Leitungstyps angrenzenden Bereich eine hochdo­ tierte Halbleiterschicht des einen Leitungstyps aufweist. Diese hochdotierte Halbleiterschicht des einen Leitungstyps wirkt dann als Source-Zone eines Junction-FETs, dessen Gate- Elektroden durch die Gebiete des anderen Leitungstyps am Ende des Trenches gebildet werden.
Durch das Einführen der hochdotierten, vorzugsweise nicht an­ geschlossenen, floatenden Gebiete des anderen Leitungstyps im Bereich des Endes des Trenches in die Driftstrecke werden die Sperrspannung des pn-Überganges sowie der Ort der Avalanche- Generation festgelegt. Die Abstände zwischen solchen Gebieten am Ende der Trenches dürfen allerdings nicht zu groß sein, da sonst der Junction-FET keine Wirkung entfaltet. Durch die Ge­ biete des anderen Leitungstyps werden insbesondere die hohen elektrischen Feldstärken abgebaut, die sonst am Ende der Trenches auftreten. Der Ort der Avalanche-Generation wird nämlich von der Kante am Ende der Trenches in das Innere des Halbleitersubstrates verlegt, so daß ohne weiteres die gefor­ derten hohen Sperrspannungen ohne deren Reduktion durch hohe elektrische Feldstärken am Trenchende garantiert werden kön­ nen.
Die bereits erwähnte hochdotierte Halbleiterschicht des einen Leitungstyps, die zwischen dem Halbleiterkörper aus dem Sili­ ziumsubstrat und der Halbleiterschicht des anderen Lei­ tungstyps angeordnet ist, bewirkt eine Verminderung des Ein­ schaltwiderstandes Ron und stellt somit eine vorteilhafte Weiterbildung des erfindungsgemäßen Trench-MOSFETs dar.
Der erfindungsgemäße Trench-MOSFET kann in üblicher Weise einfach hergestellt werden: auf ein hochdotiertes Silizium­ substrat des einen Leitungstyps werden nacheinander epitak­ tisch eine Siliziumschicht des einen Leitungstyps, eine hoch­ dotierte Siliziumschicht des einen Leitungstyps und eine Si­ liziumschicht des anderen Leitungstyps aufgebracht. Anschlie­ ßend werden Trenches durch Ätzen von der Oberfläche der Sili­ ziumschicht des anderen Leitungstyps aus eingebracht. Die hochdotierten Gebiete des anderen Leitungstyps werden sodann durch Implantation von beispielsweise Bor in den Böden der Trenches und nachfolgende Diffusion erstellt, wobei diese Im­ plantation in "selbstjustierter" Weise über die Trenches er­ folgt.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung eines Trench-MOSFETs nach einem ersten Ausführungsbei­ spiel der Erfindung,
Fig. 2 eine schematische Schnittdarstellung eines Trench-MOSFETs nach einem zweiten Ausführungsbei­ spiel der Erfindung, und
Fig. 3 eine schematische Schnittdarstellung eines her­ kömmlichen Trench-MOSFETs.
Die Fig. 3 ist bereits eingangs erläutert worden. In den Fig. 1 und 2 werden entsprechende Bauteile mit den gleichen Be­ zugszeichen wie in Fig. 3 versehen und nicht mehr näher er­ läutert.
Wie bereits eingangs bemerkt wurde, können die jeweils ange­ gebenen Leitungstypen umgekehrt werden. Auch kann anstelle von Silizium ein anderes geeignetes Halbleitermaterial, wie beispielsweise AIII, BV, verwendet werden.
Der Trench-MOSFET des Ausführungsbeispiels von Fig. 1 unter­ scheidet sich von dem bestehenden Trench-MOSFET von Fig. 3 insbesondere durch hochdotierte p+-leitende Gebiete 10, die im Bereich des Endes der Trenches 5 so vorgesehen sind, daß diese Enden in die Gebiete 10 eingebettet sind.
Die Gebiete 10 können aber auch vom Ende der Trenches 5 beab­ standet und floatend sein, wie dies im Ausführungsbeispiel von Fig. 2 gezeigt ist.
Außerdem kann noch eine n+-leitende Siliziumschicht 11 zwi­ schen der n-leitenden Siliziumschicht 10 und der p-leitenden Siliziumschicht 4 vorgesehen werden, wobei speziell die p- leitende Siliziumschicht 4 entsprechend schmaler gestaltet wird. Diese Schicht 11 kann auch bei dem Ausführungsbeispiel von Fig. 2 vorgesehen werden, obwohl sie lediglich im Ausführungsbeispiel von Fig. 1 gezeigt ist. Die n+-leitende Silizi­ umschicht 11 bildet die Source-Zone eines Junction-FETs JFET, dessen Gates die p+-leitenden Gebiete 10 sind: diese Gebiete 10 schnüren den Strompfad für den Elektronenstrom I zwischen den Source-Zonen 7 und dem n+-leitenden Siliziumsubstrat 1 ein, wie dies durch Strichlinien in Fig. 1 angedeutet ist.
Die Gebiete 10 können also floaten oder aber auch auf ein fe­ stes Potential, wie beispielsweise 0 V, durch eine Verbindung in einer in Fig. 1 (oder auch Fig. 2) nicht dargestellten Ebene geschaltet sein.
Durch das Einführen der hochdotierten p+-leitenden Gebiete 10 in die durch die Siliziumschicht 3 gebildete Driftstrecke werden die Sperrspannung des pn-Überganges 9 sowie der Ort der Avalanche-Generation festgelegt. Wie speziell aus Fig. 1 zu ersehen ist, dürfen die Abstände zwischen den Gebieten 10 nicht zu groß sein, damit der Junction-Feldeffekttransistor JFET seine Wirkung entfaltet.
Durch diese Gebiete 10 wird der Ort der Avalanche-Generation von dem Ende der Trenches 5 in das Innere des Halbleiterkör­ pers aus dem Siliziumsubstrat 1 und der Siliziumschicht 3 verlegt. Damit werden die unerwünschten Effekte einer hohen Feldstärke im Bereich der Ende der Trenches 5 zuverlässig vermieden.
Die n+-leitende Siliziumschicht 11, die als Source für den Junction-Feldeffekttransistor JFET dient, bewirkt durch ihre hohe Dotierung eine Verringerung des Einschaltwiderstandes Ron des Trench-MOSFETs.
Bezugszeichenliste
1
Siliziumsubstrat
2
Drainelektrode
3
n-leitende Siliziumschicht
4
p-leitende Siliziumschicht
5
Trench
6
Isolierschicht aus Siliziumdioxid
7
Source-Zone
8
Sourceelektrode
9
pn-Übergang
10
p+
-leitendes Gebiet
11
n+
-leitende Schicht
12
polykristallines Silizium
G Gate
S Source
D Drain

Claims (9)

1. Trench-MOSFET mit einer auf einem Halbleiterkörper (1, 3) des einen Leitungstyps vorgesehenen Halbleiterschicht (4) des anderen, zum einen Leitungstyp entgegengesetzten Lei­ tungstyps, einem von einer Oberfläche der Halbleiter­ schicht (4) aus in diese bis zum Halbleiterkörper (1, 3) eingebrachten Trench (5), einer im Trench (5) vorgesehe­ nen und vom Halbleiterkörper (1, 3) und der Halbleiter­ schicht (4) durch eine Isolierschicht (6) getrennten Ga­ teelektrode (G) und einer an der einen Oberfläche in der Halbleiterschicht (4) vorgesehenen und an den Trench (5) angrenzenden Source-Zone (7) des einen Leitungstyps, dadurch gekennzeichnet, daß im Halbleiterkörper (1, 3) im Bereich des der einen Ober­ fläche gegenüberliegenden Endes des Trenches (5) wenig­ stens ein Gebiet (10) des anderen Leitungstyps vorgesehen ist.
2. Trench-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß das wenigstens eine Gebiet (10) des anderen Leitungstyps an den Trench (5) angrenzt, so daß das Trenchende in das Gebiet (10) des anderen Leitungstyps eingebettet ist (Fig. 1).
3. Trench-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß das wenigstens eine Gebiet (10) des anderen Leitungstyps vom Ende des Trenches (5) beabstandet ist (Fig. 2).
4. Trench-MOSFET nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das wenigstens eine Gebiet (10) des anderen Leitungstyps floatend ist.
5. Trench-MOSFET nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das wenigstens eine Gebiet (10) des anderen Leitungstyps auf festem Potential liegt.
6. Trench-MOSFET nach Anspruch 5, dadurch gekennzeichnet, daß das feste Potential ein Null-Potential ist.
7. Trench-MOSFET nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper (1, 3) in seinem an die Halbleiter­ schicht (4) des anderen Leitungstyps angrenzenden Bereich eine hochdotierte Halbleiterschicht (3) des einen Lei­ tungstyps aufweist.
8. Trench-MOSFET nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Halbleiterschicht (4) des anderen Leitungstyps durch Epitaxie hergestellt ist.
9. Trench-MOSFET nach Anspruch 7, dadurch gekennzeichnet, daß die hochdotierte Halbleiterschicht (11) des einen Lei­ tungstyps durch Epitaxie hergestellt ist.
DE10005772A 2000-02-10 2000-02-10 Trench-MOSFET Expired - Fee Related DE10005772B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10005772A DE10005772B4 (de) 2000-02-10 2000-02-10 Trench-MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10005772A DE10005772B4 (de) 2000-02-10 2000-02-10 Trench-MOSFET

Publications (2)

Publication Number Publication Date
DE10005772A1 true DE10005772A1 (de) 2001-08-23
DE10005772B4 DE10005772B4 (de) 2006-11-30

Family

ID=7630380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10005772A Expired - Fee Related DE10005772B4 (de) 2000-02-10 2000-02-10 Trench-MOSFET

Country Status (1)

Country Link
DE (1) DE10005772B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006024504A1 (de) * 2006-05-23 2007-11-29 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
JP2014030050A (ja) * 2013-10-07 2014-02-13 Rohm Co Ltd 半導体装置
US9343588B2 (en) 2011-02-22 2016-05-17 Infineon Technologies Austria Ag Normally-off semiconductor switches and normally-off JFETs
CN106057905A (zh) * 2016-08-16 2016-10-26 上海华虹宏力半导体制造有限公司 沟槽栅场效应晶体管及制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975640B2 (en) 2013-04-29 2015-03-10 Infineon Techonologies Austria AG Heterojunction semiconductor device and manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429284A1 (de) * 1994-08-18 1996-02-22 Siemens Ag Halbleiterbauelement mit zwei monolithisch integrierten Schaltelementen und einem vergrabenen strukturierten Steuergebiet

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006024504A1 (de) * 2006-05-23 2007-11-29 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102006024504B4 (de) * 2006-05-23 2010-09-02 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
US8044458B2 (en) 2006-05-23 2011-10-25 Infineon Technologies Austria Ag Semiconductor device including a vertical gate zone, and method for producing the same
US9343588B2 (en) 2011-02-22 2016-05-17 Infineon Technologies Austria Ag Normally-off semiconductor switches and normally-off JFETs
JP2014030050A (ja) * 2013-10-07 2014-02-13 Rohm Co Ltd 半導体装置
CN106057905A (zh) * 2016-08-16 2016-10-26 上海华虹宏力半导体制造有限公司 沟槽栅场效应晶体管及制造方法

Also Published As

Publication number Publication date
DE10005772B4 (de) 2006-11-30

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19638439C2 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE2706623C2 (de)
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
EP1772906A1 (de) Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors
DE19906384A1 (de) IGBT mit PN-Isolation
DE10005772A1 (de) Trench-MOSFET
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee